JPH0637339Y2 - 波形記憶装置 - Google Patents

Description

【考案の詳細な説明】 〔産業上の利用分野〕 本考案は波形記憶装置において，記憶した波形の表示の
高速化に関するものである。

〔考案の概要〕

波形記憶装置は，被観測信号を常時アナログ−ディジタ
ル変換（以下AD変換）し，メモリへの書込みを行ない，
トリガがかかった後更に所定の回数ｍのAD変換，書込み
を行なった後停止する。そして停止時以前のデータｎ個
を別の表示用メモリへ転送し，表示する。ここでｎ＞ｍ
とすると，トリガがかかる以前のデータを表示可能であ
り，これが通常のオシロスコープに対する大きな特長で
ある。反面停止位置はトリガの有無に依存するため，表
示すべきｎ個のデータの位置は不定である。このため，
アクイジションメモリの末尾から表示メモリへの転送を
開始し，アクイジションメモリの先頭へ戻るケースも存
在する。従って常にアドレスをチェックしつつ転送を行
なわねばならない。本考案は，メモリへのアクセス回路
にセレクタを付加し，常に所望のメモリのみをアクセス
できる様にして，上記処理を不要とし，アクイジション
メモリから表示メモリへのデータ転送の高速化を図るも
のである。

〔従来の技術〕

従来の技術として，転送にダイレクトメモリアクセス方
式を利用するものがあり，これは最も速く転送できる
が，専用の大規模集積回路及び周辺回路を必要とする。

いま１つの方法は，アクイジションメモリのエリア，表
示用メモリのエリア共に，マイクロコンピュータのメモ
リを利用し，プログラムにて転送する方式である。これ
は各メモリへのポインタを設け，間接アドレッシングに
より１データづつ転送，ポインタの更新を繰返すもので
ある。前述の如く，転送はメモリの末尾から初めて先頭
へ戻るケースも存在する。従って本方式ではポインタ更
新の都度末尾か否かを前記エリアの別に係らず全てのア
ドレスについてチェックする必要があり，このために要
する処理時間は，本来の転送，ポインタ更新処理以上の
ものとなる。

〔考案が解決しようとする問題点〕

以上述べた如く，従来の技術では，高価な回路を使用す
るか，又は安価だが低速のプログラム転送を行なうかの
何れかである。

近年波形記憶装置は大容量化の方向にあり，後者を採用
した場合転送時間が増大し，操作性を低下させる事とな
る。

本考案は，これらの欠点を解決するため，プログラム転
送方式においてメモリの末尾のデータ転送後自動的に先
頭以後をアクセスする事を可能とし，これにより転送時
間を短縮し，操作性を向上させる事を目的とする。

〔問題点を解決するための手段〕

本考案は，上記目的を達成するため，マイクロコンピュ
ータより各メモリを切離し，各メモリはセレクタによっ
て選択し，メモリ内データは，マイクロコンピュータか
ら出力されるアドレス信号のうちメモリ容量に対応する
部分（4096バイトの場合下位12ビット）でアクセスする
様にしたものである。また各メモリの容量は２のべき乗
とする。

〔作用〕 この結果を，メモリ容量を4096バイトとして説明する。
メモリの末尾を転送した時ポインタの値はFFF（16進
数）である。これを１バイト分更新すると1000（16進
数）となるが，有効なのは下位３桁（12ビット）であ
り，そのメモリはセレクタにより選択されているため，
メモリ内000（16進数）番地，即ち先頭をアクセスでき
る。

〔実施例〕

以下２チャネルの波形記憶装置における本考案の実施例
を第１図により説明する。１は全体の制御を行なうマイ
クロコンピュータでそのフローチャートを第２図に示
す。２はアドレス信号のうち上位４ビット,3は下位12ビ
ット,4,7,8はセレクタ,5,6は7,8を選択する信号,9は7,8
が各メモリを選択するための信号,10,11,12,13は各メモ
リを選択する信号,14,15はアクイジションメモリ,16,17
は表示用メモリで，各メモリ共4096バイト,18は８ビッ
トのデータバスを示す。

次にこの動作について説明する。マイクロコンピュータ
１はアドレス信号上位４ビット２及び選択信号９を出力
する。アクイジションメモリまたは表示用メモリを選択
するためのセレクタ４はアドレス信号上位４ビット２が
B,C（16進数）の時選択信号５を出力し,D,E（16進数）
の時選択信号６を出力し，セレクタ7,8の何れかを駆動
する。これによりアクイジションメモリ14,15,又は表示
メモリ16,17の何れかが選択される。セレクタ７が駆動
された時選択信号９を入力し,OFFの時選択信号10,ONの
時選択信号11を出力してアクイジションメモリ14,15の
うちチャネルに対応して，何れかを選択する。セレクタ
８が駆動された時，同様にチャネルに対応して表示用メ
モリ16,又は17を選択する。この様にしてマイクロコン
ピュータ１はアドレス信号上位４ビット2,選択信号９に
よりアクイジションメモリ14,15,表示用メモリ16,17の
うち何れか１つを選択する。又マイクロコンピュータ１
はアドレス信号下位12ビット出力３を出力し，各メモリ
内アドレスを指定する。

この様にして，マイクロコンピュータ１が選択信号９を
OFFとし,B000〜CFFF番地（16進数）をアクセスすると常
にアクイジションメモリ14内アドレスがアクセスされる
事になる。特にポインタがBFFF番地（16進数）を示した
後１バイト分更新するとC000番地（16進数）となるが，
実際には上記動作によりB000番地をアクセスする事にな
る。アクイジションメモリ15,表示用メモリ16,17へのア
クセスも同様である。

〔考案の効果〕

以上本考案によれば，プログラムによるメモリ末尾のチ
ェック及び先頭への切換処理は不要となる。

従って，従来のプログラム転送方式に比べて転送時間が
大幅に短縮される。特に，マイクロコンピュータの機種
によっては，任意個数のデータを１個の命令で転送でき
るものがある。本考案を実施すれば，この命令を使用す
る事ができ，この場合ダイレクトメモリアクセス方式に
近い転送速度を得る事ができる。

【図面の簡単な説明】

第１図は本考案の実施例を示すブロック図，第２図はマ
イクロコンピュータ１のフローチャートである。 1:マイクロコンピュータ,4,7,8:セレクタ,14,15:アクイ
ジションメモリ,16,17:表示用メモリを示す。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】マイクロ・コンピュータと，該マイクロ・
   コンピュータからのアナログ−ディジタル変換されたデ
   ータを同マイクロ・コンピュータからの下位ビットのア
   ドレス信号に対応して記憶する複数のアクイジションメ
   モリと，該アクイジションメモリから転送されるデータ
   を前記マイクロ・コンピュータからの下位ビットのアド
   レス信号に対応して記憶する複数個の表示用メモリと、
   前記マイクロ・コンピュータからのメモリアドレスを示
   す上位ビットのアドレス信号により前記アクイジション
   メモリか、前記表示用メモリかを選択するアクイジショ
   ンメモリ−表示用メモリのセレクタと、前記マイクロ・
   コンピュータからの選択信号により前記複数のアクイジ
   ションメモリの内の１つを選択するアクイジションメモ
   リセレクタと、前記マイクロ・コンピュータからの選択
   信号により前記複数の表示用メモリのうちの１つを選択
   する表示用メモリセレクタより構成され、前記アクイジ
   ションメモリから前記表示メモリへのデータ転送に際し
   ては前記マイクロ・コンピュータのメモリアドレスの下
   位ビットにより前記アクイジションメモリのアドレスを
   指定することにより前記アクイジションメモリへのアク
   セスは該メモリの最終アドレスから先頭アドレスへ循環
   的に制御することを特徴とする波形記憶装置。