JPS61201336A - マイクロプログラムロ−ド方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマイクロプログラムロード制御方式の処理装置
におけるマイクロプログラムのローディング方式に関す
る。

〔発明の背景〕

マイクロプログラム制御の処理装置は、メモリ格納され
ているマイクロプログラムを変えることにより別の機能
を実現することができるため、ワイヤロッジツクによる
ハードウェア制御の処理装置に比べて自由度が大きい。

しかし、従来はマイクロプログラムを外部記憶装置から
制御メモリへ選択的にロードしようとすると、ローディ
ング機能を実現する手段（ローディング手段）が、マイ
クロプログラムを必要とする装置側の識別情報を読み出
し、必要なマイクロプログラムを探し出してローディン
グする必要があった。このため、ローディング手段にマ
イクロプログラムを管理する　　゛機能が必要であり、
ローディング処理が複雑にななるという欠点があった。

なお、かかるマイクロプログラムのローディングにって
い述べている公知文献としては１例えば特開昭５５−１
２１５３６号公報がある。

〔発明の目的〕

本発明の目的は、マイクロプログラムのローディング手
段の機能を変更することなく、処理装置側で必要とする
マイクロプログラムを選択的にロードすることにある。

〔発明の概要〕

本発明においては、ローディング手段は、マイクロプロ
グラムを必要とする処理装置を意識することなく、外部
記憶装置に格納されているマイクロプログラムを順次読
み出して処理装置側に送る。

この際、ローディング手段はマイクロプログラムのアド
レスも一緒に処理装置側に送る。処理装置側では、ロー
ディング手段から送られてきたアドレスにもとづいて、
所望のマイクロプログラムを選択しメモリに格納する。

〔発明の実施例〕

第１図は本発明の一実施例のブロック図であり、マイク
ロプログラムで動作する通信制御装置に適用した例であ
る。

第１図において１通信制御装置ｌｌには回線制御部８が
あり、該回線制御部８はマイクロプロセッサ１４が制御
メモリ１３に格納されているマイクロプログラムを実行
することにより、あらかじめ定められた伝送制御手順に
従った制御を回線接続部１５に対して行う。伝送制御手
順は１回線接続部１５に通信回線１６を介して接続され
ている回線端末装置（図示せず）の種別により決まる。

この回線制御部８は、さらに制御メモリレジスタ９゜マ
イクロプログラム種別保持回路１０、比較−数構出回路
１１、アンド回路１２を具備している。

これらの機能は後述する。

通信制御装置１はアドレス！！４、制御線５、データ線
６のインターフェース・バスを介してサービスプロセッ
サ２に接続されている６サービスプロセツサ２には外部
記憶装置３が接続されており。

この外部記憶袋！！！３に、ローディングの対象となる
制御メモリ１３のマイクロプログラムが格納されている
。マイクロプログラムのローディングは。

サービスプロセッサ２が行う。通信制御装置１には、こ
のサービスプロセッサ２２の要求を処理するサービスプ
ロセッサインターフェース部７がある。このインターフ
ェース部７は、サービスプロセッサ２からアドレス線４
を介して送られてくるアドレスと、書込みを指示する制
御線５により。

同じくサービスプロセッサ２からデータ線６を介して送
られてきたデータレジスタ９に書き込む。

さて、ローディング時、サービスプロセッサ２は、ロー
ディング対象となる制御メモリ１３のマイクロプログラ
ムを外部記憶装置３から読み出す。

いま、制御メモリ１３の容量を（１０００）、。

ワードと仮定する。（ｘ）、、は、Ｘが１６進数である
ことを示す。第２図は外部記憶装置３に格納されたマイ
クロプログラムと、制御メモリ１３に格納されたマイク
ロプログラムのローディング°　　例を示したものであ
る。ここで、アドレス（０）ｌＦｉから（ＦＦ）、　、
、までは伝送制御手順０．アドレス（１０００）、、か
ら（Ｉ　ＦＦＦ）、　Ｒまでは伝送制御手順１、同様に
してアドレス（ｎ）−（１０００）、、から（ｎ＋　１
）・（１０００）、６−１まで伝送制御手順ｎのマイク
ロプログラムが格納されているとする。

制御メモリ１３に伝送制御手順ｉのマイクロプログラム
をコーディングするとき、マイクロプログラム種別保持
回路１０にｉを予め設定しておく。

サービスプロセッサ２は、インターフェース部７を通し
て制御メモリ１３のアドレスレジスタ９に、外部記憶装
置３から読み出したアドレス情報を書込み、次に、制御
メモリ１３に対するマイクロプログラムの書込み指示を
出す。一方、マイクロプログラム種別保持回路１０の値
とアドレスレジスタ９の２１１より大きいビットに書き
込まれた値とは、比較−数構出回路１０に入力される。

比較−数構出回路１０は、この２つの入力値が一致した
ときに論理値１を出力し、不一致のときには論理値０を
出力する回路である。ここで、ｉ＝２と仮定する。

サービスプロセッサ２からは、アドレス０から順次アド
レス情報とマイクロプログラムが送られてくる。アドレ
ス（０）、、から（ＯＦＦＦ）、。

までのマイクロプログラムは、アドレスレジスタ９の２
１１より大きいビットに書込まれた値が常に（０）、、
であるため、比較一致検出回路１０の出力が論理値は０
となり、サービスプロセッサ２から制御メモリ１３に対
する書込み指示が出されても、アンド回路１２で禁止さ
れ、制御メモリ１３への書き込み動作は行われない。

サービスプロセッサ２２が、アドレス（２０００）、６
から（２ＦＦＦ）、、までのマイクロプログラムを送っ
てきた場合、アドレスレジスタ９の２１１より大きいビ
ットの値は常に（２）　、　６であるので、比較一致検
出回路１０の出力論理値は１となる。したがって、サー
ビスプロセッサ２２が、制御メモリ１３に対する書き込
み指示を出すと、アンド回路１２の出力が１となり、制
御メモリ１３への書き込みが行われる。すなわち、制御
メモリ１３にｉ　＝　２のマイクロプログラムが書き込
まれたことになる。

ここで、ｉはｎ以下の任意の値をとることができのは明
らかである。

第１図はマイクロプログラム制御の通信制御装置の例で
あるが１本発明はこれに限定されないことは当然である
。

〔発明の効果〕

本発明によれば、ローディング対象のマイクロプログラ
ムの種類が増加しても、サービスプロセッサ等のローデ
ィング機能に影響を与えずに、マイクロプログラムがロ
ーディングされる装置側で必要なマイクロプログラムを
一意に選択することが可能となる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図、第２図
は第１図の外部記憶装置に格納されているマイクロプロ
グラムと制御メモリとの対応を示す図である。 ■・・・通信制御装置、　　２・・・サービスプロセッ
サ、３・・・外部記憶装置、　９・・・アドレスレジス
タ、１０・・・マイクロプログラム種別保持回路。 １１・・・比較一致検出回路、　　１２・・・ＡＮＤ回
路、１３・・・制御メモリ。

Claims (1)

【特許請求の範囲】
1. （１）外記憶装置上のマイクロプログラムをローディン
   グ手段を通し、ロード対象装置のメモリにロードする方
   式において、ローディング手段は外部記憶装置に格納さ
   れているマイクロプログラムを順次読み出し、該読み出
   したマイクロプログラムをそのアドレスと共にロード対
   象装置に与え、ロード対象装置は、前記ローディング手
   段から与えられたアドレスにもとづき、自装置で必要と
   するマイクロプログラムを選択し、該選択したマイクロ
   プログラムをメモリに格納することを特徴とするマイク
   ロプログラムロード方式。