JPH0637350Y2 - デイジタル回路試験装置 - Google Patents
デイジタル回路試験装置Info
- Publication number
- JPH0637350Y2 JPH0637350Y2 JP12693786U JP12693786U JPH0637350Y2 JP H0637350 Y2 JPH0637350 Y2 JP H0637350Y2 JP 12693786 U JP12693786 U JP 12693786U JP 12693786 U JP12693786 U JP 12693786U JP H0637350 Y2 JPH0637350 Y2 JP H0637350Y2
- Authority
- JP
- Japan
- Prior art keywords
- test
- setting means
- circuit
- condition setting
- determination
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000010586 diagram Methods 0.000 description 6
- 210000004899 c-terminal region Anatomy 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【考案の詳細な説明】 (a)考案の技術分野 この考案は「1」、「0」の発生確率を制御できるラン
ダムパターンを複数入力の試験回路に加え、試験回路に
含まれる「1」、「0」の出力統計量から試験回路の良
否を判定するディジタル回路試験装置において、例えば
出力が同じデータバスに接続されている試験回路Aと試
験回路Bから構成されている試験回路を検査する場合
に、始めに試験回路Aに対応したランダムパターンを試
験回路Aに加えて試験回路Aの良否を判定し、試験回路
Aの試験が終了すると、試験回路Bに対応したランダム
パターンを試験回路Bに加えて試験回路Bの良否を安定
するようにし、試験回路Aと試験回路Bを連続して試験
できるようにした試験装置についてのものである。
ダムパターンを複数入力の試験回路に加え、試験回路に
含まれる「1」、「0」の出力統計量から試験回路の良
否を判定するディジタル回路試験装置において、例えば
出力が同じデータバスに接続されている試験回路Aと試
験回路Bから構成されている試験回路を検査する場合
に、始めに試験回路Aに対応したランダムパターンを試
験回路Aに加えて試験回路Aの良否を判定し、試験回路
Aの試験が終了すると、試験回路Bに対応したランダム
パターンを試験回路Bに加えて試験回路Bの良否を安定
するようにし、試験回路Aと試験回路Bを連続して試験
できるようにした試験装置についてのものである。
(b)従来技術と問題点 このような場合に使用する従来装置については、例えば
特開昭55-164949号公報にも記載されている。
特開昭55-164949号公報にも記載されている。
次に、従来技術による構成図を第2図に示す。
第2図の1aは条件設定手段、2はパターン発生器、3と
4は試験回路、5bは判定回路、6aはデータ設定手段であ
る。
4は試験回路、5bは判定回路、6aはデータ設定手段であ
る。
条件設定手段1aはテスト条件をパターン発生器2にセッ
トし、パターン発生器2はテスト条件に対応した論理レ
ベル「1」、「0」の発生確率をもつように制御したパ
ターンを発生する。
トし、パターン発生器2はテスト条件に対応した論理レ
ベル「1」、「0」の発生確率をもつように制御したパ
ターンを発生する。
パターン発生器2からのパターンは試験回路3、4に加
えられる。
えられる。
試験回路3、4はディジタル回路で構成されており、試
験回路3、4の出力から出てくる「1」、「0」の出力
統計量を判定回路5bで検出する。
験回路3、4の出力から出てくる「1」、「0」の出力
統計量を判定回路5bで検出する。
データ設定手段6aには、条件設定手段1aにセットしたテ
スト条件に対応した期待値データを、セットしておき、
この期待値データと試験回路3、4の出力統計量とを判
定回路5bで判定し、判定値から試験回路3、4の良否を
決める。
スト条件に対応した期待値データを、セットしておき、
この期待値データと試験回路3、4の出力統計量とを判
定回路5bで判定し、判定値から試験回路3、4の良否を
決める。
次に、試験回路3、4の実施例の構成図を第3図に示
す。
す。
第3図のディジタル回路3aとバスドライバ3bが試験回路
3を構成し、ディジタル回路4aとバスドライバ4bが試験
回路4を構成する。
3を構成し、ディジタル回路4aとバスドライバ4bが試験
回路4を構成する。
バスドライバ3bとバスドライバ4bは、同じデータバスに
接続されている。
接続されている。
しかし、第3図のように、試験回路3、4が接続されて
いると、試験回路3、4を同時に試験しているときに、
試験回路4側に不良箇所があると、その影響が試験回路
3側の測定データにも現れ、試験回路3の良否が分から
なくなるという問題がある。
いると、試験回路3、4を同時に試験しているときに、
試験回路4側に不良箇所があると、その影響が試験回路
3側の測定データにも現れ、試験回路3の良否が分から
なくなるという問題がある。
(c)考案の目的 この考案は、試験回路が複数接続されている場合に、各
試験回路に対応したランダムパターンを用意し、各試験
回路を個別に試験していくようにし、各試験回路の出力
が判定回路に並列に接続されていても、その接続には影
響されないようにしたディジタル回路試験装置の提供を
目的とする。
試験回路に対応したランダムパターンを用意し、各試験
回路を個別に試験していくようにし、各試験回路の出力
が判定回路に並列に接続されていても、その接続には影
響されないようにしたディジタル回路試験装置の提供を
目的とする。
(d)考案の実施例 まず、この考案による実施例の構成図を第1図に示す。
第1図の1bは条件設定手段、5aは判定回路、6bはデータ
設定手段、7は切換手段であり、その他は第2図と同じ
である。
設定手段、7は切換手段であり、その他は第2図と同じ
である。
詳細は後述するが、条件設定手段1a、1bからは試験回路
3、4に対応したテスト条件がパターン発生器2に加え
られる。
3、4に対応したテスト条件がパターン発生器2に加え
られる。
判定回路5aからは、切換手段7に対する制御信号が切換
手段7に送られる。
手段7に送られる。
切換手段7は、CPUで制御することもできるし、通常の
電気回路で構成することもできる。
電気回路で構成することもできる。
データ設定手段6bには、条件設定手段1bに対応した期待
値データをセットする。
値データをセットする。
次に、第1図の作用を第4図のフローチャートを参照し
て説明する。
て説明する。
ステップ11では、判定回路5aの出力で切換手段7をそれ
ぞれ条件設定手段1a側、データ設定手段6a側に切り換え
る。
ぞれ条件設定手段1a側、データ設定手段6a側に切り換え
る。
この場合、第3図のバスドライバ4bのC端子に条件設定
手段1aから信号を送り、バスドライバ4bをオフにする。
手段1aから信号を送り、バスドライバ4bをオフにする。
ステップ12では、条件設定手段1aのテスト条件をパター
ン発生器2にセットする。
ン発生器2にセットする。
ステップ13では、データ設定手段6aの期待値データを判
定回路5aにセットする。
定回路5aにセットする。
ステップ14では、条件設定手段1aのテスト条件に対応す
るランダムパターンをパターン発生器2が試験回路3に
加える。
るランダムパターンをパターン発生器2が試験回路3に
加える。
ステップ15では、判定回路5aが試験回路3の出力と期待
値データとを比較し、試験回路3の良否を判定する。そ
して、判定終了信号を切換手段7に送る。
値データとを比較し、試験回路3の良否を判定する。そ
して、判定終了信号を切換手段7に送る。
ステップ16では、切換手段7が判定回路5aからの信号に
より、条件設定手段1b側、データ設定手段6b側に切り換
える。
より、条件設定手段1b側、データ設定手段6b側に切り換
える。
この場合、第3図のバスドライバ3bのC端子に条件設定
手段1bから信号が送られ、バスドライバ3bをオフにす
る。
手段1bから信号が送られ、バスドライバ3bをオフにす
る。
ステップ17では、条件設定手段1bのテスト条件をパター
ン発生器2にセットする。
ン発生器2にセットする。
ステップ18では、データ設定手段6bの期待値データを判
定回路5aにセットする。
定回路5aにセットする。
ステップ19では、パターン発生器2が条件設定手段1bの
テスト条件に対応するランダムパターンを試験回路4に
加える。
テスト条件に対応するランダムパターンを試験回路4に
加える。
ステップ20では、判定回路5aが試験回路4の出力と期待
値データとを比較し、試験回路4の良否を判定し、試験
を終了する。
値データとを比較し、試験回路4の良否を判定し、試験
を終了する。
(e)考案の効果 この考案によれば、複数の試験回路が接続されている場
合に、判定回路の出力信号で切換手段を切り換え、各試
験回路に応じたラダンムパターンを用意し、各試験回路
を個別に試験できるようにしているので、各試験回路が
接続されていても、接続に影響されない試験装置を提供
することができる。
合に、判定回路の出力信号で切換手段を切り換え、各試
験回路に応じたラダンムパターンを用意し、各試験回路
を個別に試験できるようにしているので、各試験回路が
接続されていても、接続に影響されない試験装置を提供
することができる。
第1図のこの考案による実施例の構成図、 第2図は従来技術による構成図、 第3図は試験回路3、4の実施例の構成図、 第4図は第1図のフローチャート。 1a・1b……条件設定手段、2……パターン発生器、3・
4……試験回路、5a・5b……判定回路、6a・6b……デー
タ設定手段、7……切換手段。
4……試験回路、5a・5b……判定回路、6a・6b……デー
タ設定手段、7……切換手段。
Claims (1)
- 【請求項1】ディジタル回路とバスドライバを備え、並
列に接続される複数の試験回路に対応してテスト条件を
それぞれセットし、任意の試験回路の試験を行うとき
に、テスト条件に対応しない試験回路をオフにする複数
の条件設定手段と、 前記条件設定手段の出力を入力とし、テスト条件に対応
した「1」「0」の発生確率を制御してパターンを発生
し、出力を複数の試験回路に共通に接続するパターン発
生器(2)と、 複数の条件設定手段のテスト条件にそれぞれ対応した期
待値データをそれぞれセットする前記条件設定手段と同
数のデータ設定手段と、 複数の試験回路の出力を共通に接続し、良否を判定する
とともに、判定が終了したときに判定終了信号を出力す
る判定回路(5a)と、 前記複数の条件設定手段および条件設定手段に対応した
前記データ設定手段を入力とし、判定回路(5a)出力の
判定終了信号により、試験回路ごとに対応する条件設定
手段およびデータ設定手段を連動して切り換える切換手
段(7)を備えることを特徴とするディジタル回路試験
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693786U JPH0637350Y2 (ja) | 1986-08-20 | 1986-08-20 | デイジタル回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12693786U JPH0637350Y2 (ja) | 1986-08-20 | 1986-08-20 | デイジタル回路試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6333477U JPS6333477U (ja) | 1988-03-03 |
| JPH0637350Y2 true JPH0637350Y2 (ja) | 1994-09-28 |
Family
ID=31021212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12693786U Expired - Lifetime JPH0637350Y2 (ja) | 1986-08-20 | 1986-08-20 | デイジタル回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637350Y2 (ja) |
-
1986
- 1986-08-20 JP JP12693786U patent/JPH0637350Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6333477U (ja) | 1988-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027434B2 (ja) | ||
| US4490673A (en) | Testing an integrated circuit containing a tristate driver and a control signal generating network therefor | |
| JP2000193702A (ja) | 基板の絶縁検査装置及びその絶縁検査方法 | |
| JPH0637350Y2 (ja) | デイジタル回路試験装置 | |
| JP3918344B2 (ja) | 半導体試験装置 | |
| JPH10240560A (ja) | 波形信号処理装置 | |
| JP2001051023A (ja) | エンジン制御装置 | |
| JP2000304805A (ja) | 半導体試験装置におけるコンパレータ回路 | |
| JPH05297061A (ja) | 半導体集積回路 | |
| JP2610824B2 (ja) | ハイ・インピーダンス機能素子を備えた論理回路の測定装置 | |
| JPH1026655A (ja) | Lsiの試験装置 | |
| JP2002277517A (ja) | 電源ノイズ耐性評価方法およびそれに用いるプローブ並びに半導体素子 | |
| JP2633692B2 (ja) | 半導体試験方法 | |
| JP2002131380A (ja) | 半導体試験装置、半導体試験システム、及び半導体装置の試験方法 | |
| JPH0744415A (ja) | 半導体集積回路装置 | |
| JPS6217727Y2 (ja) | ||
| JPH05249190A (ja) | Lsi用テスタ | |
| JPH10221405A (ja) | Lsi試験装置 | |
| JPH09304485A (ja) | ブリッジ検出方法及びブリッジ検出回路 | |
| JPH08212097A (ja) | デジタル信号の論理レベルの品質をテストするための装置 | |
| JPS6324502Y2 (ja) | ||
| JPH042000A (ja) | Ramテストモードを備えた半導体集積回路 | |
| JPH09211075A (ja) | 半導体集積回路およびその試験方法 | |
| JPH05167020A (ja) | 半導体理論集積回路 | |
| JPS62238446A (ja) | 印刷配線板検査装置 |