JPH0637769A - マルチプルアクセスの通信システム - Google Patents
マルチプルアクセスの通信システムInfo
- Publication number
- JPH0637769A JPH0637769A JP19223692A JP19223692A JPH0637769A JP H0637769 A JPH0637769 A JP H0637769A JP 19223692 A JP19223692 A JP 19223692A JP 19223692 A JP19223692 A JP 19223692A JP H0637769 A JPH0637769 A JP H0637769A
- Authority
- JP
- Japan
- Prior art keywords
- bus line
- bus
- computer
- communication system
- multiple access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000001514 detection method Methods 0.000 abstract description 21
- 230000005540 biological transmission Effects 0.000 description 11
- 238000000034 method Methods 0.000 description 11
- 101100172132 Mus musculus Eif3a gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000010276 construction Methods 0.000 description 1
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 一番最初に電源が投入されたコンピュ−タ
に、バスライン１００がアイドル状態にあることを検出
して伝達することができる差動型バストランシ−バ１０
を備えたマルチプルアクセスの通信システムを提供する
こと。 【構成】 バストランシ−バが添設された複数のコンピ
ュ−タがバスライン１００を介して接続されたマルチプ
ルアクセスの通信システムにおいて、バストランシ−バ
１０を構成するトランスミッタ４１とバスライン１００
との間に流れる電流を検出して前記コンピュ−タに出力
する電流検出回路１１がトランスミッタ４１とバスライ
ン１００との間に接続されているマルチプルアクセスの
通信システム。
に、バスライン１００がアイドル状態にあることを検出
して伝達することができる差動型バストランシ−バ１０
を備えたマルチプルアクセスの通信システムを提供する
こと。 【構成】 バストランシ−バが添設された複数のコンピ
ュ−タがバスライン１００を介して接続されたマルチプ
ルアクセスの通信システムにおいて、バストランシ−バ
１０を構成するトランスミッタ４１とバスライン１００
との間に流れる電流を検出して前記コンピュ−タに出力
する電流検出回路１１がトランスミッタ４１とバスライ
ン１００との間に接続されているマルチプルアクセスの
通信システム。
Description
【０００１】
【産業上の利用分野】本発明はマルチプルアクセスの通
信システムに関し、より詳細には、差動型バストランシ
−バが添設された複数のコンピュ−タがバスラインを介
して接続されたマルチプルアクセスの通信システムに関
する。
信システムに関し、より詳細には、差動型バストランシ
−バが添設された複数のコンピュ−タがバスラインを介
して接続されたマルチプルアクセスの通信システムに関
する。
【０００２】
【従来の技術】マルチプルアクセスの通信システムに
は、キャリアセンス・マルチプルアクセス／コリジョン
・ディテクション（以下、ＣＳＭＡ／ＣＤと記す）、ト
−クンパッシング等のバスアクセス方式がある。図２に
基づいて、これらのバスアクセス方式を簡単に説明す
る。図２はマルチプルアクセスの通信システムを概略的
に示したシステム構成図である。図中、１〜Ｎはコンピ
ュ−タを示している。コンピュ−タ１〜Ｎにはそれぞれ
差動型バストランシ−バ１ａ〜Ｎａが添設されており、
コンピュ−タ１〜Ｎは差動型バストランシ−バ１ａ〜Ｎ
ａを介し、バスライン１００により相互に接続されてい
る。
は、キャリアセンス・マルチプルアクセス／コリジョン
・ディテクション（以下、ＣＳＭＡ／ＣＤと記す）、ト
−クンパッシング等のバスアクセス方式がある。図２に
基づいて、これらのバスアクセス方式を簡単に説明す
る。図２はマルチプルアクセスの通信システムを概略的
に示したシステム構成図である。図中、１〜Ｎはコンピ
ュ−タを示している。コンピュ−タ１〜Ｎにはそれぞれ
差動型バストランシ−バ１ａ〜Ｎａが添設されており、
コンピュ−タ１〜Ｎは差動型バストランシ−バ１ａ〜Ｎ
ａを介し、バスライン１００により相互に接続されてい
る。
【０００３】まずＣＳＭＡ／ＣＤのバスアクセス方式に
ついて説明する。マルチプルアクセスの通信システムは
図２に示したように１：ｎの通信システムであるので、
例えば、コンピュ−タ２が送信しているときにコンピュ
−タ３も送信しようとすると、出力どうしが衝突し、送
信デ−タが消滅してしまう危険性がある。そこで、バス
ライン１００をアクセスする場合、１〜Ｎの各コンピュ
−タは、まずバスライン１００上のキャリア信号の検出
を行ない、他のコンピュ−タが送信中であるかどうかを
調べる。他のコンピュ−タが送信中であれば、キャリア
信号が検出されなくなるまで送信を延期し、バスライン
１００にどのコンピュ−タも送信していないことを確認
してから、自身のデ−タを送信する。しかし、この場合
でも、いくつかのコンピュ−タから同時にデ−タが送信
され、バスライン１００上で信号の衝突が生じる可能性
がある。もし、他のコンピュ−タが送信した信号との衝
突が検出された場合には、コンピュ−タは、衝突が検出
されてからランダムに設定される遅延時間待ってから、
デ−タを再度送信する。このようなバスアクセス方式が
ＣＳＭＡ／ＣＤである。なお、コリジョン・ディテクシ
ョン（ＣＤ）には、上記以外に、コンピュ−タ１〜Ｎに
プライオリティを与え、送信デ−タの衝突が生じた場合
には、プライオリティの高いコンピュ−タの送信を優先
させるという方式もある。
ついて説明する。マルチプルアクセスの通信システムは
図２に示したように１：ｎの通信システムであるので、
例えば、コンピュ−タ２が送信しているときにコンピュ
−タ３も送信しようとすると、出力どうしが衝突し、送
信デ−タが消滅してしまう危険性がある。そこで、バス
ライン１００をアクセスする場合、１〜Ｎの各コンピュ
−タは、まずバスライン１００上のキャリア信号の検出
を行ない、他のコンピュ−タが送信中であるかどうかを
調べる。他のコンピュ−タが送信中であれば、キャリア
信号が検出されなくなるまで送信を延期し、バスライン
１００にどのコンピュ−タも送信していないことを確認
してから、自身のデ−タを送信する。しかし、この場合
でも、いくつかのコンピュ−タから同時にデ−タが送信
され、バスライン１００上で信号の衝突が生じる可能性
がある。もし、他のコンピュ−タが送信した信号との衝
突が検出された場合には、コンピュ−タは、衝突が検出
されてからランダムに設定される遅延時間待ってから、
デ−タを再度送信する。このようなバスアクセス方式が
ＣＳＭＡ／ＣＤである。なお、コリジョン・ディテクシ
ョン（ＣＤ）には、上記以外に、コンピュ−タ１〜Ｎに
プライオリティを与え、送信デ−タの衝突が生じた場合
には、プライオリティの高いコンピュ−タの送信を優先
させるという方式もある。
【０００４】次にト−クンパッシングのバスアクセス方
式について説明する。ト−クンとは送信の優先権を示す
制御ワ−ドである。ト−クンパッシング方式は前記ト−
クンを、コンピュ−タ１〜Ｎの間であらかじめ定められ
ている順番（論理リング）に従って巡回させる方式であ
る。したがってト−クンパッシング方式においては、ト
−クンを受信したコンピュ−タが一時的にバスライン１
００の制御権を持つ。この方式は、ある時間待てば必ず
送信権を得ることができる点に特徴がある。
式について説明する。ト−クンとは送信の優先権を示す
制御ワ−ドである。ト−クンパッシング方式は前記ト−
クンを、コンピュ−タ１〜Ｎの間であらかじめ定められ
ている順番（論理リング）に従って巡回させる方式であ
る。したがってト−クンパッシング方式においては、ト
−クンを受信したコンピュ−タが一時的にバスライン１
００の制御権を持つ。この方式は、ある時間待てば必ず
送信権を得ることができる点に特徴がある。
【０００５】上記したバスアクセス方式において、キャ
リア信号の検出及びト−クンの送受信等はコンピュ−タ
１〜Ｎに添設された差動型バストランシ−バ１ａ〜Ｎａ
を介して行なわれる。図３はバスライン１００及び差動
型バストランシ−バ４０を概略的に示した構成図であ
る。差動型バストランシ−バ４０は、トランスミッタ４
１及び差動レシ−バ４２で構成されており、バスライン
１００はＶ+ バスライン１００ａ及びＶ- バスライン１
００ｂで構成されている。また、バスライン１００の終
端には終端抵抗ＲT が接続されている。
リア信号の検出及びト−クンの送受信等はコンピュ−タ
１〜Ｎに添設された差動型バストランシ−バ１ａ〜Ｎａ
を介して行なわれる。図３はバスライン１００及び差動
型バストランシ−バ４０を概略的に示した構成図であ
る。差動型バストランシ−バ４０は、トランスミッタ４
１及び差動レシ−バ４２で構成されており、バスライン
１００はＶ+ バスライン１００ａ及びＶ- バスライン１
００ｂで構成されている。また、バスライン１００の終
端には終端抵抗ＲT が接続されている。
【０００６】トランスミッタ４１の入力端子ａにはコン
ピュ−タから送信デ−タが入力され、制御端子ｂにはEN
ABLE信号が入力されるようになっている。トランスミッ
タ４１の出力端子ｃおよび（インバ−ト）出力端子ｄは
バスライン１００に接続されており、出力端子ｃはＶ+
バスライン１００ａに接続され、出力端子ｄはＶ- バス
ライン１００ｂに接続されている。差動レシ−バ４２の
入力端子ｅはＶ+ バスライン１００ａに接続されてお
り、ロ−アクティブの入力端子ｆはＶ- バスライン１０
０ｂに接続されている。また、差動レシ−バ４２におけ
るロ−アクティブの制御端子ｇは接地され、出力端子ｈ
はコンピュ−タに接続されている。
ピュ−タから送信デ−タが入力され、制御端子ｂにはEN
ABLE信号が入力されるようになっている。トランスミッ
タ４１の出力端子ｃおよび（インバ−ト）出力端子ｄは
バスライン１００に接続されており、出力端子ｃはＶ+
バスライン１００ａに接続され、出力端子ｄはＶ- バス
ライン１００ｂに接続されている。差動レシ−バ４２の
入力端子ｅはＶ+ バスライン１００ａに接続されてお
り、ロ−アクティブの入力端子ｆはＶ- バスライン１０
０ｂに接続されている。また、差動レシ−バ４２におけ
るロ−アクティブの制御端子ｇは接地され、出力端子ｈ
はコンピュ−タに接続されている。
【０００７】上記のごとく構成された差動型バストラン
シ−バ４０は以下のように動作する。トランスミッタ４
１は制御端子ｂに入力されるENABLE信号によりコントロ
−ルされており、ENABLE信号がアクイティブ（ハイレベ
ル）になるとオンする。トランスミッタ４１がオンする
と、コンピュ−タから送られてきたデ−タＤが出力端子
ｃおよびｄからバスライン１００に送出される。一方、
ENABLE信号がノンアクティブ（ロ−レベル）になると、
トランスミッタ４１はハイインピ−ダンス状態となり、
バスライン１００から切り離される。差動レシ−バ４２
は常に受信状態にあり、自身のコンピュ−タが送出した
信号であるか、それとも他のコンピュ−タから送出され
た信号であるかを問わず、バスライン１００上の信号を
常に受信する。そして、受信した信号は出力端子ｈから
コンピュ−タへ送信される。
シ−バ４０は以下のように動作する。トランスミッタ４
１は制御端子ｂに入力されるENABLE信号によりコントロ
−ルされており、ENABLE信号がアクイティブ（ハイレベ
ル）になるとオンする。トランスミッタ４１がオンする
と、コンピュ−タから送られてきたデ−タＤが出力端子
ｃおよびｄからバスライン１００に送出される。一方、
ENABLE信号がノンアクティブ（ロ−レベル）になると、
トランスミッタ４１はハイインピ−ダンス状態となり、
バスライン１００から切り離される。差動レシ−バ４２
は常に受信状態にあり、自身のコンピュ−タが送出した
信号であるか、それとも他のコンピュ−タから送出され
た信号であるかを問わず、バスライン１００上の信号を
常に受信する。そして、受信した信号は出力端子ｈから
コンピュ−タへ送信される。
【０００８】バスライン１００にいずれのコンピュ−タ
も送信しておらず、バスライン１００が空いている場合
には、Ｖ+ バスライン１００ａがロ−レベル（Ｌ）、Ｖ
- バスライン１００ｂがハイレベル（Ｈ）となり、差動
レシ−バ４２の出力端子ｈからロ−レベルの検出信号Ｒ
がコンピュ−タに伝達される。このとき、送信するデ−
タがある場合には、コンピュ−タによりENABLE信号がア
クティブにされ、送信デ−タがトランスミッタ４１から
バスライン１００に送出される。
も送信しておらず、バスライン１００が空いている場合
には、Ｖ+ バスライン１００ａがロ−レベル（Ｌ）、Ｖ
- バスライン１００ｂがハイレベル（Ｈ）となり、差動
レシ−バ４２の出力端子ｈからロ−レベルの検出信号Ｒ
がコンピュ−タに伝達される。このとき、送信するデ−
タがある場合には、コンピュ−タによりENABLE信号がア
クティブにされ、送信デ−タがトランスミッタ４１から
バスライン１００に送出される。
【０００９】
【発明が解決しようとする課題】上記したＣＳＭＡ／Ｃ
Ｄおよびト−クンパッシング等のバスアクセス方式は、
バスライン１００のレベルが確定され、マルチプルアク
セスの通信システムが安定的に作動していることを前提
にしている。ところが、マルチプルアクセスの通信シス
テムにおいては、コンピュ−タ１〜Ｎすべてに同時に電
源がオンされるわけではない。その場合、一番最初に電
源が投入されたコンピュ−タにとっては、他のコンピュ
−タがすべてオフされており、バスライン１００のレベ
ルが確定されていない状況下でバスライン１００が空い
ているかどうか（バスライン１００がアイドル状態にあ
るかどうか）を判断しなければならない。したがって、
もし、一番最初に電源が投入されたコンピュ−タが、ア
イドル状態にあるにもかかわらずバスライン１００が使
用されていると誤判断して、ＣＳＭＡ／ＣＤ方式の場合
はデ−タの、ト−クンパッシング方式の場合はト−クン
の送信を開始しなければ、以下のような事態が生ずる危
険性がある。
Ｄおよびト−クンパッシング等のバスアクセス方式は、
バスライン１００のレベルが確定され、マルチプルアク
セスの通信システムが安定的に作動していることを前提
にしている。ところが、マルチプルアクセスの通信シス
テムにおいては、コンピュ−タ１〜Ｎすべてに同時に電
源がオンされるわけではない。その場合、一番最初に電
源が投入されたコンピュ−タにとっては、他のコンピュ
−タがすべてオフされており、バスライン１００のレベ
ルが確定されていない状況下でバスライン１００が空い
ているかどうか（バスライン１００がアイドル状態にあ
るかどうか）を判断しなければならない。したがって、
もし、一番最初に電源が投入されたコンピュ−タが、ア
イドル状態にあるにもかかわらずバスライン１００が使
用されていると誤判断して、ＣＳＭＡ／ＣＤ方式の場合
はデ−タの、ト−クンパッシング方式の場合はト−クン
の送信を開始しなければ、以下のような事態が生ずる危
険性がある。
【００１０】例えば、コンピュ−タ３の電源が一番最初
に投入されたとすると、他のコンピュ−タはまだ電源が
投入されていないのでバスライン１００のレベルが確定
せず、つまり、Ｖ＋バスライン１００ａとＶ−バスライ
ン１００ｂとの間に電位差が生じず、コンピュ−タ３は
バスライン１００が空いているにもかかわらず、場合に
よってはバスライン１００がビジ−であると判定してデ
−タの送出を開始しないかもしれない。このような状態
は、次に電源が投入されたコンピュ−タにも波及する可
能性があり、最悪の場合には、その次、そのまた次、…
というようにすべてのコンピュ−タに波及し、結局すべ
てのコンピュ−タがデ−タの送出を開始しないという事
態が生じる可能性すらある。
に投入されたとすると、他のコンピュ−タはまだ電源が
投入されていないのでバスライン１００のレベルが確定
せず、つまり、Ｖ＋バスライン１００ａとＶ−バスライ
ン１００ｂとの間に電位差が生じず、コンピュ−タ３は
バスライン１００が空いているにもかかわらず、場合に
よってはバスライン１００がビジ−であると判定してデ
−タの送出を開始しないかもしれない。このような状態
は、次に電源が投入されたコンピュ−タにも波及する可
能性があり、最悪の場合には、その次、そのまた次、…
というようにすべてのコンピュ−タに波及し、結局すべ
てのコンピュ−タがデ−タの送出を開始しないという事
態が生じる可能性すらある。
【００１１】上記事態を防止するためには、一番最初に
電源が投入されたコンピュ−タにバスライン１００が空
いており（＝バスライン１００がアイドル状態にあ
り）、デ−タの送信が可能であることを知らせる必要が
ある。
電源が投入されたコンピュ−タにバスライン１００が空
いており（＝バスライン１００がアイドル状態にあ
り）、デ−タの送信が可能であることを知らせる必要が
ある。
【００１２】本発明は上記課題に鑑みなされたものであ
り、一番最初に電源が投入されたコンピュ−タに、バス
ラインがアイドル状態にあることを検出して伝達するこ
とができる差動型バストランシ−バを備えたマルチプル
アクセスの通信システムを提供することを目的としてい
る。
り、一番最初に電源が投入されたコンピュ−タに、バス
ラインがアイドル状態にあることを検出して伝達するこ
とができる差動型バストランシ−バを備えたマルチプル
アクセスの通信システムを提供することを目的としてい
る。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に本発明に係るマルチプルアクセスの通信システムは、
バストランシ−バが添設された複数のコンピュ−タがバ
スラインを介して接続されたマルチプルアクセスの通信
システムにおいて、前記バストランシ−バを構成するト
ランスミッタと前記バスラインとの間に流れる電流を検
出して前記コンピュ−タに出力する電流検出回路が、前
記トランスミッタと前記バスラインとの間に接続されて
いることを特徴としている。
に本発明に係るマルチプルアクセスの通信システムは、
バストランシ−バが添設された複数のコンピュ−タがバ
スラインを介して接続されたマルチプルアクセスの通信
システムにおいて、前記バストランシ−バを構成するト
ランスミッタと前記バスラインとの間に流れる電流を検
出して前記コンピュ−タに出力する電流検出回路が、前
記トランスミッタと前記バスラインとの間に接続されて
いることを特徴としている。
【００１４】
【作用】上記構成によれば、前記バストランシ−バを構
成するトランスミッタと前記バスラインとの間に流れる
電流を検出して前記コンピュ−タに出力する電流検出回
路が、前記トランスミッタと前記バスラインとの間に接
続されているので、前記電流検出回路に電流が流れれ
ば、前記バスラインのハイ・ロ−レベルが確定され、ど
れかのコンピュ−タがデ−タを送信していると判定さ
れ、前記電流検出回路に電流が流れなければ、他のコン
ピュ−タは前記バスラインとは切り離されていると判定
される。したがって、電源投入時、前記電流検出回路に
電流が流れなければ、前記バスラインがアイドル状態に
あると判定され、前記電流検出回路からデ−タの送信が
可能であることを示す信号がコンピュ−タに対して出力
される。
成するトランスミッタと前記バスラインとの間に流れる
電流を検出して前記コンピュ−タに出力する電流検出回
路が、前記トランスミッタと前記バスラインとの間に接
続されているので、前記電流検出回路に電流が流れれ
ば、前記バスラインのハイ・ロ−レベルが確定され、ど
れかのコンピュ−タがデ−タを送信していると判定さ
れ、前記電流検出回路に電流が流れなければ、他のコン
ピュ−タは前記バスラインとは切り離されていると判定
される。したがって、電源投入時、前記電流検出回路に
電流が流れなければ、前記バスラインがアイドル状態に
あると判定され、前記電流検出回路からデ−タの送信が
可能であることを示す信号がコンピュ−タに対して出力
される。
【００１５】
【実施例】以下、本発明に係るマルチプルアクセスの通
信システムに関する実施例を図面に基づいて説明する。
なお、従来例と同一の機能を有する構成部品については
同じ符号を付すこととする。
信システムに関する実施例を図面に基づいて説明する。
なお、従来例と同一の機能を有する構成部品については
同じ符号を付すこととする。
【００１６】図１は本発明に係るマルチプルアクセスの
通信システムにおいて用いられている差動型バストラン
シ−バの実施例を示した概略構成図である。図１に示し
た実施例では図３に示した従来例のものに電流検出回路
１１が追加接続された構成となっている。図１におい
て、電流検出回路１１の入力端子ｉはＶ- バスライン１
００ｂに接続され、入力端子ｊはＶ+ バスライン１００
ａに接続されており、出力端子ｋはコンピュ−タＣOMP
に接続されている。
通信システムにおいて用いられている差動型バストラン
シ−バの実施例を示した概略構成図である。図１に示し
た実施例では図３に示した従来例のものに電流検出回路
１１が追加接続された構成となっている。図１におい
て、電流検出回路１１の入力端子ｉはＶ- バスライン１
００ｂに接続され、入力端子ｊはＶ+ バスライン１００
ａに接続されており、出力端子ｋはコンピュ−タＣOMP
に接続されている。
【００１７】上記した電流検出回路１１はコンピュ−タ
ＣOMP の電源が投入された時のみ作動し、それ以外はコ
ンピュ−タＣOMP の制御によりバスライン１００から切
り離されるようになっている。したがって、以下の説明
はいずれもコンピュ−タＣOM P に電源が投入された時点
での状況を示したものである。電流検出回路１１を含ん
だ差動型バストランシ−バ１０およびコンピュ−タＣ
OMP は以下のように作動する。
ＣOMP の電源が投入された時のみ作動し、それ以外はコ
ンピュ−タＣOMP の制御によりバスライン１００から切
り離されるようになっている。したがって、以下の説明
はいずれもコンピュ−タＣOM P に電源が投入された時点
での状況を示したものである。電流検出回路１１を含ん
だ差動型バストランシ−バ１０およびコンピュ−タＣ
OMP は以下のように作動する。
【００１８】電流検出回路１１に電流が流れた場合。
入力端子ｊからｉに電流が流れた場合には、他のいずれ
かのコンピュ−タがＶ+ バスライン１００ａにハイレベ
ル（Ｈ）、Ｖ- バスライン１００ｂにロ−レベル（Ｌ）
を送信している、つまりバスライン１００にＨ−Ｌを送
信していると判定され、電流が入力端子ｉからｊに流れ
た場合には、バスライン１００にＬ−Ｈを送信している
と判定される。 電流検出回路１１に電流が流れない場合。バスライン
１００のレベルが確定しておらず、他のコンピュ−タは
すべてバスライン１００から切り離された状態（他のコ
ンピュ−タの電源がオフされた状態）にあると判定され
る。
入力端子ｊからｉに電流が流れた場合には、他のいずれ
かのコンピュ−タがＶ+ バスライン１００ａにハイレベ
ル（Ｈ）、Ｖ- バスライン１００ｂにロ−レベル（Ｌ）
を送信している、つまりバスライン１００にＨ−Ｌを送
信していると判定され、電流が入力端子ｉからｊに流れ
た場合には、バスライン１００にＬ−Ｈを送信している
と判定される。 電流検出回路１１に電流が流れない場合。バスライン
１００のレベルが確定しておらず、他のコンピュ−タは
すべてバスライン１００から切り離された状態（他のコ
ンピュ−タの電源がオフされた状態）にあると判定され
る。
【００１９】の場合、電流検出回路１１から出力され
る信号を受信したコンピュ−タＣOM P は、他のいずれか
のコンピュ−タがバスライン１００上にデ−タを送信し
ている最中であると判断し、ENABLE信号をノンアクティ
ブにしてトランスミッタ４１からのデ−タの送信を見合
わせ、しばらく待機する。一方、の場合には、コンピ
ュ−タＣOMP はバスライン１００がアイドル状態にある
と判断し、送信すべきデ−タがある場合には、ENABLE信
号をアクティブにしてトランスミッタ４１からデ−タを
バスライン１００上に送出する。
る信号を受信したコンピュ−タＣOM P は、他のいずれか
のコンピュ−タがバスライン１００上にデ−タを送信し
ている最中であると判断し、ENABLE信号をノンアクティ
ブにしてトランスミッタ４１からのデ−タの送信を見合
わせ、しばらく待機する。一方、の場合には、コンピ
ュ−タＣOMP はバスライン１００がアイドル状態にある
と判断し、送信すべきデ−タがある場合には、ENABLE信
号をアクティブにしてトランスミッタ４１からデ−タを
バスライン１００上に送出する。
【００２０】以上説明したように、実施例においては電
流検出回路１１により、バスライン１００がアイドル状
態にあるかどうかが検出され、コンピュ−タＣOMP に伝
達される。これにより、一番最初に電源が投入されたコ
ンピュ−タに、バスライン１００がアイドル状態にある
ことを認識させてバスライン１００へのデ−タの送出を
開始させることができ、ＣＳＭＡ／ＣＤ及びト−クンパ
ッシング等のバスアクセス方式を安定的に機能させるこ
とができる。
流検出回路１１により、バスライン１００がアイドル状
態にあるかどうかが検出され、コンピュ−タＣOMP に伝
達される。これにより、一番最初に電源が投入されたコ
ンピュ−タに、バスライン１００がアイドル状態にある
ことを認識させてバスライン１００へのデ−タの送出を
開始させることができ、ＣＳＭＡ／ＣＤ及びト−クンパ
ッシング等のバスアクセス方式を安定的に機能させるこ
とができる。
【００２１】
【発明の効果】以上詳述したように本発明に係るマルチ
プルアクセスの通信システムにあっては、バストランシ
−バが添設された複数のコンピュ−タがバスラインを介
して接続されたマルチプルアクセスの通信システムにお
いて、前記バストランシ−バを構成するトランスミッタ
と前記バスラインとの間に流れる電流を検出して前記コ
ンピュ−タに出力する電流検出回路が、前記トランスミ
ッタと前記バスラインとの間に接続されているので、一
番最初に電源が投入されたコンピュ−タに、前記バスラ
インがアイドル状態にあることを確実に認識させてデ−
タの送信を開始させることができ、ＣＳＭＡ／ＣＤ及び
ト−クンパッシング等のバスアクセス方式を安定的に機
能させることができる。
プルアクセスの通信システムにあっては、バストランシ
−バが添設された複数のコンピュ−タがバスラインを介
して接続されたマルチプルアクセスの通信システムにお
いて、前記バストランシ−バを構成するトランスミッタ
と前記バスラインとの間に流れる電流を検出して前記コ
ンピュ−タに出力する電流検出回路が、前記トランスミ
ッタと前記バスラインとの間に接続されているので、一
番最初に電源が投入されたコンピュ−タに、前記バスラ
インがアイドル状態にあることを確実に認識させてデ−
タの送信を開始させることができ、ＣＳＭＡ／ＣＤ及び
ト−クンパッシング等のバスアクセス方式を安定的に機
能させることができる。
【図１】本発明に係るマルチプルアクセスの通信システ
ムで用いられる差動型バストランシ−バの実施例を示し
た概略構成図である。
ムで用いられる差動型バストランシ−バの実施例を示し
た概略構成図である。
【図２】マルチプルアクセスの通信システムを概略的に
示したシステム構成図である。
示したシステム構成図である。
【図３】従来の差動型バストランシ−バを示した概略構
成図である。
成図である。
１０ 差動型バストランシ−バ １１ 電流検出回路 ４１ トランスミッタ ４２ 差動レシ−バ １００ バスライン
Claims (1)
- 【請求項１】 バストランシ−バが添設された複数のコ
ンピュ−タがバスラインを介して接続されたマルチプル
アクセスの通信システムにおいて、前記バストランシ−
バを構成するトランスミッタと前記バスラインとの間に
流れる電流を検出して前記コンピュ−タに出力する電流
検出回路が、前記トランスミッタと前記バスラインとの
間に接続されていることを特徴とするマルチプルアクセ
スの通信システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19223692A JPH0637769A (ja) | 1992-07-20 | 1992-07-20 | マルチプルアクセスの通信システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19223692A JPH0637769A (ja) | 1992-07-20 | 1992-07-20 | マルチプルアクセスの通信システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0637769A true JPH0637769A (ja) | 1994-02-10 |
Family
ID=16287920
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19223692A Withdrawn JPH0637769A (ja) | 1992-07-20 | 1992-07-20 | マルチプルアクセスの通信システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0637769A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998986A (en) * | 1996-12-27 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Method of cleaning probe of probe card and probe-cleaning apparatus |
-
1992
- 1992-07-20 JP JP19223692A patent/JPH0637769A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5998986A (en) * | 1996-12-27 | 1999-12-07 | Mitsubishi Denki Kabushiki Kaisha | Method of cleaning probe of probe card and probe-cleaning apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4760571A (en) | Ring network for communication between one chip processors | |
| US4723239A (en) | Serial bus system and method for selection of bus subscribers | |
| JP3750693B2 (ja) | 接続装置 | |
| JPS59500159A (ja) | 衝突検出を行う多点デ−タ通信システム | |
| US4903016A (en) | Communication control unit | |
| US4488232A (en) | Self-adjusting, distributed control, access method for a multiplexed single-signal data bus | |
| KR100336067B1 (ko) | 다중전송장치 | |
| EP0505306B1 (en) | Control circuit for half-duplex/simplex interface in communication system | |
| JPH036944A (ja) | 制御バスライン衝突防止装置 | |
| EP0076401B1 (en) | Self adjusting, distributed control, access method for a multiplexed single signal data bus | |
| JPH0637769A (ja) | マルチプルアクセスの通信システム | |
| US5499242A (en) | Circuit for distributed collision detection | |
| US4730250A (en) | Local area network processing system | |
| US4866705A (en) | Data transmission system with means for distributing collision signals via the transmission line | |
| KR920000388B1 (ko) | 송·수신 데이타 충돌 감지회로 | |
| JP3088199B2 (ja) | 多重通信装置 | |
| JP2880603B2 (ja) | 情報通信装置 | |
| JPH09233152A (ja) | データ処理システムにおけるシリアル通信方法 | |
| JP3154626B2 (ja) | シリアル伝送装置 | |
| JP3155763B2 (ja) | 信号処理装置 | |
| JPS60204144A (ja) | バス型通信システムにおける障害検出方式 | |
| US7515554B2 (en) | Half-duplex communication control method | |
| JPS6018038A (ja) | デ−タ転送方式 | |
| JP2692255B2 (ja) | マルチドロップ通信方式 | |
| JPS60114048A (ja) | デ−タ転送方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |