JPH0637780U - 半導体デバイス用バーンインボード - Google Patents

Abstract

(57)【要約】 【目的】 バーンイン工程中に正確にテストの行える半
導体デバイス用バーンインボードを提供することであ
る。 【構成】 バーンイン工程にかけるべき複数の半導体デ
バイスを着脱自在に装着できる半導体デバイス用バーン
インボードにおいて、装着された半導体デバイスの各々
の端子のうち、同種の端子へテスト信号を並列的に印加
したり同種の端子からのテスト信号を並列的に取り出す
ための共通配線を備えており、共通配線のうち入出力端
子に接続する共通配線には、各入出力端子との間に保護
抵抗が接続されており、保護抵抗の各々には、その保護
抵抗を短絡するように選択的に閉じられるスイッチ素子
が接続されている。 【効果】 バーンイン工程中に、バーンインボード上に
装着したまで、保護抵抗による波形の歪みなしに、個々
の半導体デバイスのテストを行なうことができる。した
がって、テストの手間が非常に簡単となり、かつ、非常
に正確なテスト結果を得ることができる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、バーンイン工程にかけるべき複数の半導体デバイスを着脱自在に装 着できる半導体デバイス用バーンインボード、いわゆるＤＵＴボードに関するも のである。

【０００２】

【従来の技術】

半導体集積回路素子（ＩＣ）等の半導体デバイスには、初期不良というものが あることは、良く知られており、これを取り除くために、製造完成の段階で各半 導体デバイスをバーンイン工程にかけることが行われている。このようなバーン インを行なう場合には、量産効果を上げるために、添付図面の図２の概略平面図 に示すような半導体デバイス用バーンインボード、いわゆるＤＵＴボードを使用 している。

【０００３】 図２に示すように、この従来の半導体デバイス用バーンインボード１は、例え ば、プリント回路基板にて構成され、多数の半導体デバイス２を着脱自在に装着 しうるようなものとされている。図２に示した例では、８×２２＝１７６個の半 導体デバイス２を装着して、一度にバーンインを行なうことができるものとされ ている。通常、一枚の半導体デバイス用バーンインボードには、１００〜３００ 個の半導体デバイスを搭載できる。

【０００４】 図３は、図２の半導体デバイス用バーンインボード１の上に設けられた配線の 部分を拡大して平面的に示している。図３に部分的に拡大して示されているよう に、従来の半導体デバイス用バーンインボード１上に搭載された多数の半導体デ バイス２の端子（ピン）のうち同種の端子を並列的に接続する共通配線３１、３ ２、３３、３４、３５、３６等が設けられている。これら共通配線は、ボード上 に装着された半導体デバイスの各々の端子のうち、同種の端子へテスト信号を並 列的に印加したり同種の端子からのテスト信号を並列的に取り出すためのもので ある。そして、これら共通配線のうち、入出力端子（Ｉ／Ｏピン）に接続する共 通配線３１、３２、３３、３４には、各入出力端子との間に保護抵抗Ｒ１、Ｒ２ 、Ｒ３、Ｒ４が接続されている。図３に示した例の如く、Ｒ１〜Ｒ４の如く４つ の保護抵抗を設ける場合は、半導体デバイス２が×４というように、１つの半導 体デバイスが４つの出力を有するのである。×８の半導体デバイスの場合には、 各々の出力ピンに入るので、８個の保護抵抗が必要となる。これら保護抵抗Ｒ１ 〜Ｒ４を挿入する目的は、１つの半導体デバイスの出力がショートしている等の 場合に、他の半導体デバイスの出力端子に対するその影響をできるだけ抑えるた めである。

【０００５】

【考案が解決しようとする課題】

このような従来の半導体デバイス用バーンインボードにてバーンインのみを行 なう場合には、これらの保護抵抗Ｒ１〜Ｒ４は、その本来の目的である保護の作 用を果たし必要なものであるが、バーンイン工程中に、１つ１つの半導体デバイ スをテストするような場合には、これら保護抵抗の存在はかえって邪魔なものと なってしまっていた。

【０００６】 すなわち、テスト信号をこれら保護抵抗を通して読み出さねばならず、この保 護抵抗のためにテスト信号が歪んでしまい、正確にテスト信号を読み出すことが できない。したがって、従来においては、各半導体デバイス２をテストするため には、１個１個半導体デバイス用バーンインボード１から外して、一々テスター にかけていた。これでは、多数の半導体デバイスをテストするには、時間が掛か り過ぎ、問題であった。

【０００７】 本考案の目的は、前述したような従来の問題点を解消しうるような半導体デバ イス用バーンインボードを提供することである。

【０００８】

【課題を解決するための手段】

本考案によれば、バーンイン工程にかけるべき複数の半導体デバイスを着脱自 在に装着できる半導体デバイス用バーンインボードにおいて、前記装着された半 導体デバイスの各々の端子のうち、同種の端子へテスト信号を並列的に印加した り同種の端子からのテスト信号を並列的に取り出すための共通配線を備え、該共 通配線のうち入出力端子に接続する共通配線には、各入出力端子との間に保護抵 抗が接続され、該保護抵抗の各々には、その保護抵抗を短絡するように選択的に 閉じられるスイッチ素子が接続される。

【０００９】

【実施例】

次に、添付図面の特に、図１を参照して、本考案の実施例について、本考案を より詳細に説明する。

【００１０】 図３は、本考案の一実施例としての半導体デバイス用バーンインボード上に設 けられた共通配線の一部分を拡大して示す平面図である。図３において、図３の 従来例のものと同様の構成部分には、同じ参照符号を示している。本考案によっ て、半導体デバイス２の入出力端子（Ｉ／Ｏ ０）と、そのための共通配線３１ との間に接続された保護抵抗Ｒ１の両端にスイッチ素子ＳＷ１が接続されている 。図１には示されていないが、他の保護抵抗のすべてに対しても、本考案によっ て、同様にスイッチ素子が接続されている。

【００１１】 このような本考案の半導体デバイス用バーンインボードの構成によれば、バー ンイン工程のときには、各スイッチ素子ＳＷ１をオフとしておき、保護抵抗Ｒ１ 〜Ｒ４を各入出力端子の保護抵抗としての本来の機能を果たさせることができる 。一方、バーンイン工程中に半導体デバイス２のテストを行いたい場合には、そ のテストを行いたい半導体デバイスに対応するスイッチ素子ＳＷ１のみをオンと し、他のスイッチ素子をオフとしておくことにより、テストを行なう半導体デバ イスの入出力端子に接続された保護抵抗をショートして、保護抵抗を外した状態 とし、他の半導体デバイスの入出力端子には保護抵抗を接続した状態とすること ができ、この状態では、テストする半導体デバイスの出力が保護抵抗によって歪 みを受けることなく、読み出される。

【００１２】 そして、このような半導体デバイス用バーンインボードにテスターとの接続用 の配線端子を設けておき、テスターと接続した状態において、バーンイン工程中 に、各スイッチ素子をオン状態に走査していくことにより、バーンインボード上 に搭載された半導体デバイスのすべてを１つ１つテストしていくことができる。 この場合において、テストに際して、各半導体デバイスをバーンインボードから 外す必要はない。

【００１３】

【考案の効果】

前述したように、本考案によれば、バーンイン工程中に、バーンインボード上 に装着したまで、保護抵抗による波形の歪みなしに、個々の半導体デバイスのテ ストを行なうことができる。したがって、テストの手間が非常に簡単となり、か つ、非常に正確なテスト結果を得ることができる。

【図面の簡単な説明】

【図１】本考案の一実施例としての半導体デバイス用バ
ーンインボード上の配線回路の一部を示す概略図であ
る。

【図２】半導体デバイス用バーンインボードの従来例を
全体的に示す概略平面図である。

【図３】図２の半導体デバイス用バーンインボード上の
１つの半導体デバイスとそれに関連した配線回路の部分
を示す概略図である。

【符号の説明】

１ 半導体デバイス用バーンインボード ２ 半導体デバイス Ｒ１〜Ｒ４ 保護抵抗 ＳＷ１ スイッチ ３１〜３６ 共通配線

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 バーンイン工程にかけるべき複数の半導
   体デバイスを着脱自在に装着できる半導体デバイス用バ
   ーンインボードにおいて、前記装着された半導体デバイ
   スの各々の端子のうち、同種の端子へテスト信号を並列
   的に印加したり同種の端子からのテスト信号を並列的に
   取り出すための共通配線を備えており、該共通配線のう
   ち入出力端子に接続する共通配線には、各入出力端子と
   の間に保護抵抗が接続されており、該保護抵抗の各々に
   は、その保護抵抗を短絡するように選択的に閉じられる
   スイッチ素子が接続されていることを特徴とする半導体
   デバイス用バーンインボード。