JPH063813B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH063813B2 JPH063813B2 JP59211104A JP21110484A JPH063813B2 JP H063813 B2 JPH063813 B2 JP H063813B2 JP 59211104 A JP59211104 A JP 59211104A JP 21110484 A JP21110484 A JP 21110484A JP H063813 B2 JPH063813 B2 JP H063813B2
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- thin film
- resin film
- film pattern
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 この発明は薄膜トランジスタの製造方法に関するもので
ある。
ある。
従来例の構成とその問題点 薄膜トランジスタの製造方法の従来例を第２図に示した
工程図に沿って説明する。第２図において、１は絶縁性
の透明基板、２は紫外線に不透明な第１の電極配線で一
般にクロム等が用いられる。３は絶縁膜（窒化シリコン
膜）、４は半導体薄膜（アモルファスシリコン膜）、５
は絶縁膜（窒化シリコン膜）、６は第１の感光性樹脂膜
パターン、７は前記感光性樹脂膜パターン６にできたピ
ンホール、８は薄膜層（４，５）にできたピンホール、
９は第２の感光性樹脂膜パターン、１０はピンホール８
と感光性樹脂膜パターン９の開口部との重なりでできる
ピンホール、１１は半導体薄膜４へ金属電極のコンタク
トをとるための開口、１２は絶縁膜３のピンホール、１
３は第２の電極配線、１４は第２の電極配線１３と第１
の電極配線２がショートしたところである。
工程図に沿って説明する。第２図において、１は絶縁性
の透明基板、２は紫外線に不透明な第１の電極配線で一
般にクロム等が用いられる。３は絶縁膜（窒化シリコン
膜）、４は半導体薄膜（アモルファスシリコン膜）、５
は絶縁膜（窒化シリコン膜）、６は第１の感光性樹脂膜
パターン、７は前記感光性樹脂膜パターン６にできたピ
ンホール、８は薄膜層（４，５）にできたピンホール、
９は第２の感光性樹脂膜パターン、１０はピンホール８
と感光性樹脂膜パターン９の開口部との重なりでできる
ピンホール、１１は半導体薄膜４へ金属電極のコンタク
トをとるための開口、１２は絶縁膜３のピンホール、１
３は第２の電極配線、１４は第２の電極配線１３と第１
の電極配線２がショートしたところである。
まず、第２図（Ａ）に示すように、透明基板１上に電極
配線２を形成する。この電極配線２は通常はクロムの蒸
着およびホトエッチングにより形成される。
配線２を形成する。この電極配線２は通常はクロムの蒸
着およびホトエッチングにより形成される。
つぎに、第２図（Ｂ）に示すように、前記透明基板１上
に連続的にプラズマＣＶＤ法を用いて、窒化シリコン膜
３（ＳｉＮ膜と記す）、アモルファスシリコン膜４（α
−Ｓｉ膜と記す），ＳｉＮ膜５を順次形成する。
に連続的にプラズマＣＶＤ法を用いて、窒化シリコン膜
３（ＳｉＮ膜と記す）、アモルファスシリコン膜４（α
−Ｓｉ膜と記す），ＳｉＮ膜５を順次形成する。
つぎに、薄膜トランジスタ領域を形成するために感光性
樹脂膜パターン６を形成するのであるが、第２図（Ｃ）
に示すように、ピンホール７が発生する。この状態で薄
膜をエッチングすると、第２図（Ｄ）に示すように、全
ての薄膜層（４，５）にピンホール８を生ずる。
樹脂膜パターン６を形成するのであるが、第２図（Ｃ）
に示すように、ピンホール７が発生する。この状態で薄
膜をエッチングすると、第２図（Ｄ）に示すように、全
ての薄膜層（４，５）にピンホール８を生ずる。
ここで、感光性樹脂膜パターン６を除去し、α−Ｓｉ膜
４へのコンタクトをとるための開口１１を形成するため
の感光性樹脂膜パターン９を第２図（Ｅ）のように形成
するのであるが、第２図（Ｄ）に示すピンホール８と感
光性樹脂膜パターン９の開口とが重なってピンホール１
０を生ずる。この状態でＳｉＮ膜３をエッチングすれ
ば、第２図（Ｆ）の１２で示すように第１の電極配線２
の一部が露出する。
４へのコンタクトをとるための開口１１を形成するため
の感光性樹脂膜パターン９を第２図（Ｅ）のように形成
するのであるが、第２図（Ｄ）に示すピンホール８と感
光性樹脂膜パターン９の開口とが重なってピンホール１
０を生ずる。この状態でＳｉＮ膜３をエッチングすれ
ば、第２図（Ｆ）の１２で示すように第１の電極配線２
の一部が露出する。
したがって、第２の電極配線１３を形成したとき第２図
（Ｇ）に示すように符号１４で示す部分で第１の電極配
線２と第２の電極配線１３とがショートし、このトラン
ジスタは不良となる。
（Ｇ）に示すように符号１４で示す部分で第１の電極配
線２と第２の電極配線１３とがショートし、このトラン
ジスタは不良となる。
薄膜トランジスタの不良は大部分が前述のようにホトエ
ッチングに起因しており、他には薄膜形成時のピンホー
ルもある。これらの不良を防止するため、感光性樹脂膜
を２回塗布する方法，薄膜層（４〜６）のエッチング時
膜毎にホト工程を入れる等の方法はあるが、工程が複雑
になり、効果はそれ程期待できない。
ッチングに起因しており、他には薄膜形成時のピンホー
ルもある。これらの不良を防止するため、感光性樹脂膜
を２回塗布する方法，薄膜層（４〜６）のエッチング時
膜毎にホト工程を入れる等の方法はあるが、工程が複雑
になり、効果はそれ程期待できない。
発明の目的 この発明の目的は、マスクおよび高価なマスク合せ装置
を使用することなく薄膜トランジスタ上の主要領域にの
み選択的に感光性樹脂膜パターンを形成して著しくピン
ホール発生率を低減することができる薄膜トランジスタ
の製造方法を提供することである。
を使用することなく薄膜トランジスタ上の主要領域にの
み選択的に感光性樹脂膜パターンを形成して著しくピン
ホール発生率を低減することができる薄膜トランジスタ
の製造方法を提供することである。
発明の構成 第１の発明は、絶縁性を有する透明基板上に第１の電極
配線が形成され、前記透明基板上にＳｉＮ膜，α−Ｓｉ
膜，ＳｉＮ膜を順次重ね、最上層のＳｉＮ膜に開口を形
成して第２の電極配線を形成することにより、薄膜トラ
ンジスタ、例えば薄膜電界効果型トランジスタを作るに
際し、素子領域を形成するための感光性樹脂膜パターン
形成後、全面にポジ型感光性樹脂膜を塗布し、透明基板
裏面より紫外線を照射し、第１の電極配線をマスクとし
て前記透明基板主面に感光性樹脂膜パターンを残すもの
である。
配線が形成され、前記透明基板上にＳｉＮ膜，α−Ｓｉ
膜，ＳｉＮ膜を順次重ね、最上層のＳｉＮ膜に開口を形
成して第２の電極配線を形成することにより、薄膜トラ
ンジスタ、例えば薄膜電界効果型トランジスタを作るに
際し、素子領域を形成するための感光性樹脂膜パターン
形成後、全面にポジ型感光性樹脂膜を塗布し、透明基板
裏面より紫外線を照射し、第１の電極配線をマスクとし
て前記透明基板主面に感光性樹脂膜パターンを残すもの
である。
このようにすることにより、第１の電極配線上には感光
性樹脂膜パターンが二層に残ることになり、両方の膜を
貫通してピンホールが発生する率は各々のピンホール発
生率の積となり極めて低減されることになる。
性樹脂膜パターンが二層に残ることになり、両方の膜を
貫通してピンホールが発生する率は各々のピンホール発
生率の積となり極めて低減されることになる。
また、第２の発明は、例えば薄膜電界効果型トランジス
タを作るに際し、素子領域を形成するための感光性樹脂
膜パターン形成後、最上層のＳｉＮ膜を感光性樹脂膜パ
ターンをマスクにしてエッチングし、感光性樹脂膜パタ
ーンを除去した後全面にポジ型感光性樹脂膜を塗布し、
透明基板裏面より紫外線を照射し、第１の電極配線をマ
スクとして前記透明基板主面にポジ型の感光性樹脂膜パ
ターンを残すものである。
タを作るに際し、素子領域を形成するための感光性樹脂
膜パターン形成後、最上層のＳｉＮ膜を感光性樹脂膜パ
ターンをマスクにしてエッチングし、感光性樹脂膜パタ
ーンを除去した後全面にポジ型感光性樹脂膜を塗布し、
透明基板裏面より紫外線を照射し、第１の電極配線をマ
スクとして前記透明基板主面にポジ型の感光性樹脂膜パ
ターンを残すものである。
このようにすることにより、第１の電極配線上には、素
子領域形成用の感光性樹脂膜パターンでエッチングされ
て最上層のＳｉＮ膜とポジ型の感光性樹脂膜パターンと
が重なることになり、最上層のＳｉＮ膜とポジ型の感光
性樹脂膜パターンをマスクとしてα−Ｓｉ膜をエッチン
グすることで、第１の発明と同様に両方の膜（この場
合、素子領域形成用の感光性樹脂膜パターンのピンホー
ルが転写された最上層のＳｉＮ膜とポジ型の感光性樹脂
膜パターン）を貫通してピンホールが発生する率が各々
のピンホール発生率の積となり極めて低減されることに
なる。
子領域形成用の感光性樹脂膜パターンでエッチングされ
て最上層のＳｉＮ膜とポジ型の感光性樹脂膜パターンと
が重なることになり、最上層のＳｉＮ膜とポジ型の感光
性樹脂膜パターンをマスクとしてα−Ｓｉ膜をエッチン
グすることで、第１の発明と同様に両方の膜（この場
合、素子領域形成用の感光性樹脂膜パターンのピンホー
ルが転写された最上層のＳｉＮ膜とポジ型の感光性樹脂
膜パターン）を貫通してピンホールが発生する率が各々
のピンホール発生率の積となり極めて低減されることに
なる。
実施例の説明 以下図面を参照にさらに詳細にこの発明について説明す
る。第１図（Ａ）〜（Ｆ）の工程は第２図（Ｃ）の後に
続くものであり、第２図（Ａ）〜（Ｃ）の工程の説明は
省略する。第１図において、２１はポジ型感光性樹脂
膜、２２は紫外線、２３はポジ型感光性樹脂膜パター
ン、２４は感光性樹脂膜パターン、２５はコンタクト用
開口を形成するための開口、２６は最上層のＳｉＮ膜５
に形成されたコンタクト用開口、２７は第２の電極配線
である。
る。第１図（Ａ）〜（Ｆ）の工程は第２図（Ｃ）の後に
続くものであり、第２図（Ａ）〜（Ｃ）の工程の説明は
省略する。第１図において、２１はポジ型感光性樹脂
膜、２２は紫外線、２３はポジ型感光性樹脂膜パター
ン、２４は感光性樹脂膜パターン、２５はコンタクト用
開口を形成するための開口、２６は最上層のＳｉＮ膜５
に形成されたコンタクト用開口、２７は第２の電極配線
である。
第２図（Ｃ）まで終了した透明基板１上にポジ型の第２
の感光性樹脂膜２１を全面塗布する。
の感光性樹脂膜２１を全面塗布する。
つぎに、紫外線２２を裏面より照射することにより、第
１の電極配線２でマスクされる領域はポジ型感光性樹脂
膜２１が分解されないので、現像すれば第１図（Ｂ）に
示すようにポジ型感光性樹脂膜パターン２３が残存す
る。この状態で第１の感光性樹脂膜パターン６のピンホ
ール７は完全に覆われる。
１の電極配線２でマスクされる領域はポジ型感光性樹脂
膜２１が分解されないので、現像すれば第１図（Ｂ）に
示すようにポジ型感光性樹脂膜パターン２３が残存す
る。この状態で第１の感光性樹脂膜パターン６のピンホ
ール７は完全に覆われる。
つぎに、上記感光性樹脂膜パターン６およびポジ型感光
性樹脂膜パターン２３をマスクとして、ＳｉＮ膜５，α
−Ｓｉ膜４をエッチングし、感光性樹脂膜パターン６お
よびポジ型感光性樹脂膜パターン２３を除去して第１図
（Ｃ）の形状を得る。
性樹脂膜パターン２３をマスクとして、ＳｉＮ膜５，α
−Ｓｉ膜４をエッチングし、感光性樹脂膜パターン６お
よびポジ型感光性樹脂膜パターン２３を除去して第１図
（Ｃ）の形状を得る。
つぎに、第３の感光性樹脂膜を塗布し、第１図（Ｄ）に
示すように感光性樹脂膜パターン２４を出し、開口２５
を形成する。つぎに、ＳｉＮ膜５をエッチングし、この
後感光性樹脂膜パターン２４を除去することにより第１
図（Ｅ）に示すようにコンタクト用開口２６が形成され
る。この状態で第１図（Ｆ）に示すように第２の電極配
線２７を形成して、トランジスタは完成する。
示すように感光性樹脂膜パターン２４を出し、開口２５
を形成する。つぎに、ＳｉＮ膜５をエッチングし、この
後感光性樹脂膜パターン２４を除去することにより第１
図（Ｅ）に示すようにコンタクト用開口２６が形成され
る。この状態で第１図（Ｆ）に示すように第２の電極配
線２７を形成して、トランジスタは完成する。
この発明の工程では、第１図（Ｂ）に示すように第１の
感光性樹脂膜パターン６のピホール７を埋めたが、ポジ
型感光性樹脂膜を塗布して裏面より紫外線を照射する工
程は、薄膜層（３，４，５）のエッチング前のいずれか
に行なっても効果はある。すなわち、感光性樹脂膜パタ
ーン６で最上層の薄膜層（５）をエッチングしたのち、
感光性樹脂膜パターン６を除去し、ついでポジ型感光性
樹脂膜を透明基板１上の全面に塗布し、透明基板１の裏
面から紫外線を照射して第１の電極配線２に対応するポ
ジ型感光性樹脂膜を選択的に残し、ポジ型感光性樹脂膜
パターンおよび最上層の薄膜層（５）をマスクとして下
層の薄膜層（４）をエッチングし、この後ポジ型感光性
樹脂膜パターンを除去し、上記実施例と同様に第２の電
極配線を形成するようにしてもよい。
感光性樹脂膜パターン６のピホール７を埋めたが、ポジ
型感光性樹脂膜を塗布して裏面より紫外線を照射する工
程は、薄膜層（３，４，５）のエッチング前のいずれか
に行なっても効果はある。すなわち、感光性樹脂膜パタ
ーン６で最上層の薄膜層（５）をエッチングしたのち、
感光性樹脂膜パターン６を除去し、ついでポジ型感光性
樹脂膜を透明基板１上の全面に塗布し、透明基板１の裏
面から紫外線を照射して第１の電極配線２に対応するポ
ジ型感光性樹脂膜を選択的に残し、ポジ型感光性樹脂膜
パターンおよび最上層の薄膜層（５）をマスクとして下
層の薄膜層（４）をエッチングし、この後ポジ型感光性
樹脂膜パターンを除去し、上記実施例と同様に第２の電
極配線を形成するようにしてもよい。
発明の効果 第１の発明の薄膜トランジスタの製造方法によれば、感
光性樹脂膜パターンにポジ型感光性樹脂膜パターンが重
なるので、感光性樹脂膜パターンをマスクとした薄膜層
のエッチングを行う際に、第１の電極配線と重なる部位
上の薄膜層のピンホールは格段に減少し、 同様に、第２の発明の薄膜トランジスタの製造方法によ
れば、感光性樹脂膜パターンをマスクとしてエッチング
された最上層の薄膜層にポジ型感光性樹脂膜パターンが
重なるので、感光性樹脂膜パターンをマスクとして最上
層の薄膜層をエッチングし、さらに最上層の薄膜層をマ
スクとして下層の薄膜層のエッチングを行う際に、第１
の電極配線と重なる部位上の下層の薄膜層のピンホール
は格段に減少し、 したがって、第１および第２の発明の薄膜トランジスタ
の製造方法ともに、第２の電極配線が第１の電極配線と
ショートすることを回避するという格別の効果を発揮す
る。
光性樹脂膜パターンにポジ型感光性樹脂膜パターンが重
なるので、感光性樹脂膜パターンをマスクとした薄膜層
のエッチングを行う際に、第１の電極配線と重なる部位
上の薄膜層のピンホールは格段に減少し、 同様に、第２の発明の薄膜トランジスタの製造方法によ
れば、感光性樹脂膜パターンをマスクとしてエッチング
された最上層の薄膜層にポジ型感光性樹脂膜パターンが
重なるので、感光性樹脂膜パターンをマスクとして最上
層の薄膜層をエッチングし、さらに最上層の薄膜層をマ
スクとして下層の薄膜層のエッチングを行う際に、第１
の電極配線と重なる部位上の下層の薄膜層のピンホール
は格段に減少し、 したがって、第１および第２の発明の薄膜トランジスタ
の製造方法ともに、第２の電極配線が第１の電極配線と
ショートすることを回避するという格別の効果を発揮す
る。
しかも、ポジ型感光性樹脂膜パターンは第１の電極配線
をマスクとして、つまり新規マスクを追加することなく
センフアライメント方式で形成しているので、高価なア
ライメント装置およびアライメントのための手間を全く
必要とせずに、容易にポジ型感光性樹脂膜パターンを形
成することができる。したがって、新規設備および製造
コストを増やすことなく、ピンホール不良の発生確率を
格段に減少させることができる。
をマスクとして、つまり新規マスクを追加することなく
センフアライメント方式で形成しているので、高価なア
ライメント装置およびアライメントのための手間を全く
必要とせずに、容易にポジ型感光性樹脂膜パターンを形
成することができる。したがって、新規設備および製造
コストを増やすことなく、ピンホール不良の発生確率を
格段に減少させることができる。
この発明の方法は特に多数個の薄膜トランジスタをスイ
ッチ素子としてマトリックス状に形成した液晶パネル用
薄膜トランジスタアレイ基板の製造に欠かすことのでき
ない技術である。
ッチ素子としてマトリックス状に形成した液晶パネル用
薄膜トランジスタアレイ基板の製造に欠かすことのでき
ない技術である。
第１図はこの発明の一実施例の工程図、第２図は従来の
薄膜トランジスタの製造方法を説明するための工程図で
ある。 １…透明基板、２…第１の電極配線、３…絶縁膜（薄膜
層）、４…半導体薄膜（薄膜層）、５…絶縁膜（薄膜
層）、６…感光性樹脂膜パターン、２１…ポジ型感光性
樹脂膜、２２…紫外線、２３…ポジ型感光性樹脂膜パタ
ーン、２６…絶縁膜５に形成されたコンタクト用開口、
２７…第２の電極配線
薄膜トランジスタの製造方法を説明するための工程図で
ある。 １…透明基板、２…第１の電極配線、３…絶縁膜（薄膜
層）、４…半導体薄膜（薄膜層）、５…絶縁膜（薄膜
層）、６…感光性樹脂膜パターン、２１…ポジ型感光性
樹脂膜、２２…紫外線、２３…ポジ型感光性樹脂膜パタ
ーン、２６…絶縁膜５に形成されたコンタクト用開口、
２７…第２の電極配線
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/784
Claims (2)
- 【請求項１】絶縁性を有する透明基板上に紫外線に不透
明な第１の電極配線を形成する工程と、前記透明基板上
全面に第１の絶縁膜，半導体薄膜および第２の絶縁膜か
らなる三層の薄膜層を形成する工程と、前記第１の電極
配線の上方に位置する前記薄膜層の少なくともトランジ
スタを形成すべき領域上にのみ選択的に感光性樹脂膜パ
ターンを形成する工程と、前記透明基板上全面にポジ型
感光性樹脂膜を塗布した後前記透明基板の裏面より紫外
線を照射して前記第１の電極配線に対応するポジ型感光
性樹脂膜パターンを選択的に残す工程と、前記薄膜層を
前記感光性樹脂膜パターンおよびポジ型感光性樹脂膜パ
ターンをマスクとしてエッチングした後前記感光性樹脂
膜パターンおよびポジ型感光性樹脂膜パターンを除去す
る工程と、前記第２の絶縁膜にコンタクト用開口を形成
する工程と、この後前記コンタクト用開口を通して前記
半導体薄膜に接触する第２の電極配線を形成する工程と
を含む薄膜トランジスタの製造方法。 - 【請求項２】絶縁性を有する透明基板上に紫外線に不透
明な第１の電極配線を形成する工程と、前記透明基板上
全面に第１の絶縁膜，半導体薄膜および第２の絶縁膜か
らなる三層の薄膜層を形成する工程と、前記第１の電極
配線の上方に位置する前記薄膜層の少なくともトランジ
スタを形成すべき領域上にのみ選択的に感光性樹脂膜パ
ターンを形成する工程と、前記感光性樹脂膜パターンを
マスクとして最上層の薄膜層をエッチングする工程と、
前記感光性樹脂膜パターンを除去する工程と、この後前
記透明基板上全面にポジ型感光性樹脂膜を塗布した後前
記透明基板の裏面より紫外線を照射して前記第１の電極
配線に対応するポジ型感光性樹脂膜パターンを選択的に
残す工程と、前記ポジ型感光性樹脂膜パターンおよび前
記最上層の薄膜層をマスクとして下層の薄膜層をエッチ
ングする工程と、前記ポジ型感光性樹脂膜パターンを除
去する工程と、前記第２の絶縁膜にコンタクト用開口を
形成する工程と、この後前記コンタクト用開口を通して
前記半導体薄膜に接触する第２の電極配線を形成する工
程とを含む薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211104A JPH063813B2 (ja) | 1984-10-08 | 1984-10-08 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211104A JPH063813B2 (ja) | 1984-10-08 | 1984-10-08 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6189671A JPS6189671A (ja) | 1986-05-07 |
| JPH063813B2 true JPH063813B2 (ja) | 1994-01-12 |
Family
ID=16600471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211104A Expired - Lifetime JPH063813B2 (ja) | 1984-10-08 | 1984-10-08 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063813B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8800220A (nl) * | 1988-01-29 | 1989-08-16 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting, waarbij een metalen geleiderspoor op een oppervlak van een halfgeleiderlichaam wordt gebracht. |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
-
1984
- 1984-10-08 JP JP59211104A patent/JPH063813B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6189671A (ja) | 1986-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100686228B1 (ko) | 사진 식각용 장치 및 방법, 그리고 이를 이용한 액정 표시장치용 박막 트랜지스터 기판의 제조 방법 | |
| US6670104B2 (en) | Pattern forming method and method of manufacturing thin film transistor | |
| US6650394B1 (en) | Identification mark portion in liquid crystal display panel and fabricating method thereof | |
| US3542551A (en) | Method of etching patterns into solid state devices | |
| JP2002026333A (ja) | アクティブマトリクス基板の製造方法 | |
| KR100878236B1 (ko) | 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법 | |
| KR20000033047A (ko) | 박막트랜지스터의제조방법 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| JP3071964B2 (ja) | 液晶表示装置の製造方法 | |
| JP3528388B2 (ja) | トランジスタアレイの製造方法 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| JPH08160457A (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| JPH09113932A (ja) | 配線基板とその製造方法 | |
| KR100670042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPS61191035A (ja) | 半導体装置の製造方法 | |
| KR100205867B1 (ko) | 액티브매트릭스기판의 제조방법 및 그 방법에 의해제조되는액티브매트릭스기판 | |
| JPS6189671A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07221316A (ja) | 薄膜トランジスタの製造方法 | |
| KR100193650B1 (ko) | 액정 표시 소자의 박막 트랜지스터 제조방법 | |
| JP2590360B2 (ja) | 薄膜トランジスタパネルの製造方法 | |
| GB2574265A (en) | Transistor Arrays | |
| US20040157166A1 (en) | Lithographic process for multi-etching steps by using single reticle | |
| KR100436009B1 (ko) | 박막트랜지스터기판의제조방법 | |
| JP2002196363A (ja) | 液晶表示装置及びその製造方法 | |
| US7015508B2 (en) | Thin film transistor structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |