JPS6189671A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS6189671A JPS6189671A JP59211104A JP21110484A JPS6189671A JP S6189671 A JPS6189671 A JP S6189671A JP 59211104 A JP59211104 A JP 59211104A JP 21110484 A JP21110484 A JP 21110484A JP S6189671 A JPS6189671 A JP S6189671A
- Authority
- JP
- Japan
- Prior art keywords
- photosensitive resin
- resin film
- thin film
- film pattern
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
Landscapes
- Liquid Crystal (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は薄膜半導体素子の製造方法に関するものであ
る。
る。
従来例の構成とその問題点
薄膜トランジスタの製造方法の従来例を第２図に示した
工程図に沿って説明する。第２図において、ｌは絶縁性
の透明基板、２は紫外線に不透明な第１の電極配線で一
般にクロム等が用いられる。
工程図に沿って説明する。第２図において、ｌは絶縁性
の透明基板、２は紫外線に不透明な第１の電極配線で一
般にクロム等が用いられる。
３は絶縁膜（窒化シリコン膜）、４は半導体薄膜（アモ
ルファスシリコン膜）、５は絶縁膜（窒化ノリコン膜）
、６は第１の感光性樹脂膜パターン、７は前記感光性樹
脂膜パターン６にできたピンホール、８は薄膜７５（４
，５）にできたピンホール、９は第２の感光性樹脂膜パ
ターン、ｌＯはピンホール８と感光性樹脂膜パターン９
の開口部とのｍなりでできるピンホール、１１は半導体
薄膜４へ金属電極のコンタクトをとるための開口、１２
は絶縁膜３のピンホール、１３は第２の電極配線、１４
は第２の電極配線１３と第１の電極配線２がショートし
たところである。
ルファスシリコン膜）、５は絶縁膜（窒化ノリコン膜）
、６は第１の感光性樹脂膜パターン、７は前記感光性樹
脂膜パターン６にできたピンホール、８は薄膜７５（４
，５）にできたピンホール、９は第２の感光性樹脂膜パ
ターン、ｌＯはピンホール８と感光性樹脂膜パターン９
の開口部とのｍなりでできるピンホール、１１は半導体
薄膜４へ金属電極のコンタクトをとるための開口、１２
は絶縁膜３のピンホール、１３は第２の電極配線、１４
は第２の電極配線１３と第１の電極配線２がショートし
たところである。
まず、第２図（Ａ）に示すように、透明基板ｌ上に電極
配＃ＩＡ２を形成する。この電極配線２は通常はクロム
の蒸着およびホトエ・ノチングにより形成される。
配＃ＩＡ２を形成する。この電極配線２は通常はクロム
の蒸着およびホトエ・ノチングにより形成される。
つぎに、第２図（Ｂ）に示すように、前記透明基板１上
に連続的にプラズマＣＶＤ法を用いて、窒化シリコン１
９３ （Ｓ ｉ Ｎ膜と記す）、アモルファスシリコン
膜４（α−５ｉｌｌと記す）、ＳｉＮ膜５を順次形成す
る。
に連続的にプラズマＣＶＤ法を用いて、窒化シリコン１
９３ （Ｓ ｉ Ｎ膜と記す）、アモルファスシリコン
膜４（α−５ｉｌｌと記す）、ＳｉＮ膜５を順次形成す
る。
つぎに、薄膜トランジスタ領域を形成するために感光性
樹脂膜パターン６を形成するのであるが、第２図（Ｃ）
に示すように、とンホール７が発生□ する、この状態で薄ｌ―をエツチングすると、第２図（
Ｄ）に示すように、全ての薄膜層（４，５）にピンホー
ル８を生ずる。
樹脂膜パターン６を形成するのであるが、第２図（Ｃ）
に示すように、とンホール７が発生□ する、この状態で薄ｌ―をエツチングすると、第２図（
Ｄ）に示すように、全ての薄膜層（４，５）にピンホー
ル８を生ずる。
ここで、感光性樹脂膜パターン６を除去し、α−５ｉ膜
４へのコンタクトをとるための開口１１を形成するため
の感光性樹脂膜パターン９を第２図（Ｅ）のように形成
するのであるが、第２図（Ｄ）に示すピンホール８と感
光性樹脂膜パターン９の開口とが重なってピンホールｌ
Ｏを生ずる。
４へのコンタクトをとるための開口１１を形成するため
の感光性樹脂膜パターン９を第２図（Ｅ）のように形成
するのであるが、第２図（Ｄ）に示すピンホール８と感
光性樹脂膜パターン９の開口とが重なってピンホールｌ
Ｏを生ずる。
この状態で３ｉＮｌｌＱ３をエツチングすれば、第２図
（Ｆ）の１２で示すように第１の電極配線２の一部が露
出する。
（Ｆ）の１２で示すように第１の電極配線２の一部が露
出する。
したがって、第２の電極配線１３を形成したとき第２図
（Ｇ）に示すように符号１４で示す部、分で第１の電極
配線２と第２の電極配線１３とがショートし、このトラ
ンジスタは不良となる。
（Ｇ）に示すように符号１４で示す部、分で第１の電極
配線２と第２の電極配線１３とがショートし、このトラ
ンジスタは不良となる。
薄膜トランジスタの不良は大部分が前述のようにホトエ
ツチングに起因しており、他には薄膜形成時のピンホー
ルもあや。これらの不良を防止するため、感光性樹脂膜
を２回塗布する方法、薄膜層（４〜６）のエンチング時
股毎にホト工程を入れる等の方法はあるが、工程が複雑
になり、納采はそれ程期待できない。
ツチングに起因しており、他には薄膜形成時のピンホー
ルもあや。これらの不良を防止するため、感光性樹脂膜
を２回塗布する方法、薄膜層（４〜６）のエンチング時
股毎にホト工程を入れる等の方法はあるが、工程が複雑
になり、納采はそれ程期待できない。
発明の目的
この発明の目的は、マスクおよび高価なマスク合せ装置
を使用することなく薄膜半導体素子上の主要領域にのみ
選択的に感光性樹脂膜パターンを形成して著しくピンホ
ール発生率を低減することができる薄膜半導体素子の製
造方法を提供することである。
を使用することなく薄膜半導体素子上の主要領域にのみ
選択的に感光性樹脂膜パターンを形成して著しくピンホ
ール発生率を低減することができる薄膜半導体素子の製
造方法を提供することである。
発明の構成
この発明は、絶縁性を有する透明基板上に第１の電極配
線が形成され、前記透明基板上にＳｉＮ膿、α−５ｉ膜
、ＳｉＮ模を順次重ね、最上層の５ｉＮｌｌｌに開口を
形成して第２の電極配線を形成することにより、薄膜半
導体素子、例えばＶ＃模膜電界効果トランジスタを作る
に際し、素子ｆｔ域を形成するための感光性樹脂膜パタ
ーン形成後、全面にポジ型感光性樹脂膜を塗布し、透明
基板裏面より紫外線を照射し、第１の電極配線をマスク
として前記透明基板主面に感光性樹脂膜パターンを残す
ものである。
線が形成され、前記透明基板上にＳｉＮ膿、α−５ｉ膜
、ＳｉＮ模を順次重ね、最上層の５ｉＮｌｌｌに開口を
形成して第２の電極配線を形成することにより、薄膜半
導体素子、例えばＶ＃模膜電界効果トランジスタを作る
に際し、素子ｆｔ域を形成するための感光性樹脂膜パタ
ーン形成後、全面にポジ型感光性樹脂膜を塗布し、透明
基板裏面より紫外線を照射し、第１の電極配線をマスク
として前記透明基板主面に感光性樹脂膜パターンを残す
ものである。
このようにすることにより、第１の電極配線上には感光
性４１脂膜パターンが二層に残ることになり、両方の膜
を貫通してピンホールが発生する率は各々のピンホール
発生率の積となり極めて低減されることになる。
性４１脂膜パターンが二層に残ることになり、両方の膜
を貫通してピンホールが発生する率は各々のピンホール
発生率の積となり極めて低減されることになる。
実施例の説明
以下図面を参照にさらに詳細にこの発明について説明す
る。第１図（Ａ）〜（Ｆ）の工程は第２図（Ｃ）の後に
続くものであり、第２図（Ａ）〜（Ｃ）の工程の説明は
省略する。第１図において、２１はポジ型感光性樹脂膜
、２２は紫外線、２３はポジ型感光性４！（脂膜パター
ン、２４は感光性樹脂膜パターン、２５はコンタクト用
開口を形成するための開口、２６は最上層のＳｉＮ膜５
に形成されたコンタクト用開口、２７は第２の電極配線
である。
る。第１図（Ａ）〜（Ｆ）の工程は第２図（Ｃ）の後に
続くものであり、第２図（Ａ）〜（Ｃ）の工程の説明は
省略する。第１図において、２１はポジ型感光性樹脂膜
、２２は紫外線、２３はポジ型感光性４！（脂膜パター
ン、２４は感光性樹脂膜パターン、２５はコンタクト用
開口を形成するための開口、２６は最上層のＳｉＮ膜５
に形成されたコンタクト用開口、２７は第２の電極配線
である。
第２図（Ｃ）まで終了した透明基板１上にポジ型の第２
の感光性樹脂膜２１を全面塗布する。
の感光性樹脂膜２１を全面塗布する。
つぎに、紫外線２２を裏面より照射することにより、第
１の電極配線２でマスクされる領域はポジ型感光性樹脂
１１ｍ２１が分解されないので、現像すれば第１図（Ｂ
）に示すようにポジ型感光性樹脂膜パターン２３が残存
する。この状態で第１の感光性樹脂膜パターン６のピン
ホール７は完全ニ覆われる。
１の電極配線２でマスクされる領域はポジ型感光性樹脂
１１ｍ２１が分解されないので、現像すれば第１図（Ｂ
）に示すようにポジ型感光性樹脂膜パターン２３が残存
する。この状態で第１の感光性樹脂膜パターン６のピン
ホール７は完全ニ覆われる。
つぎに、上記感光性樹脂膜パターン６およびポジ型感光
性樹脂膜パターン２３をマスクとして、５ｉＮＨＩＡ５
． α−３ｉ股４をエツチングし、感光性樹脂膜パター
ン６およびポジ型感光性樹脂膜パターン２３を除去して
第１図（Ｃ）の形状を得る。
性樹脂膜パターン２３をマスクとして、５ｉＮＨＩＡ５
． α−３ｉ股４をエツチングし、感光性樹脂膜パター
ン６およびポジ型感光性樹脂膜パターン２３を除去して
第１図（Ｃ）の形状を得る。
つぎに、第３の感光性杉（脂膜を塗布し、第１図（Ｄ）
に示すように感光性樹脂膜パターン２４を出し、開口２
５を形成する。つぎに、Ｓ ｉ Ｎ Ｍｌ ５をエツチ
ングし、この後感光性樹脂膜パターン２４を除去するこ
とにより第１図（Ｅ）に示すようにコンタクト用開口２
６が形成される。この状態で第２の電極配線２７を形成
して、トランジスタは完成する。
に示すように感光性樹脂膜パターン２４を出し、開口２
５を形成する。つぎに、Ｓ ｉ Ｎ Ｍｌ ５をエツチ
ングし、この後感光性樹脂膜パターン２４を除去するこ
とにより第１図（Ｅ）に示すようにコンタクト用開口２
６が形成される。この状態で第２の電極配線２７を形成
して、トランジスタは完成する。
この発明の工程では、第１図’（Ｂ）に示すように第１
の感光性樹脂膜パターン６のピンホール７を埋めたが、
ポジ型感光性樹脂膜を塗布して裏面より紫外線を照射す
る工程は、ｔｉ膜層（３，４゜５）のエツチング前のい
ずれかに行なっても効果５よある。すなわち、感光性樹
脂膜パターン６で最上層の薄膜ＷｉＩ（５）をエツチン
グしたのち、感光性樹脂膜パターン６を除去し、ついで
ポジ型感光性樹脂膜を透明基Ｍｌ上の全面に塗布し、透
明基板ｌの裏面から紫外線を照射して第１の電極配線２
に対応するポジ型感光性樹脂膜を選択的に残し、ポジ型
感光性樹脂膜パターンおよび最上層の薄膜Ｎ（５）をマ
スクとして下層のＨＭ’ＡＮ （３、４１をエツチング
し、この後ポジ型感光性樹脂膜パターンを除去し、上記
実施例と同様に第２の電極配線を形成するようにしても
よい。
の感光性樹脂膜パターン６のピンホール７を埋めたが、
ポジ型感光性樹脂膜を塗布して裏面より紫外線を照射す
る工程は、ｔｉ膜層（３，４゜５）のエツチング前のい
ずれかに行なっても効果５よある。すなわち、感光性樹
脂膜パターン６で最上層の薄膜ＷｉＩ（５）をエツチン
グしたのち、感光性樹脂膜パターン６を除去し、ついで
ポジ型感光性樹脂膜を透明基Ｍｌ上の全面に塗布し、透
明基板ｌの裏面から紫外線を照射して第１の電極配線２
に対応するポジ型感光性樹脂膜を選択的に残し、ポジ型
感光性樹脂膜パターンおよび最上層の薄膜Ｎ（５）をマ
スクとして下層のＨＭ’ＡＮ （３、４１をエツチング
し、この後ポジ型感光性樹脂膜パターンを除去し、上記
実施例と同様に第２の電極配線を形成するようにしても
よい。
さらに、この発明の実施例は、薄膜電界効果型トランジ
スタの例で説明したが、絶縁性を有する４明基板上に不
透明の第１の電極配線を形成し、この電極配線上に半導
体薄膜を形成し、さらにその上に第２の電極配線を形成
する’ｉｉｉ膜半導体素子すべてに通用して効果のある
ことは明白である。
スタの例で説明したが、絶縁性を有する４明基板上に不
透明の第１の電極配線を形成し、この電極配線上に半導
体薄膜を形成し、さらにその上に第２の電極配線を形成
する’ｉｉｉ膜半導体素子すべてに通用して効果のある
ことは明白である。
発明のすＪ果
以上のことから、マスクおよび高価なマスク合−仕装：
Ｒを使用することなく、最も重要な部分に感光性樹脂膜
パターンを形成することができ、しかもピンホール発生
率を極めて低くすることができる。
Ｒを使用することなく、最も重要な部分に感光性樹脂膜
パターンを形成することができ、しかもピンホール発生
率を極めて低くすることができる。
この発明の方法は特に多数個の薄膜トランジスタをスイ
ッチ素子としてマトリックス状に形成した液晶パネル用
薄映トランジスタアレイ基板の製造に欠かすことのでき
ない技術である。
ッチ素子としてマトリックス状に形成した液晶パネル用
薄映トランジスタアレイ基板の製造に欠かすことのでき
ない技術である。
４、 図面のｆ！ｉ’ｉ単な説明
第１図はこの発明の一実施例の工程図、第２図は従来の
薄膜トランジスタの製造方法を説明するための工程図で
ある。
薄膜トランジスタの製造方法を説明するための工程図で
ある。
ｌ・・・透明基板、２・・・第１の電極配線、３・・・
絶縁膜（薄膜Ｎ）、４・・・半導体薄膜（薄膜層）、５
・・・絶縁１ｔＡ（薄膜層）、６・・・感光性樹脂膜パ
ターン、２１・・・ポジ型感光性樹脂膜、２２・・・紫
外線、２３・・・ポジ型感光性樹脂膜パターン、２６・
・・絶縁膜５に形成されたコンタクト用開口、２７・・
・第２の電極配線 快 Ｌ Ｏ
絶縁膜（薄膜Ｎ）、４・・・半導体薄膜（薄膜層）、５
・・・絶縁１ｔＡ（薄膜層）、６・・・感光性樹脂膜パ
ターン、２１・・・ポジ型感光性樹脂膜、２２・・・紫
外線、２３・・・ポジ型感光性樹脂膜パターン、２６・
・・絶縁膜５に形成されたコンタクト用開口、２７・・
・第２の電極配線 快 Ｌ Ｏ
Claims (2)
- （１）絶縁性を有する透明基板上に紫外線に不透明な第
１の電極配線を形成する工程と、前記透明基板上全面に
絶縁膜および半導体薄膜からなる少くとも二層の薄膜層
を形成する工程と、前記第１の電極配線の上方に位置す
る前記薄膜層の少くとも半導体素子を形成すべき領域上
にのみ選択的に感光性樹脂膜パターンを形成する工程と
、前記透明基板上全面にポジ型感光性樹脂膜を塗布した
後前記透明基板の裏面より紫外線を照射して前記第１の
電極配線に対応するポジ型感光性樹脂膜パターンを選択
的に残す工程と、前記薄膜層を前記感光性樹脂膜パター
ンおよびポジ型感光性樹脂膜パターンをマスクとしてエ
ッチングした後前記感光性樹脂膜パターンおよびポジ型
感光性樹脂膜パターンを除去する工程と、この後前記半
導体薄膜の所定の部分にその一部が接触する第２の電極
配線を形成する高低とを含む薄膜半導体素子の製造方法
。 - （２）絶縁性を有する透明基板上に紫外線に不透明な第
１の電極配線を形成する工程と、前記透明基板上全面に
絶縁膜および半導体薄膜からなる少くとも二層の薄膜層
を形成する工程と、前記第１の電極配線の上方に位置す
る前記薄膜層の少くとも半導体素子を形成すべき領域上
にのみ選択的に感光性樹脂膜パターンを形成する工程と
、前記感光性樹脂膜パターンをマスクとして最上層の薄
膜をエッチングする工程と、前記感光性樹脂膜パターン
を除去する工程と、この後前記透明基板上全面にポジ型
感光性樹脂膜を塗布した後前記透明基板の裏面より紫外
線を照射して前記第１の電極配線に対応するポジ型感光
性樹脂膜パターンを選択的に残す工程と、前記ポジ型感
光性樹脂膜パターンおよび前記最上層の薄膜をマスクと
して下層の薄膜層をエッチングする工程と、前記ポジ型
感光性樹脂膜パターンを除去する工程と、この後前記半
導体薄膜の所定の部分にその一部が接触する第２の電極
配線を形成する工程とを含む薄膜半導体素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211104A JPH063813B2 (ja) | 1984-10-08 | 1984-10-08 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211104A JPH063813B2 (ja) | 1984-10-08 | 1984-10-08 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6189671A true JPS6189671A (ja) | 1986-05-07 |
| JPH063813B2 JPH063813B2 (ja) | 1994-01-12 |
Family
ID=16600471
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211104A Expired - Lifetime JPH063813B2 (ja) | 1984-10-08 | 1984-10-08 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH063813B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5366928A (en) * | 1988-01-29 | 1994-11-22 | U.S. Philips Corporation | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
-
1984
- 1984-10-08 JP JP59211104A patent/JPH063813B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5366928A (en) * | 1988-01-29 | 1994-11-22 | U.S. Philips Corporation | Method of manufacturing a semiconductor device, in which a metal conductor track is provided on a surface of a semiconductor body |
| JP2006100760A (ja) * | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH063813B2 (ja) | 1994-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100372306B1 (ko) | 박막트랜지스터의제조방법 | |
| KR100325072B1 (ko) | 고개구율및고투과율액정표시장치의제조방법 | |
| JP2678044B2 (ja) | アクティブマトリクス基板の製造方法 | |
| KR970006733B1 (ko) | 박막트랜지스터 제조방법 | |
| KR950015647A (ko) | 반도체장치의 제조방법 | |
| JP2002151381A (ja) | パターン形成方法 | |
| JPS6189671A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6222463B2 (ja) | ||
| JPH01165127A (ja) | 表面平坦化法 | |
| JPH03278432A (ja) | 半導体装置の配線形成方法 | |
| JPS60235426A (ja) | 半導体集積回路装置の製造方法 | |
| KR100601174B1 (ko) | 박막 트랜지스터 기판용 광마스크 제작 방법 | |
| KR100670042B1 (ko) | 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법 | |
| JPS61187369A (ja) | 薄膜トランジスタの製造方法 | |
| JPH02139972A (ja) | 半導体装置の製造方法 | |
| JP3528388B2 (ja) | トランジスタアレイの製造方法 | |
| KR100686236B1 (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
| JPS62276526A (ja) | アクテイブマトリクス液晶表示装置の製造方法 | |
| KR940002942A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR960014962B1 (ko) | 위상반전마스크의 제조방법 | |
| KR0161232B1 (ko) | 액티브 매트릭스 기판의 제조 방법 | |
| JPH0360042A (ja) | 薄膜トランジスタの製造方法 | |
| JP2655371B2 (ja) | 半導体装置のマスクパターン形成方法 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JP2002196363A (ja) | 液晶表示装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |