JPH0638210B2 - シ−ケンスコントロ−ラの入出力制御方式 - Google Patents

シ−ケンスコントロ−ラの入出力制御方式

Info

Publication number
JPH0638210B2
JPH0638210B2 JP26333486A JP26333486A JPH0638210B2 JP H0638210 B2 JPH0638210 B2 JP H0638210B2 JP 26333486 A JP26333486 A JP 26333486A JP 26333486 A JP26333486 A JP 26333486A JP H0638210 B2 JPH0638210 B2 JP H0638210B2
Authority
JP
Japan
Prior art keywords
output
input
refresh
direct
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP26333486A
Other languages
English (en)
Other versions
JPS63116210A (ja
Inventor
新一 尼▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP26333486A priority Critical patent/JPH0638210B2/ja
Publication of JPS63116210A publication Critical patent/JPS63116210A/ja
Publication of JPH0638210B2 publication Critical patent/JPH0638210B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はシーケンスコントローラの入出力制御方式、特
にシーケンスコントローラのダイレクト/リフレッシュ
入出力制御方式の改良に関するものである。
[従来の技術] 各種の自動加工ライン、部品組立てラインに用いられる
シーケンスコントローラにおいては、近年、シーケンス
コントローラ自体のユニット化が進められている。
第4図には従来に於けるユニット化されたシーケンスコ
ントローラが示されており、シーケンスコントローラベ
ース(20)にユニット化された各種回路機器が着脱自
在に装着される。
第4図において、各ユニットは電源ユニット(21),
CPUユニット(22)そして2個の入出力ユニット
(23),(24)を含み、必要に応じて複数の入出力
ユニットを追加し或いは特殊ユニットをシーケンスコン
トローラベース(20)に装着することもできる。
各ユニット(21)〜(24)はベース(20)に容易
に付着され、また背面に設けられたコネクタによって予
めベース(20)に設けられている入出力バスを介して
各入出力ユニット(23),(24)とCPUユニット
(22)或いは電源ユニット(21)と接続される。
従って、このようなユニット化された装置によれば、入
出力ユニット或いはその他の特殊ユニットをベース(2
0)に必要個数装着することによって容易にシーケンス
制御の変更或いは拡張を行うことができるという利点を
有する。
以上のようにして、一般的なシーケンスコントローラに
おいては、予め与えられたシーケンスプログラムを実行
するときに入出力ユニットから信号を取り込みCPUに
て演算を行い、これを再び入出力ユニットから外部機器
に出力する動作が繰り返される。
従来において、このような入出力制御方式としては基本
的に二種類の方式があり、それぞれダイレクト方式及び
リフレッシュ方式として知られている。
第5図にはダイレクト入出力方式が示されており、第6
図のラダーチャートで図示された一般のシーケンスプロ
グラムを実行するために順次指定された入力(X)を逐
次入力ユニットから取り込み、これに演算を施した後こ
の出力(Y)をそれぞれ逐次イメージメモリに記憶させ
ながら同時に逐次出力する構成から成る。
従って、ダイレクト入出力方式によれば、各シーケンス
プログラムは各ステップ毎に入力(X)の取込み、演
算、そして出力(Y)の直接出力がそのつど行われ、こ
れをシーケンスプログラムの各段毎に繰り返して全プロ
グラムが実行される。
このダイレクト入出力方式によれば、各プログラム段毎
の出力はそのつど行われるので個別段においては処理速
度を高めることができるが、全体的には全プログラムを
完了するまでの処理時間が長くなるという欠点があっ
た。
一方、リフレッシュ入出力方式は第7図に示され、信号
の取込みは一括して全信号を取り込み、その後のシーケ
ンスプログラムの演算はCPUユニットの内部でのみ各
段毎に行われその演算結果は全てイメージメモリに一旦
記憶される。そして、全プログラムの演算が完了すると
イメージメモリに記憶された出力を一括して出力ユニッ
トから外部に出力することを特徴とする。
第7図に於いて、まず全入力(X1)〜(X200 )を取
り込むとともにこれらの全入力(X)をイメージメモリ
に書き込む。
そして、順次前記イメージメモリの記憶内容を各段毎に
呼び出して所望の演算を行い再びその演算結果(Y)を
各段毎にイメージメモリに書き込む。このようにして全
プログラムの演算が完了した後、イメージメモリに記憶
されている全出力(Y1)〜(Y200 )を一括して出力
ユニットから出力する。
このリフレッシュ入出力方式によれば、入出力ユニット
からの信号の取込み及び出力は一括して行われ、また各
プログラムの演算はCPU内部のみで行われるので、例
えば各段の演算に必要なWAIT時間を前述したダイレ
クト入出力方式より短く設定することができ、全シーケ
ンスプログラムの処理時間は短縮できる利点を有する
が、一方において、信号出力は最終演算が完了した後の
一括出力によるので、最初のシーケンスプログラム段に
於ける出力も全演算が完了するまで待たなければならな
いという問題がある。
[発明が解決しようとする問題点] 以上のように、従来に於ける入出力方式はダイレクト或
いはリフレッシュのいずれかの方式に固定されており、
前述したごとき一長一短があるために、各種のシーケン
スプログラムを扱う場合に、シーケンスコントローラが
常に最適な状態で処理を行うことができないという問題
点があった。
本発明は上記従来の課題に鑑みなされたものであり、そ
の目的は、シーケンスプログラムの内容に応じて任意に
最適な入出力方式を選択することのできる改良された入
出力方式を提供することにある。
[問題点を解決するための手段] 上記目的を達成するために、本発明は、信号の入力方式
と出力方式に対してそれぞれ別個にダイレクト方式とリ
フレッシュ方式とのいずれかを選択可能な構成とし、こ
れらの入力方式及び出力方式を組合わせて最大四種類の
任意の入出力方式をシーケンスプログラムにあわせて選
択できるようにしたことを特徴とする。
[実施例] 以下図面に基づいて本発明の好適な実施例を説明する。
第1図は本発明の好適な実施例に於けるタイムチャート
であり、主として入出力のそれぞれにおける方式の切替
を示す。
ステップ(101)において入力方式がダイレクトとリ
フレッシュのいずれかに指定されていることを判定し、
各方式に合わせてステップ(102),(103)にて
それぞれ入力ハードウェアをダイレクト或いはリフレッ
シュに切り替える。
同様にステップ(104)では出力方式がダイレクト或
いはリフレッシュのいずれに切り替えられているかを判
定し、ステップ(105),(106)において出力ハ
ードウェアをダイレクト或いはリフレッシュに切り替え
る。
また、ステップ(107)は入力方式の判定を再び行
い、ダイレクトの場合には逐次入力であるためにCPU
ユニットと入力ユニットとの関係は通常のままに保た
れ、一方ステップ(107)でリフレッシュ入力方式が
選択されている場合にはステップ(108)に於いて入
力ユニットから全入力をCPUのイメージメモリへ一括
入力する作用を行う。
従って、入力リフレッシュ方式が選択された場合には、
ステップ(108)にて全入力がイメージメモリに一括
して記憶されることが理解される。
このようにして入出力の各ハードウェアが指定された方
式に合わせて選択され、また入力がそれぞれ一括或いは
逐次入力された後ステップ(109)にて所望の演算が
行われる。
即ち、ダイレクト方式によれば、ステップ(109)に
於ける演算は逐次入力された初段の入力(X1)に対し
ての演算のみが行われ、一方リフレッシュ方式によれ
ば、一括して取り込まれた(X1)〜(X200 )の全プ
ログラムが連続して演算され、その結果はイメージメモ
リ内部に記憶される。
一方、前記(109)の演算が行われながら、更に出力
方式の判別がステップ(110)にて再び行われ、ダイ
レクト出力方式においてはCPUユニットから出力ユニ
ットへそのつど信号が出力される通常の方式が維持され
るが、リフレッシュ出力方式が選択されている場合に
は、ステップ(111)にて全出力をCPUユニットの
イメージメモリから出力ユニットに一括して出力するた
めの切替が行われる。
従って、前記ステップ(109)にて演算が行われてい
る最中においても、出力方式に応じたダイレクト或いは
リフレッシュ出力が実行される。
即ち、入力ダイレクト/出力ダイレクトの場合において
は、ステップ(109)に於ける演算はもともと各プロ
グラム単位で処理を行い、その出力を直接出力ユニット
からそのつど出力し、再び処理工程は前記ループを繰り
返し、各段毎の入力、演算、出力が行われる。
次に、入力リフレッシュ/出力リフレッシュの場合に
は、前記ステップ(109)において一括して全プログ
ラムが演算された後、イメージメモリに記憶された全出
力はステップ(111)で示されるごとく出力ユニット
から一括して出力され全プログラムを完了する。
また、本発明によれば、入力と出力とはそれぞれ別個に
ダイレクト/リフレッシュの切替が行われ、入力ダイレ
クト/出力リフレッシュの場合においては、前記演算
(109)は各プログラム毎に行われるが、ステップ
(110)にて出力方式がリフレッシュとして判定され
ている場合、ステップ(111)に示されるごとく全プ
ログラムの演算が完了した後にこのイメージメモリに記
憶されている全出力(Y)がステップ(111)にて一
括して出力ユニットに供給される。即ち、この組合せの
前には入力が逐次入力、そして出力は全プログラムの演
算が完了した後の一括出力となることを特徴とする。
更に、本発明において、リフレッシュ入力/ダイレクト
出力が選択された場合においては、演算(109)は全
入力が常にイメージメモリに記憶されているので、所定
の演算は順次繰り返して行われるが、各プログラム段毎
に演算された結果(Y)はイメージメモリに記憶される
とともにそのつど出力ユニットから外部機構に出力され
ることとなる。
いずれの方式の組合せにおいても、ダイレクト方式にお
いてはWAIT時間は長く、そしてリフレッシュ方式に
おいてはWAIT時間は短く選択される。
従って、以上のごとき本発明の入出力方式の任意の組合
わせによれば、シーケンスプログラム毎に任意の最適な
入出力方式を組合せて選択することができ、特にプログ
ラムの処理速度を改善し或いは処理効率を最も高い状態
でプログラム演算を行うことが可能となる。
第2図には入力側のダイレクト/リフレッシュ切替え手
段の一例が示されている。
実施例において、入力方式の選択はマイコン(1)から
ユーザーが任意にスイッチの設定或いはメモリに記憶さ
せるなどの手段によって切替え選択可能であり、このマ
イコン(1)からの選択信号は入力ラッチ(2)によっ
て記憶されている。
入力ラッチ(2)の出力はダイレクト方式において
「1」そしてリフレッシュ方式において「0」信号とな
り、このラッチ信号はまず端子(2a)にて一括入力と
逐次入力との切替を行い、ダイレクト入力に対しては逐
次入力が選択され又リフレッシュ入力に対しては一括入
力が選択される。
そして、同様に端子(2b)においてはWAIT時間の
切替が行われ、ダイレクト入力においてはWAIT時間
を長くまたリフレッシュ方式においてはWAIT時間が
短く選択される。
また、プログラムの演算時に於ける入力(X)の取込み
をダイレクト方式においては入力ユニットからそしてリ
フレッシュ方式においては既に一括取込されたイメージ
メモリの内容XIMからの切替を行わなければならず、
このために、入力ラッチ(2)の出力は直接アンドゲー
ト(3)に又インバータ(4)を介して他方のアンドゲ
ート(5)に供給されており、両アンドゲート(3),
(5)の出力はオアゲート(6)を介してCPUユニッ
トの演算入力に供給されている。
従って、入力ラッチ(2)の出力が「1」であるダイレ
クト方式においてはアンドゲート(3)が開き、入力ユ
ニットからそのつど信号が取り込まれることとなる。そ
して、リフレッシュ方式においては、入力ラッチ(2)
の出力が「0」であることからアンドゲート(5)が開
き、既に一括記憶されているイメージメモリの内容XI
Mがそのつど取り込まれることとなる。
第3図には出力方式の切替え手段が示されており、前述
したマイコン(1)の切替え信号は出力ラッチ(7)に
て記憶され、ダイレクト出力が選択されたときには出力
ラッチ(7)は直ちに「1」を出力し、この結果アンド
ゲート(8)を常時開いた状態とし、これによって、演
算結果(Y)をイメージメモリにYIMとして記憶する
とともにこの記憶と同時にアンドゲート(8)から出力
ユニットにそのつど逐次出力することができる。
前記マイコン(1)の出力端子(1a)は出力側の一括
及び逐次切替えを行い、同様に端子(1b)はWAIT
時間を切り替えるための信号を出力する。
以上のようにして、本発明によれば、入力及び出力のそ
れぞれに対してダイレクトとリフレッシュとのいずれか
が選択可能であり、これらの組合せによって四種類の異
なる入出力方式を任意に採用することができる。
[発明の効果] 以上説明したように、本発明によれば、入力側と出力側
のそれぞれに対してダイレクト方式とリフレッシュ方式
とを任意に選択可能であり、シーケンスプログラムに最
適な入出力方式を自由にユーザーが設定できるという利
点がある。
【図面の簡単な説明】
第1図は本発明にかかる入出力制御方式の好適な実施例
に於けるプログラム演算処理のタイムチャート図、第2
図は本発明に於ける入力側の切替え手段を示す回路図、
第3図は本発明に於ける出力側の切替え手段を示す回路
図、第4図は一般的なシーケンスコントローラの全体構
造を示す斜視図、第5図はダイレクト入出力方式を示す
説明図、第6図は一般的なシーケンスプログラムの一例
を示すラダーチャートの一部説明図、第7図は従来のリ
フレッシュ入出力方式を示す説明図である。

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】入力ユニットから信号を取り込みCPUに
    て所望の演算を施した後出力ユニットから外部機器に信
    号を出力するシーケンスコントローラの入出力制御方式
    において、入力方式をダイレクトとリフレッシュとに切
    り替える入力切替え手段と、出力方式をダイレクトとリ
    フレッシュとに切り替える出力切替え手段と、を含み、 ダイレクト入力時には入力ユニットから信号を逐次取り
    込み、この入力ユニットから逐次取り込まれた信号の演
    算を行い、また前記信号取込み時のWAIT時間を長く
    する切替を行い、 またリフレッシュ入力時には入力ユニットからの信号を
    一括入力し、この一括入力された信号を一旦イメージメ
    モリに記憶させ、演算時にはイメージメモリから信号を
    取り込みこのときのWAIT時間を短く設定する切替を
    行い、 ダイレクト出力時には演算結果をそのつど出力する逐次
    出力を行い、このときのWAIT時間を長くする切替を
    行い、 またリフレッシュ出力時には演算結果をイメージメモリ
    に一旦記憶し、最後に一括出力するとともにWAIT時
    間を短くする切替を行い、 前記入力及び出力の各ダイレクト/リフレッシュ切替を
    任意に独立して実行できることを特徴とするシーケンス
    コントローラの入出力制御方式。
JP26333486A 1986-11-05 1986-11-05 シ−ケンスコントロ−ラの入出力制御方式 Expired - Lifetime JPH0638210B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26333486A JPH0638210B2 (ja) 1986-11-05 1986-11-05 シ−ケンスコントロ−ラの入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26333486A JPH0638210B2 (ja) 1986-11-05 1986-11-05 シ−ケンスコントロ−ラの入出力制御方式

Publications (2)

Publication Number Publication Date
JPS63116210A JPS63116210A (ja) 1988-05-20
JPH0638210B2 true JPH0638210B2 (ja) 1994-05-18

Family

ID=17388031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26333486A Expired - Lifetime JPH0638210B2 (ja) 1986-11-05 1986-11-05 シ−ケンスコントロ−ラの入出力制御方式

Country Status (1)

Country Link
JP (1) JPH0638210B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02151904A (ja) * 1988-12-02 1990-06-11 Keyence Corp プログラマブルコントローラ
JPH081561B2 (ja) * 1988-12-02 1996-01-10 株式会社キーエンス プログラマブルコントローラ
JP7294912B2 (ja) * 2019-06-24 2023-06-20 株式会社日立産機システム コントロールシステム

Also Published As

Publication number Publication date
JPS63116210A (ja) 1988-05-20

Similar Documents

Publication Publication Date Title
CA1077151A (en) Plural-sequence control system
JPH0638210B2 (ja) シ−ケンスコントロ−ラの入出力制御方式
JPH0697412B2 (ja) 高速入出力モジュール
EP0166391B1 (en) Sequence controller
US4393469A (en) Process control apparatus
JPS62117001A (ja) プログラマブルシ−ケンスコントロ−ラの入出力処理方法
JPH0556347A (ja) 画像処理装置
JPH0573296A (ja) マイクロコンピユータ
JP2867480B2 (ja) メモリ切替回路
KR910003014B1 (ko) 연산 처리 장치
JP3074809B2 (ja) プログラマブル・コントローラ
JPS61161507A (ja) プログラマブルコントロ−ラのダイレクト入出力方式
JPH0751610Y2 (ja) オーバーライド機能を備えたプログラマブルコントローラ
JP3298018B2 (ja) プログラマブルコントローラ
JP2862151B2 (ja) プログラマブルコントローラ
JP2743780B2 (ja) 分散処理装置
JP2731166B2 (ja) プログラマブルコントローラ
JPS6336011B2 (ja)
JPH07104996A (ja) マイクロプログラム制御装置
JPH0664517B2 (ja) ホールド型アナログ入力データの取込方式
JP3348177B2 (ja) プログラマブルコントローラ
JPH02118748A (ja) 入出力制御方式
JP2919841B2 (ja) データ処理装置のテスト方法
JPH04251331A (ja) 情報処理装置
JP3117214B2 (ja) シーケンサのマイクロプログラム制御方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term