JPH02118748A - 入出力制御方式 - Google Patents

入出力制御方式

Info

Publication number
JPH02118748A
JPH02118748A JP27203488A JP27203488A JPH02118748A JP H02118748 A JPH02118748 A JP H02118748A JP 27203488 A JP27203488 A JP 27203488A JP 27203488 A JP27203488 A JP 27203488A JP H02118748 A JPH02118748 A JP H02118748A
Authority
JP
Japan
Prior art keywords
cpu
block data
data
output control
input output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27203488A
Other languages
English (en)
Inventor
Hiroyuki Osanai
小山内 博行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP27203488A priority Critical patent/JPH02118748A/ja
Publication of JPH02118748A publication Critical patent/JPH02118748A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、CPUからのコマンドデータの内容に応じ
た入出力制御を行なう人出力制御方式(従来の技術) 一般に、入出力装置の制御は、CPUの制御の下で入出
力(I 10)コントローラによって行なわれている。
すなわち、!10コントローラは、CPUからコマンド
を受取り、そのコマンドの内容に応じた入出力制御を実
行する。この場合、転送すべきデータがある場合は、そ
のコマンド処理に続いてデータ転送を行なう。そして、
このようなコマンド処理が終了すると、I10コントロ
ーラはCPUに対して処理の終了通知を行ない、CPU
から次のコマンドが送られるのを待つ。
CPUでは、I10コントローラにコマンドを渡した後
、I10コントローラからそのコマンド処理の終了通知
が送られて来るのを待つ。そして、終了通知を受取ると
、次のコマンドをI10コントローラに渡すための処理
を行なう。
このように、従来の入出力制御方式においては、I10
コントローラの起動、およびI10コントローラからの
終了通知に対する処理を各コマンド毎に行なう必要があ
る。このため、CPUがI10コントローラを監視する
時間が長くなるので、CPUによるデータ処理効率が低
下される欠点があった。
(発明が解決しようとする課題) この発明は前述の事情に鑑みなされたもので、従来では
各コマンド毎にI10コントローラの起動、およびI1
0コントローラからの処理終了通知に対する処理を実行
しなければならなかった点を改善し、1回の起動で複数
のコマンドに応じた人出力制御を実行できるようにして
、CPUによるデータ処理効率を向上できる人出力制御
方式を提供することを目的とする。
[発明の構成] (課題を解決するための手段) この発明による人出力制御方式は、データ長を示すレン
グス情報とコマンドとを含むブロックデータを慢数個一
度に出力するCPUと、このCPUから一度に出力され
た複数のブロックデータを記憶し、各ブロックデータに
含まれるレングス情報に基づいてその複数のブロックデ
ータからブロックデータを1個づつ取出してそのブロッ
クとを特徴とする。
(作用) この入出力制御方式にあ7ては、1度に複数のコマンド
データに応じた入出力制御の処理を実行できる。入出力
制御装置は、入出力制御を実行している期間はCPUか
ら独立して動作できる。
このため、CPUが入出力制御装置を監視しなければな
らない時間を減少することができる。したがって、CP
Uの入出力制御に対する処理の負担が軽減され、CPU
によるデータ処理効率を向上させることが可能になる。
(実施例) 以下、図面を参照してこの発明の詳細な説明する。
第1図にこの発明の一実施例に係る入出力制御方式を実
現するためのシステム構成を示す。第1図において、1
1はシステム全体の制御を司るCPUであり、このCP
UIIは内部バス12を介してメインメモリ13および
I10コントローラ14に接続されている。メインメモ
リ12には、cPUの制御動作を実行するための種々の
プログラムやデータが格納されている。I10コントロ
ーラ14は、CPUからの指示に従って入出内装!15
の動作制御すなわち入出力制御を行なう。
このシステムにおいて、CPUIIは、レングス情報/
コマンド/データ、あるいはレングス情報/コマンドを
1ブロツクとした複数のブロックデータを一度にI10
コントローラ14に出力する。
この場合、レングス情報は各ブロックデータのデータ長
を示している。I10コントローラ14は、CPUII
から1度に出力された複数のブロックデータ(ルコード
分)をレジスタ等にスタックする。そして、その各ブロ
ックデータに含まれるレングス情報に基づいてルコード
分のブロックデータからブロックデータを1個づつ取出
してその取出したブロックデータに含まれるコマンド処
理を実行する。
第2図には、I10コントローラ14にスタックされた
状態のルコード分のブロックデータのデータフォーマッ
トが示されている。第2図において、レングス0/コマ
ンド0/データOは第1番目のブロックデータを構成す
るものであり、またレングスn/コマンドnは第n番目
のブロックデータを構成している。この図から分るよう
に、ここでは、レングス情報を表わすためのビット数、
およびコマンドを表わすためのビット数は一義的にそれ
ぞれ決定されており、データのためのビット数だけが可
変長になっている。したがって、ブロックデータのデー
タ長は、そのブロックデータに含まれるレングス情報が
ブロックデータ全体のデータ長を示さなくても、レング
ス情報が可変長のデータのビット数だけを示すようにし
ても決定することができる。
次に、第3図および第4図のフローチャートを参照して
このシステムの入出力制御動作を説明する。まず、第3
図に示されているように、CPUIIからルコード分の
ブロックデータが一度に出力され、そのルコード分のブ
ロックデータがI10コントローラ14に記憶される(
ステップAl)。次いで、■10コントローラ14によ
って1個づつブロックデータが取出され、その取出した
ブロックデータに含まれるコマンドの内容にλ 応じた処理が実行される(へキ)。そして、ルコード分
のブロックデータの処理が終了したか否かの判断がなさ
れ(ステップA3)、終了してない場合はステップA2
の処理が繰返し行われる。
このステップA3におけるルコード分のブロックデータ
の処理が終了したか否かの判断は、例えばルコード分の
ブロックデータ全体のデータ長を示すレングス情報をC
PUIIから出力させることによって実行できる。
ステップA2におけるブロックデータの取出しおよびコ
マンド処理の動作は、例えば第4図に示すようなステッ
プ81〜BBの処理工程を含んでいる。すなわち、まず
ステップBlにおいてブロックデータに含まれているレ
ングス情報がチエツクされ、そのブロックデータがコマ
ンド以外のデータを含んでいるか否かが判断される(ス
テップB2)。コマンド以外のデータを含んでない場合
はステップB3でコマンド処理がなされた後、第3図の
ステップ八3の処理が行われる。また、コマンド以外の
データを含んでいる場合はステップ84〜B6の処理が
行われる。すなわち、まず、ステップB4でコマンド処
理がなされ、次いでステップB5でデータの転送処理が
行なわれる。そして、ステップB6において1ブロツク
デ一タ分のデータ転送が終了したか否かが判断され、終
了してない場合はステップB5のデータ転送処理が繰返
し行われ、終了した場合は第3図のステップA3の処理
が行われる。
このような一連の処理によりルコード分のブロックデー
タに対応する人出力制御の処理が終了すると、I10コ
ントローラ14はCPUIIに対して処理の終了通知を
行なう。したがって、このシステムにおいては、I10
コントローラ14の起動、およびそのI10コントロー
ラからの処理の終了通知に対する処理は、各コマンド毎
ではなく、レコード単位で行なうだけで済む。このため
、CP U Itの入出力制御に対する処理の負担を軽
減することが可能になり、CPUによるデータ処理の効
率を向上させることが可能になる。
[発明の効果] 以上のように、この発明によれば1回の起動で複数のコ
マンドに応じた入出力制御が実行できるようになり、C
PUによる入出力制御に対する処理の負担を軽減できる
。したがって、その分CPUのデータ処理効率を高める
ことが可能になる。
【図面の簡単な説明】
第1図はこの発明の一実施例に係る人出力制御方式を実
現するためのシステム構成を示すブロック図、第2図は
第1図に示したシステムで使用されるブロックデータの
データフォーマットを説明するための図、第3図および
第4図はそれぞれ第1図に示したシステムの入出力制御
動作を説明するフローチャートである。 11・・・CPU、12・・・内部バス、13・・・メ
インメモリ、14・・・I10コントローラ、15・・
・入出力装置。 出願人代理人 弁理士 鈴江武彦 第 図 第 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. データ長を示すレングス情報とコマンドとを含むブロッ
    クデータを複数個一度に出力するCPUと、このCPU
    から一度に出力された複数のブロックデータを記憶し、
    各ブロックデータに含まれるレングス情報に基づいてそ
    の複数のブロックデータからブロックデータを1個づつ
    取出してそのブロックデータに含まれるコマンドの内容
    に応じた入出力制御を順次実行する入出力制御装置とを
    具備することを特徴とする入出力制御方式。
JP27203488A 1988-10-28 1988-10-28 入出力制御方式 Pending JPH02118748A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27203488A JPH02118748A (ja) 1988-10-28 1988-10-28 入出力制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27203488A JPH02118748A (ja) 1988-10-28 1988-10-28 入出力制御方式

Publications (1)

Publication Number Publication Date
JPH02118748A true JPH02118748A (ja) 1990-05-07

Family

ID=17508204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27203488A Pending JPH02118748A (ja) 1988-10-28 1988-10-28 入出力制御方式

Country Status (1)

Country Link
JP (1) JPH02118748A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05128043A (ja) * 1991-11-08 1993-05-25 Sanyo Electric Co Ltd データ転送制御方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05128043A (ja) * 1991-11-08 1993-05-25 Sanyo Electric Co Ltd データ転送制御方式

Similar Documents

Publication Publication Date Title
JPH02118748A (ja) 入出力制御方式
JPH01246602A (ja) プログラマブルコントローラ用特殊機能ユニット
EP0166391A2 (en) Sequence controller
JPH07248918A (ja) マイクロプロセッサ
JPH082727Y2 (ja) プログラマブルシ−ケンサ
JPH0612253A (ja) マイクロコンピュータ
KR930005706B1 (ko) 피엘씨의 하드웨어명령어 고속처리방법
JP2773672B2 (ja) 入力チェック方式
JPH02280228A (ja) 入力データ変喚方式
JPH0751610Y2 (ja) オーバーライド機能を備えたプログラマブルコントローラ
JPH06100949B2 (ja) 電算機システムの電源投入制御方式
JPS6177948A (ja) デ−タ処理装置
JPH06110693A (ja) ファジー制御装置
JPS6232745A (ja) 回線処理システム
JPH02144749A (ja) データ処理装置
JPH0664541B2 (ja) コマンド処理装置
JPH0564372B2 (ja)
JPS62241054A (ja) デ−タ処理装置の初期起動方式
JPH0895895A (ja) 情報処理装置におけるシリアルポートi/o機器の制御装置
JPS62184529A (ja) デ−タ圧縮伸張装置
JPS63276162A (ja) マルチプロセッサシステムのプロセッサ起動方式
JPH11154005A (ja) プログラマブルコントローラにおける出力状態設定方法およびプログラマブルコントローラ
JPS63268026A (ja) デイスプレイ装置
JPH0740206B2 (ja) I/oデータ転送を高速化したプログラマブルシーケンスコントローラ
JPH03232030A (ja) 計算装置