JPH0638248B2 - コンピュータの中央処理装置と該コンピュータの種々の周辺装置との間の多機能結合器及び該結合器の使用方法 - Google Patents

コンピュータの中央処理装置と該コンピュータの種々の周辺装置との間の多機能結合器及び該結合器の使用方法

Info

Publication number
JPH0638248B2
JPH0638248B2 JP2101525A JP10152590A JPH0638248B2 JP H0638248 B2 JPH0638248 B2 JP H0638248B2 JP 2101525 A JP2101525 A JP 2101525A JP 10152590 A JP10152590 A JP 10152590A JP H0638248 B2 JPH0638248 B2 JP H0638248B2
Authority
JP
Japan
Prior art keywords
card
memory
application
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2101525A
Other languages
English (en)
Other versions
JPH039452A (ja
Inventor
レミ・ル・ガロ
Original Assignee
ブル・エス・アー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ブル・エス・アー filed Critical ブル・エス・アー
Publication of JPH039452A publication Critical patent/JPH039452A/ja
Publication of JPH0638248B2 publication Critical patent/JPH0638248B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/4401—Bootstrapping
    • G06F9/4411—Configuring for operating with peripheral devices; Loading of device drivers
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Multi Processors (AREA)
  • Stored Programmes (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明はコンピュータの中央処理装置とコンピュータの
種々の周辺装置との間の多機能結合器に係る。より詳細
には本発明は、所望の適用業務の種類にかかわりなく、
各周辺装置と中央処理装置との間の情報転送を編成する
ために開発されたものである。
情報処理システムでは一般に、記憶手段、実行手段及び
外部環境との交換手段によって実行可能な処理をユーザ
ーが規定することができる。従って、種々の装置、例え
ば大型コンピュータ、小型コンピュータまたは個人用コ
ンピュータ、等を情報処理システムの支援装置として使
用することが可能である。
情報処理システムの種類にかかわりなく、すべての情報
処理システムには種々の形態の共通基本機能が存在す
る。これらの基本機能は、情報処理システムの種々の構
造エレメント、ハードウェア及びソフトウェアによって
実行される。判り易いように、情報処理システムが、中
央処理装置(CPU)と種々の周辺装置とから成る従来のコ
ンピュータの場合を想定する。周辺装置の例は、ディス
クメモリまたは磁気テープ装置のごとき種々の磁気装
置、または外部とのデータ交換を行なう所謂入出力周辺
装置（プリンタ及び種々の端末装置、例えばミニテル
等）である。
中央処理装置は、セントラルプロセッサと、該プロセッ
サに接続された主メモリと、メモリと種々の周辺装置と
の間のデータ交換の制御を確保する入出力プロセッサと
から形成されている。
中央処理装置と周辺装置との間のデータの物理的転送
は、一方で中央処理装置の出力バスに接続され他方で使
用予定の周辺装置に接続された結合器を介して行なわれ
る。
コンピュータに行なわせることができる情報処理またそ
の他の仕事は極めて広範囲であり、例えば、給与明細書
の作成、電話帳の番号調べ、航空機または鉄道の座席予
約、等がある。実行させる処理の種類毎または実行させ
る仕事毎に適用業務が規定される。コンピュータによっ
てこの適用業務を行なわせるために適用業務プログラム
が使用される。この適用業務プログラムは、該プログラ
ムを規定する命令群の実行に必要な回路を内蔵するコン
ピュータの中央処理装置の中央プロセッサ内で使用され
る。これらの命令及び該命令の処理データは、一般に主
メモリに格納されている。プログラムの命令の各々はプ
ロセッサによって処理される。
適用業務が何を意味するかをより十分に理解するため
に、航空機の座席の自動予約の場合を例にして以下に説
明する。旅行予定者が売り場の窓口を呼び出すと、旅行
会社または旅行代理店の社員がコンピュータに接続され
たキーボード／スクリーン端末装置を使用し、コンピュ
ータに所定のフライトの座席予約を申し込む。空席有り
の回答がコンピュータから端末装置のスクリーンに表示
されると、社員が座席を予約する。種々の航空会社のフ
ライト表、及び、所定の会社の所与のフライトの空席リ
スト及び予約席リストは一般に、例えばディスクメモリ
から成るコンピュータの補助メモリ内に種々の特性値と
共に配列されている。旅行者のためにコンピュータ内で
リストの参照及び表示を物理的に行なうプログラムはユ
ーザープログラムまたは適用業務プログラムと呼ばれ
る。フライト表または座席リストの特性値を記憶したコ
ンピュータ内部のメモリゾーンをファイルと呼ぶ。
同一端末装置を使用して種々の適用業務を実行できるこ
と、例えば、電話帳の番号調べ、劇場の座席調べ、デー
タバンクの検索、等を実行できることは明らかであろ
う。または、異なる適用業務毎に異なる端末装置を対応
させてもよい。また、航空機の座席予約または電話帳の
加入者番号調べはいわば管理業務であるが、生産プロセ
スの自動制御といった科学的または工業的な適用業務も
可能である。
コンピュータの種々の端末装置と中央処理装置との間に
は、各端末装置と中央処理装置との間の情報伝送を確保
するために１つまたは複数の結合器が配備されている。
この伝送中に、情報及び伝送される種々の情報フレーム
のフォーマットの整合性(coherence)を検査し得る。即
ち、これらのフレームのフォーマットが、各端末装置に
特定された使用伝送モードと整合性であるか否かを検査
できる。情報フレームとは、端末装置によって送出され
る情報の基本ブロックであり、開始及び終了メッセー
ジ、クロックを誘導する同期信号、送信端末装置のアド
レス、データの長さ、有効データ、等を含むように編成
されている。従って結合器は、各情報フレームが適正な
フォーマットで確かに伝送されたか否かを検査する必要
があり、このフォーマットは、ステーションと中央処理
装置との間の対話を管理する伝送プロトコルに一致して
いなければならない。このプロトコルは各ステーション
毎に、該ステーションに対するアクセス規則を規定す
る。更に、結合器は、ステーションと中央処理装置との
間の伝送プロセス中に振幅が減衰した信号を再生し情報
をエラーなく伝送する機能を果たす。
従来技術 例えば、BULL S.A.社のコンピュータDPS6では主として
２種類の結合器が使用されている。
第１種の結合器CO1を第２図に示す。
この結合器CO1はペアレントカードCM1とチャイルドカー
ドCF1とを含む。
ペアレントカードは情報ビットをパラレル伝送するバス
BUS1を介してコンピュータORDの中央処理装置CPUに物理
的に接続されている。
中央処理装置CPUは適用業務プログラムを含み、（図を
簡単にするために第２図では示していない）結合された
周辺装置OPERがこの適用業務プログラムを使用する。
第２図はまた、中央処理装置CPUの中央メモリに格納さ
れた適用業務プログラムと結合器CO1とのインタフェー
スDR1を示す。このインタフェースは実際には、ドライ
バなる用語で知られたソフトウェアモジュールであり、
コンピュータDPS6に関する技術解説書に説明されてい
る。
ペアレントカードCM1はまたパラレルバスBUS1を介してC
O1と同じ構造の別の結合器即ち結合器COi,COi+1,等に物
理的に接続されている。
ペアレントカードCM1は物理的インタフェースI1を含
み、チャイルドカードCF1は物理的インタフェースI2を
含む。これらのインタフェースは、カードCM1とカードC
F1との間で転送される信号の物理的連続性を確保する。
また、チャイルドカードCF1は物理的インタフェースI3
を含み、このインタフェースは、パラレルバスLB1を介
してチャイルドカードCF1と周辺装置OPERとの間で転送
される信号の物理的連続性を確保する。このパラレルバ
スLB1は、例えば8ビットパラレル転送バスである。イン
タフェースI1,I2は、ペアレントカードの導線とチャイ
ルドカードの導線との物理的接続を確保する簡単なコネ
クタである。
インタフェースI3は、通常帯域10MHzを有する例えばHP2
602型の光電結合器から成る。この光電結合器は、信号
を電気的に適応させ、コンピュータと周辺装置OPERとを
構成する種々の素子間を電気絶縁させる。
ペアレントカードCM1は非インテリジェントカードであ
り、商品名GPI(General Purpose Interface)としてコン
ピュータDPS6と共に販売されている。このカードは主と
して、直接メモリアクセス(DMA)のシーケンサSEQを含
み、この直接アクセス手順は当業者によく知られてお
り、また、コンピュータDPS6の使用技術解説書にも説明
されている。
チャイルドカードCF1は、例えばMOTOROLA社の68010型の
マイクロプロセッサMP1を含む。
この装置では、情報ビットを示す種々の信号を変化させ
ることなく周辺装置OPERから中央処理装置CPUに向かっ
てまたはその逆の方向に整合的な情報転送を確保し得る
一連のマイクロ命令を含むマイクロソフトウェアが、マ
イクロプロセッサMP1に内蔵されている。以後の記載で
はこのマイクロソフトウェアを適用業務マイクロソフト
ウェアと呼ぶ。更に、中央処理装置CPUと周辺装置OPER
との間で情報交換の割込みを行なう場合には（このよう
な割込みの理由として例えば、中央処理装置が複数の周
辺装置と協力して複数の適用業務プログラムを同時処理
するときには、処理中の適用業務プログラムを任意の時
点に中断して別の適用業務プログラムを処理できるよう
にする必要がある）、中央処理装置のソフトウェアがこ
れらの割込みを管理する。
この第１種の結合器では、新しい適用業務毎にチャイル
ドカードCF1を交換しまた中央処理装置に内蔵されるソ
フトウェアも交換する必要がある。この装置は柔軟性に
欠け、また比較的複雑である。
次に、第２種の結合器即ち第３図の結合器CO2について
考察する。この種の結合器は前記のコンピュータDPS6用
に商品名MDC(Multi Device Controller)として市販され
ている。
第３図はまた、第２図の中央処理装置と同様の中央処理
装置CPUと、ペアレントカードCM2及びチャイルドカード
CF2から成る結合器CO2とを示す。
ペアレントカードCM2はバスBUS1と同様のパラレルバスB
US2を介して中央処理装置CPUに物理的に接続されてい
る。この中央処理装置CPUはバスBUS2を介して、結合器C
O2に等しい構造の別の結合器COj,COj+1,...etcに接続さ
れている。
ペアレントカードCM2は第２図のペアレントカードCM1の
インタフェースI1と同様の物理的インタフェースI4を含
み、チャイルドカードCF2は第２図のチャイルドカードC
F1のインタフェースI2,I3と同様の２つのインタフェー
スI5,I6を含む。インタフェースI4,I5,I6の機能は第２
図のインタフェースI1,I2,I3の機能と同様である。
チャイルドカードCF2はバスLB1と同様のパラレルバスLB
2を介して周辺装置OPERに接続されている。
チャイルドカードCF2は非インテリジェントカードであ
り、物理的接続回路と例えば前出のHP2602HCLタイプの
インタフェースツールとだけを含む。ペアレントカード
CM2は、マイクロプロセッサMP2とPROMタイプのリードオ
ンリーメモリ（本文中では以後ROMメモリと記載）PROM2
とを含み、マイクロプロセッサMP2及びROMメモリPROM2
は、それ自体がバスBUS2に接続されたマイクロプロセッ
サMP2の内部バスB1に接続されている。
所与の適用業務の場合には、周辺装置OPERと中央処理装
置CPUとの間で情報を転送し得る適用業務マイクロソフ
トウェア全体が、ペアレントカード内のROMメモリPROM2
の内部に維持される。このマイクロソフトウェアはマイ
クロプロセッサMP2によって使用される。
この第２種の結合器の欠点は、適用業務に関するマイク
ロソフトウェアが消去不能なPROMメモリに内蔵されてい
るので、新しい適用業務毎に、新しいバージョンのペア
レントカードを作成しなければならないことである。更
に、マイクロソフトウェアは比較的アクセス時間のかか
る（150〜200ナノ秒）PROM型メモリに内蔵されて使用さ
れる。PROMメモリのアクセス時間が比較的長いのでマイ
クロプロセッサMP2が遅くなる（マイクロプロセッサの
アクセス時間は100ナノ秒のオーダである）。その結果
として、マイクロプロセッサの有効パワーがそれだけ減
少する。
結論として、上記の２種類の既存の結合器は主として以
下の欠点を有する。
マイクロソフトウェアがPROMメモリに内蔵されて使用さ
れるのでペアレントカードの有効パワーが小さい。
特定の新しい適用業務毎に複数ペアレントカードの交換
またはペアレントカード／チャイルドカードアセンブリ
交換の必要が生じる。
発明が解決すべき課題 本発明では、上記の欠点を解消するために、ハードウェ
ア及びソフトウェアの双方の面でペアレントカードを適
用業務から分離し、ソフト及びハードの所与の適用業務
に特定されたマイクロソフトウェア部分をチャイルドカ
ードに内蔵されたEPROM型メモリに記憶させる。適用業
務を実行する際には、チャイルドカードに内蔵されたマ
イクロソフトウェアを、ペアレントカードに内蔵された
SRAM型のRAMメモリに転送する。このSRAM型メモリ内で
はマイクロソフトウェア全体がマイクロプロセッサの最
高速度で使用される。従って、本発明装置によれば、マ
イクロソフトウェアの所与の適用業務に特定される部分
だけを開発すればよい。従って、すべての適用業務に共
通の１つの汎用ペアレントカードを製造し、適用業務毎
にチャイルドカードだけを交換する。
問題を解決する手段 本発明によれば、中央処理装置と該中央処理装置に格納
された少なくとも１つの適用業務プログラムを使用する
周辺装置との間の情報転送を制御する少なくとも１つの
適用業務マイクロソフトウェアを含み、少なくとも１つ
のチャイルドカードに結合したペアレントカードを含
み、前記ペアレントカードが、中央処理装置の出力バス
に接続される第１インタフェースと、チャイルドカード
に接続される第２インタフェースと、該第１及び第２の
インタフェースに接続されており該ペアレントカード上
に配置された指令制御用マイクロプロセッサとを含み、
前記チャイルドカードが、周辺装置に接続されるインタ
フェースとペアレントカードに接続されるインタフェー
スとを含むコンピュータの中央処理装置の種々の周辺装
置との間の多機能結合器であって、 前記ペアレントカードが、マイクロプロセッサの出力バ
スに接続されたＲＡＭメモリと第１ＲＯＭメモリとを有
し、前記チャイルドカードが第２ＲＯＭメモリを有し、
適用業務マイクロソフトウェアが、ペアレントカードの
第１ＲＯＭメモリに格納され全部の適用業務マイクロソ
フトウェアに共通の第１部分と、チャイルドカードの第
２ＲＯＭメモリに格納されチャイルドカードに結合され
た周辺装置によって使用される適用業務に特定された第
２部分とを含み、前記第２部分はペアレントカードのＲ
ＡＭメモリに転送された後で始めて実行可能になること
を特徴とする多機能結合器が提供される。
本発明によれば更に、中央処理装置と該中央処理装置に
格納された少なくとも１つの適用業務プログラムを使用
する周辺装置との間の情報転送を制御する少なくとも１
つの適用業務マイクロソフトウェアを含み、少なくとも
１つのチャイルドカードに結合したペアレントカードを
含み、前記ペアレントカードが、中央処理装置の出力バ
スに接続される第１インタフェースと、チャイルドカー
ドに接続される第２インタフェースと、該第１及び第２
のインタフェースに接続されており該ペアレントカード
に配置された指令制御用マイクロプロセッサとを含み、
前記チャイルドカードが、周辺装置に接続されるインタ
フェースとペアレントカードに接続されるインタフェー
スとを含み、 前記ペアレントカードが、更にマイクロプロセッサの出
力バスに接続されたＲＡＭメモリと第１ＲＯＭメモリと
を有し、前記チャイルドカードが第２ＲＯＭメモリを有
し、適用業務マイクロソフトウェアがペアレントカード
の第１ＲＯＭメモリに夫々格納されたコア部分及び全部
の適用業務マイクロソフトウェアに共通の第１部分と、
チャイルドカードの第２ＲＯＭメモリに格納されチャイ
ルドカードに結合された周辺装置によって使用される適
用業務に特定された第２部分とを含む、中央処理装置と
種々の周辺装置との間の多機能結合器の使用方法であっ
て、順次に、 (A)適用業務マイクロソフトウェアのコアをＲＡＭメモ
リにロードし、次にコアの制御下に前記マイクロソフト
ウェアの第１部分を同じＲＡＭメモリにロードする初期
化段階と、 (B)一連の第２部分ローディング段階とを含み、前記段
階(B)が、異なる６つの連続段階、即ち、 (P1)適用業務マイクロソフトウェアの第２部分を受容す
る受入れ構造（ＲＡＭメモリ）を準備する段階と、 (P2)チャイルドカードの有無及び良好な動作を試験する
段階と、 (P3)第２ＲＯＭメモリの内容及び該メモリに含まれた変
換パラメータを検査する段階と、 (P4)第２ＲＯＭメモリの内容をＲＡＭメモリに転送する
段階と、 (P5)ブランチアドレスと変数アドレスとをＲＡＭメモリ
のローディングアドレスに適応させる段階と、 (P6)コンピュータの中央処理装置によって選択された時
点に適用業務マイクロソフトウェアを実行する段階とを
含むことを特徴とする多機能結合器の使用方法が提供さ
れる。
添付図面に示す非限定実施例に基づく以下の記載により
本発明の特徴及び利点がより十分に理解されよう。
好ましい実施例 本発明の結合器COIを示す第１図に基づいて説明する。
この結合器は、１つのペアレントカードCMI1と該ペアレ
ントカードに結合される複数のチャイルドカードとを含
む。図を簡単にするために第１図では２つのチャイルド
カードCFI1及びCFI2だけを示す。
ペアレントカードCMI1は、第２図及び第３図に示すバス
BUS1及びBUS2と同様のメガバスBUSIを介して中央処理装
置CPU（第１図を簡単にするために図示しない）に接続
されている。
ペアレントカードCMI1はマイクロプロセッサMIPIとSRAM
型のRAMメモリMVIとEPROM型の再プログラム可能ROMメモ
リ即ちMPMIとを含む。更に、ペアレントカードCMI1はチ
ャイルドカードCFI1,CFI2との結合を夫々確保する２つ
のインタフェースINI1,INI2を含む。インタフェースINI
1,INI2は第２図及び第３図に示したインタフェースI1,I
4と同様である。
マイクロプロセッサMIPIとRAMメモリMVIとプログラム可
能ROMメモリMPMIとは、マイクロプロセッサMIPIの同じ
内部バス即ちBUSMIに接続されている。このバス自体は
一方でメガバスBUSIに接続され他方で２つのインタフェ
ースINI1,INI2に接続されている。
マイクロプロセッサMIPIは例えば、スコットランド、グ
ラスゴーのColvilles Road,Kelvin Estate-East Kilbri
de所在のMOTOROLA SEMI-CONDUCTORS社の68020型のマイ
クロプロセッサである。このマイクロプロセッサは製造
元の技術解説書に説明されている。かかるプロセッサは
16.6MHzのクロックによってタイミング制御される。
マイクロプロセッサMIPIの内部バスBUSMIは32ビットパ
ラレルバスであり、メガバスBUSI及びチャイルドカード
CFI1,CFI2との間の情報転送は直接メモリアクセス(DMA)
モードで行なわれる。
SRAM型のRAMメモリMVIは256キロバイトの記憶容量を有
し、32ビット64キロワードに編成されている。
EPROM型のROMメモリMPMIは、PMMで示されるペアレント
カードに固有のマイクロソフトウェアと、モニター調整
プログラムPMOと、マイクロソフトウェアの中心コアNY
とを含む。その機能に関しては後述する。
２つのチャイルドカードCFI1,CFI2は同じ構造を有す
る。チャイルドカードCFI1は、適用業務回路API1とEPRO
M型の再プログラム可能ROMメモリMPFI1とを有し、チャ
イルドカードCFI2は回路API1と同じ適用業務回路API2と
MPFI1と同じ再プログラム可能ROMメモリMPFI2とを有す
る。
更に、チャイルドカードCFI1は、ペアレントカードCMI1
との接続用インタフェースINI3及び周辺装置側のインタ
フェースINI5を含み、チャイルドカードCFI2は、ペアレ
ントカードCMI1との接続用インタフェースINI4及び適用
業務A2を含む周辺装置のインタフェースINI6を含む。チ
ャイルドカードCFI1は例えば、バスLB1またはLB2と同様
の8ビットパラレルバスLB3（カードCFI2の場合はバスLB
4）によって周辺装置に接続されている。しかしなが
ら、このリンクはパラレル型でなくてもよく、例えばシ
リアルリンクでもよいことは明らかであろう。
一方でインタフェースINI3,INI5、他方でインタフェー
スINI4,INI6は、例えば第２図及び第３図に夫々示すイ
ンタフェースI2,I3及びI5,I6と同じである。
ROMメモリMPFI1,MPFI2の各々は、周辺装置OPER1またはO
PER2に含まれる適用業務A1またはA2に特定のマイクロソ
フトウェアを含む。このマイクロソフトウェアは、メモ
リMPFI1,MPFI2に維持されている間は実行可能でない。
従って、マイクロソフトウェアの各々を記憶する物理的
構造を問題にする必要は全くない。8ビット、16ビット
または32ビットの支持体にマイクロソフトウェアを記憶
させることが可能であるため、チャイルドカードの柔軟
性が極めて向上する。EPROM型のROMメモリMPFI1,MPFI2
に維持されたこれらのプログラムは、ペアレントカード
CMI1のSRAM型のRAMメモリMVIにロードされることによっ
て実行可能になる。チャイルドカードのROMメモリに内
蔵されていたマイクロソフトウェアのローディングはマ
イクロソフトウェアのコアNYの制御下に行なわれる。マ
イクロソフトウェアを構成する一連のマイクロ命令は、
チャイルドカードCFI1,CFI2,etc...の種々のROMメモリM
PFI1,MPFI2,etc...内の同じ物理的アドレスにロードさ
れる。従って、これらのマイクロソフトウェアがチャイ
ルドカードに維持されているときにはその識別はできな
い。この理由から、チャイルドカードの内部ではマイク
ロソフトウェアを実行できない。これらのマイクロソフ
トウェアがメモリMVIの内部にロードされるとシステム
のコアNYがこれらのマイクロソフトウェアを識別する。
コアNYはチャイルドカードに格納されていたマイクロソ
フトウェアのマイクロ命令を、該マイクロ命令がロード
されていたチャイルドカード(CFI1またはCFI2)中のアド
レスとは異なるRAMメモリMVIの物理的アドレスにロード
する。従って、例えば、カードCFI1のマイクロソフトウ
ェアのマイクロ命令がMPFI1内でアドレス1〜100にロー
ドされているとき、コアNYはこれらのマイクロ命令を例
えばRAMメモリMVIのアドレス1000〜1100にロードする。
更に、カードCFI2のマイクロソフトウェアのマイクロ命
令はNYによってMVIのアドレス1000〜1100以外のアドレ
スにロードされる。CFI1及びCFI2以外のチャイルドカー
ドに格納されていたマイクロソフトウェアのマイクロ命
令に関しても同様のローディングが行なわれる。従っ
て、チャイルドカードに格納されたマイクロソフトウェ
アの各々は、システムのコアによって実行される特定の
タスクを構成し、このマイクロソフトウェアがRAMメモ
リMVIにロードされたときに始めて実行可能になる。
結論として、中央処理装置CPUの中央メモリに格納され
た適用業務プログラムを実行するために中央処理装置CP
Uと周辺装置OPER1またはOPER2との間の情報の転送を編
成する適用業務マイクロソフトウェアPMASは第４図に示
すように構成されている。
即ちこのマイクロソフトウェアPMASは、中心コアNYと複
数のマイクロソフトウェアモジュールとから構成されて
いる。これらの種々のマイクロソフトウェアモジュール
は、チャイルドカードCFI1,CFI2のROMメモリMPFI1,MPFI
2に格納されているマイクロソフトウェアPMFI,PMF2、及
び、ペアレントカードCMI1のROMメモリMPMIに格納され
ているマイクロソフトウェアPMM、及び、同じくペアレ
ントカードに格納されているモニタPMOから成る（第５
図参照）。
従って、コアNYは種々のモジュールPMF1,PMF2,PMO,PMM
を管理し、これらのマイクロソフトウェアに対応する種
々のタスクを編成するマイクロソフトウェアPMASの中央
部である。タスクとは、所定のマイクロソフトウェアの
実行に対応する処理を意味する。
RAMメモリMVIにロードされたマイクロソフトウェアPMAS
が、マイクロプログラムを定義するマイクロ命令群の実
行に必要な回路を内蔵するマイクロプロセッサMIPIで使
用されることは明らかである。本発明の好ましい実施態
様では、このマイクロプログラムはＣ言語で書かれてい
る。
上記を要約すると、コアNY及びモジュールPMO,PMMがペ
アレントカードCMI1のROMメモリMPMIに書き込まれ、モ
ジュールPMF1,PMF2がROMメモリMPFI1,MPFI2に書き込ま
れる。
マイクロソフトウェアモジュールPMF1の機能（マイクロ
ソフトウェアPMF2の機能も明らかに同じ）は、適用業務
回路API1を介して周辺装置OPER1からペアレントカード
に向かう情報の伝送を編成することである（従って、バ
スLB3が8ビットパラレルバスのとき、回路API1は8ビッ
トリンクをバスBUSMI用の32ビットリンクに変換し、ま
たその逆の変換を行なう。この変換は公知のごとく、マ
ルチプレクサ装置に結合したレジスタアセンブリによっ
て行なわれる）。次に、パリティエラーの有無を観察す
ることによって情報の整合性を検査し、伝送されたフレ
ームのフォーマットを検査し、該フレームが周辺装置OP
ER1に固有の伝送モード即ち伝送プロトコルに整合する
か否かを検査する。
ペアレントカードCMI1のマイクロソフトウェアモジュー
ルPMMは、伝送されたフレーム及びフォーマットと使用
プロトコルとの間の整合性を検査する機能はない。これ
はマイクロソフトウェアモジュールPMF1の専用機能であ
る。逆に、このモジュールは、整合性及びフォーマット
の検査が終了したシャイルドカードの情報を中央処理装
置CPUに伝送する機能を果たす。
マイクロソフトウェアモジュールPMF1,PMF2等が周辺装
置の種類に従って異なり、また同じ周辺装置に対しても
該周辺装置に含まれる適用業務に従って異なることは明
らかである。
従って、ペアレントカードCMIの機能は、一方では中央
処理装置CPUに情報を伝送することであり、他方ではRAM
メモリMVIにチャイルドカードのソフトウェアモジュー
ルをロードし、次にコアNYの監視下に該ソフトウェアモ
ジュールを実行することにある。
中央処理装置CPUに格納され周辺装置OPER1を介して使用
される適用業務プログラムを実行する場合には、第６図
に示すフローチャートに基づいて以下のごとく処理す
る。第６図はマイクロソフトウェアPMASをRAMメモリMVI
にロードする諸段階を示す。
このローディングは、初期化段階と、PMF1,PMF2,...etc
のごときマイクロソフトウェアモジュールをロードし得
る一連の６つの順次段階とを含む。
（Ａ）初期化 まずマイクロプロセッサMIPIによってペアレントカード
を初期化し、次にペアレントカードの種々の構成素子の
良好な動作を通常通りに試験した後で、RAMメモリMVIに
システムのコアNYをロードし、次いでこのコアを起動す
る。コアは、ペアレントカードCMI1のROMメモリMPMIに
格納されたモジュールPMMの検索を開始し、このモジュ
ールをメモリMVIに転送する。好ましくはコアが更に、
モニタPMOを検索しこれをメモリMVIに転送する。
モニタは、ディスプレイ用、マイクロプロセッサのSRAM
メモリ及びレジスタの修正用、選択アドレスにおけるプ
ログラムの実行の中止及び再開用、等に役立つ別のプロ
グラムに適応するための補助マイクロソフトウェアであ
る。実際、マイクロソフトウェアPMASの実行中にはモニ
タプログラムの割込みは生じない。従ってモニタは、適
用業務に含まれる仕事を編成する機能を果たすのではな
く、プログラムPMASの種々のタスク即ちNY,PMM及びPMF1
の実行を監視する機能だけを果たす。
（Ｂ）RAMメモリMVI内へのマイクロソフトウェアPMF1の
ローディング このローディングは以下の６つの順次段階を含む。
段階P1:この段階では、マイクロソフトウェアPMF1を受
容する受け入れ構造を準備する。即ちこの段階では主と
して、マイクロソフトウェアPMF1を受容するRAMメモリM
VIのゾーンを準備する。マイクロソフトウェアPMF1を受
容すべき該メモリの記憶場所が零にリセットされ、該プ
ログラムに割当てられたアドレスが指示される。
段階P2:この段階では、チャイルドカードCFI1の存在及
び良好な動作を試験する。この試験によって、チャイル
ドカードCFI1がペアレントカードに物理的に接続されて
いること、及び、チャイルドカードが正確に動作するこ
とを確認する。このための特殊ビットがインタフェース
INI1の処に存在し、この特殊ビットの値によって、チャ
イルドカードが正確に動作しているか否かが確認され
る。また、周辺装置OPER1が実際に接続されており従っ
て特定の適用業務の実行が可能であることを指示するた
めの別の信号を存在させてもよい。これらのビットはマ
イクロプロセッサMIPIに送出され該マイクロプロセッサ
によって解釈される。その値が正しいときは次の段階P3
に移行する。逆にこの値が誤りのときはチャイルドカー
ドCFI2のマイクロソフトウェアのローディングに直接移
行する。
段階P3:この段階では、チャイルドカードCFI1のメモリM
PFI1の内容を検査する。この検査では、チャイルドカー
ドCFI1に格納されているマイクロソフトウェアのマイク
ロ命令が書き込まれた記憶ゾーンの最初の数ビットを分
析する。これらの最初の数ビットは例えば、実行すべき
適用業務プログラムの種類を識別させるマイクロソフト
ウェアPMF1のモジュールの名称、マイクロソフトウェア
の書込み日、最終更新日、モジュールPMF1の大きさ、該
モジュールの変換パラメータの数を示す。更に、これら
のビットの有無を確実に検査したほうがよい。変換パラ
メータ（再配置パラメータ）は、命令に含まれているデ
ィジタルアドレスを修正しながら、チャイルドカードに
格納されているマイクロソフトウェアをRAMメモリMVIに
ブロック形態で移すためのパラメータである。即ち、チ
ャイルドカードCFI1のマイクロソフトウェアに格納さて
いる種々のマイクロ命令が例えばアドレス1,2,3,...,j
等に書き込まれているとき、これらの同じマイクロ命令
はアドレスj+kを有するRAMメモリMVIの記憶ゾーンに格
納される。従って変換パラメータは名称とアドレスとを
示すラベルから成り、名称はマイクロ命令の名称を示
し、アドレスはチャイルドカードCFI1のメモリMPFI1中
の該マイクロ命令を格納したアドレスjを示す。これら
の変換パラメータは、メモリMPFI1のアドレスjの値をRA
MメモリMVIのアドレス値j+kに変更させる。加算すべきk
の値はコアNYに格納されたマイクロ命令によって指示さ
れる。
要するに、メモリMPFI1の内容の検査では、プログラムP
MF1が書き込まれた記憶ゾーンの始点で、メモリMPFI1が
書込み済であることを示す一連のビットを読み取る。こ
の検査で正の回答が得られると、次の段階P4に移行す
る。誤の回答が得られるとカードCFI2のマイクロソフト
ウェアのローディングに直接移行する。
段階P4:この段階では、マイクロソフトウェアPMF1をRAM
メモリMVIの段階P1で準備されたアドレスに転送する。
次に段階P5に移行する。
段階P5:この段階では、チャイルドカードのマイクロソ
フトウェアのブランチアドレスと該マイクロソフトウェ
アに格納された変数のアドレスとをRAMメモリMVIの新し
いローディングアドレスに適応させる。この処理では、
マイクロプロセッサMIPIが変換パラメータを読取り、各
パラメータ毎に指示されたアドレスjに量kを加算する。
この量kは、対応するマイクロ命令を記憶すべきRAMメモ
リMVIの新しいアドレスj+kを得るためにアドレスjに加
算される値である。従って処理P5では、ペアレントカー
ドCMI1のRAMメモリMVIにROMメモリMPFI1から転送された
マイクロソフトウェアがRAMメモリMVI内で実行可能にな
る。処理P5が終了すると次の処理P6に移行する。
段階P6:マイクロソフトウェアPMASの実行準備が整う。
この実行は、コンピュータの中央処理装置CPUが周辺装
置OPER1によって使用される適用業務プログラムを実行
する準備ができたときに該中央処理装置が選択した時点
で行なわれる。マイクロソフトウェアが実行されると、
次にチャイルドカードCFI2またはその他の任意のチャイ
ルドカードのマイクロソフトウェアPMF2をRAMメモリMVI
にロードする処理に移行する。
【図面の簡単な説明】
第１図は本発明の結合器の構造を示す説明図、第２図は
第１種の従来技術の結合器の構造を示す説明図、第３図
は第２種の従来技術の結合器の構造を示す説明図、第４
図は特定適用業務に関するマイクロソフトウェアを構成
する種々のアセンブリの説明図、第５図は特にチャイル
ドカードに内蔵されたマイクロソフトウェア部分をペア
レントカードに転送する手順を示す本発明の結合器の動
作の説明図、第６図は各適用業務に関するマイクロソフ
トウェア全体を実行以前にペアレントカードにロードす
る手順を示すフローチャートである。 CPU……中央処理装置、OPER1,OPER2……周辺装置、PMAS
……適用業務マイクロソフトウェア、CMI1……ペアレン
トカード、CFI1,CFI2……チャイルドカード、BUSI,BUSM
I……出力バス、INT1,INT2,INT3,INT4,INT5,INT6……イ
ンタフェース、MVI……RAMメモリ、MPMI,MPFI1,MPFI2…
…ROMメモリ、API1,API2……適用業務回路。

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】中央処理装置と該中央処理装置に格納され
    た少なくとも１つの適用業務プログラムを使用する周辺
    装置との間の情報転送を制御する少なくとも１つの適用
    業務マイクロソフトウェアを含み、少なくとも１つのチ
    ャイルドカードに結合したペアレントカードを含み、前
    記ペアレントカードが、中央処理装置の出力バスに接続
    される第１インタフェースと、チャイルドカードに接続
    される第２インタフェースと、該第１及び第２のインタ
    フェースに接続されており該ペアレントカード上に配置
    された指令制御用マイクロプロセッサとを含み、前記チ
    ャイルドカードが、周辺装置に接続されるインタフェー
    スとペアレントカードに接続されるインタフェースとを
    含むコンピュータの中央処理装置と種々の周辺装置との
    間の多機能結合器であって、 前記ペアレントカードが、マイクロプロセッサの出力バ
    スに接続されたＲＡＭメモリと第１ＲＯＭメモリとを有
    し、前記チャイルドカードが第２ＲＯＭメモリを有し、
    適用業務マイクロソフトウェアが、ペアレントカードの
    第１ＲＯＭメモリに格納され全部の適用業務マイクロソ
    フトウェアに共通の第１部分と、チャイルドカードの第
    ２ＲＯＭメモリに格納されチャイルドカードに結合され
    た周辺装置によって使用される適用業務に特定された第
    ２部分とを含み、前記第２部分はペアレントカードのＲ
    ＡＭメモリに転送された後で始めて実行可能になること
    を特徴とする多機能結合器。
  2. 【請求項２】第１及び第２のＲＯＭメモリが再プログラ
    ム可能なＥＰＲＯＭ型メモリであることを特徴とする請
    求項１に記載の結合器。
  3. 【請求項３】チャイルドカードが、周辺装置からペアレ
    ントカードへの情報の伝送を確保するためにペアレント
    カードとの接続インタフェースと周辺装置との接続イン
    タフェースとの間に配置された適用業務回路を含むこと
    を特徴とする請求項１または２に記載の結合器。
  4. 【請求項４】適用業務マイクロソフトウェアのコアが、
    第１ＲＯＭメモリに格納されていることを特徴とする請
    求項１から３のいずれか一項に記載の結合器。
  5. 【請求項５】中央処理装置と該中央処理装置に格納され
    た少なくとも１つの適用業務プログラムを使用する周辺
    装置との間の情報転送を制御する少なくとも１つの適用
    業務マイクロソフトウェアを含み、少なくとも１つのチ
    ャイルドカードに結合したペアレントカードを含み、前
    記ペアレントカードが、中央処理装置の出力バスに接続
    される第１インタフェースと、チャイルドカードに接続
    される第２インタフェースと、該第１及び第２のインタ
    フェースに接続されており該ペアレントカードに配置さ
    れた指令制御用マイクロプロセッサとを含み、前記チャ
    イルドカードが、周辺装置に接続されるインタフェース
    とペアレントカードに接続されるインタフェースとを含
    み、 前記ペアレントカードが、更にマイクロプロセッサの出
    力バスに接続されたＲＡＭメモリと第１ＲＯＭメモリと
    を有し、前記チャイルドカードが第２ＲＯＭメモリを有
    し、適用業務マイクロソフトウェアが、ペアレントカー
    ドの第１ＲＯＭメモリに夫々格納されたコア部分及び全
    部の適用業務マイクロソフトウェアに共通の第１部分
    と、チャイルドカードの第２ＲＯＭメモリに格納されチ
    ャイルドカードに結合された周辺装置によって使用され
    る適用業務に特定された第２部分とを含む、中央処理装
    置と種々の周辺装置との間の多機能結合器の使用方法で
    あって、順次に、 （Ａ）適用業務マイクロソフトウェアのコアをＲＡＭメ
    モリにロードし、次にコアの制御下に前記マイクロソフ
    トウェアの第１部分を同じＲＡＭメモリにロードする初
    期化段階と、 （Ｂ）一連の第２部分ローディング段階とを含み、前記
    段階（Ｂ）が、異なる６つの連続段階、即ち、 （Ｐ１）適用業務マイクロソフトウェアの第２部分を受
    容する受入れ構造（ＲＡＭメモリ）を準備する段階と、 （Ｐ２）チャイルドカードの有無及び良好な動作を試験
    する段階と、 （Ｐ３）第２ＲＯＭメモリの内容及び該メモリに含まれ
    た変換パラメータを検査する段階と、 （Ｐ４）第２ＲＯＭメモリの内容をＲＡＭメモリに転送
    する段階と、 （Ｐ５）ブランチアドレスと変数アドレスとをＲＡＭメ
    モリのローディングアドレスに適応させる段階と、 （Ｐ６）コンピュータの中央処理装置によって選択され
    た時点に適用業務マイクロソフトウェアを実行する段階
    とを含むことを特徴とする多機能結合器の使用方法。
  6. 【請求項６】段階（Ｐ１）では、適用業務マイクロソフ
    トウェアの第２部分を受容するＲＡＭの場所が零にリセ
    ットされ、該第２部分に割当てられた対応アドレスが指
    示されることを特徴とする請求項５に記載の方法。
  7. 【請求項７】第２ＲＯＭメモリの内容をＲＡＭメモリに
    転送する段階では、対応するアドレスに転送が行なわれ
    ることを特徴とする請求項６に記載の方法。
JP2101525A 1989-04-17 1990-04-17 コンピュータの中央処理装置と該コンピュータの種々の周辺装置との間の多機能結合器及び該結合器の使用方法 Expired - Fee Related JPH0638248B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8905065 1989-04-17
FR8905065A FR2645989A1 (fr) 1989-04-17 1989-04-17 Coupleur multifonctions entre une unite centrale d'ordinateur et les differents organes peripheriques de ce dernier

Publications (2)

Publication Number Publication Date
JPH039452A JPH039452A (ja) 1991-01-17
JPH0638248B2 true JPH0638248B2 (ja) 1994-05-18

Family

ID=9380806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2101525A Expired - Fee Related JPH0638248B2 (ja) 1989-04-17 1990-04-17 コンピュータの中央処理装置と該コンピュータの種々の周辺装置との間の多機能結合器及び該結合器の使用方法

Country Status (5)

Country Link
US (1) US5274765A (ja)
EP (1) EP0394114B1 (ja)
JP (1) JPH0638248B2 (ja)
DE (1) DE69027806T2 (ja)
FR (1) FR2645989A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2835184B2 (ja) * 1990-12-12 1998-12-14 キヤノン株式会社 情報処理装置、デバイス制御方法、およびｉｃカード
US6948006B1 (en) 1990-12-12 2005-09-20 Canon Kabushiki Kaisha Host system that provides device driver for connected external peripheral if device driver type is available or device driver is downloaded from memory of external peripheral to host system
US5197128A (en) * 1991-03-04 1993-03-23 Hewlett-Packard Company Modular interface
JPH04329415A (ja) * 1991-04-30 1992-11-18 Fujitsu Ltd カード型入出力インタフェース装置及びシステム
FR2696024B1 (fr) * 1992-09-24 1994-11-18 Sextant Avionique Procédé et dispositif modulaire permettant le couplage et le multiplexage de bus de différents types.
JP3487559B2 (ja) * 1993-06-29 2004-01-19 キヤノン株式会社 複合制御装置および複合制御装置の制御方法
US6851042B1 (en) * 1993-07-19 2005-02-01 Hewlett-Packard Development Company, L.P. Audio, fax and modem capabilities with a digital signal processor of a sound card of a computer system
US5887145A (en) * 1993-09-01 1999-03-23 Sandisk Corporation Removable mother/daughter peripheral card
US7137011B1 (en) * 1993-09-01 2006-11-14 Sandisk Corporation Removable mother/daughter peripheral card
US5781747A (en) * 1995-11-14 1998-07-14 Mesa Ridge Technologies, Inc. Method and apparatus for extending the signal path of a peripheral component interconnect bus to a remote location
DE19726826A1 (de) * 1997-06-24 1999-01-07 Siemens Ag Modulares Gerät
KR100257046B1 (ko) * 1998-03-03 2000-05-15 윤종용 인터페이스 기능 전환을 위한 지능형 입/출력 제어기
EP1076850A2 (en) * 1998-05-11 2001-02-21 Digital Harmony Technologies, L.L.C. Method and system for distributing processing instructions with adata to be processed
US6968405B1 (en) * 1998-07-24 2005-11-22 Aristocrat Leisure Industries Pty Limited Input/Output Interface and device abstraction
JP2001022680A (ja) * 1999-07-06 2001-01-26 Seiko Epson Corp コンピュータ周辺機器
US7047338B1 (en) * 2000-07-18 2006-05-16 Igt Configurable hot-swap communication
US7299427B2 (en) * 2002-08-30 2007-11-20 Lsi Corporation Radio prototyping system
US7212961B2 (en) * 2002-08-30 2007-05-01 Lsi Logic Corporation Interface for rapid prototyping system
US20040153301A1 (en) * 2003-02-03 2004-08-05 Daniel Isaacs Integrated circuit development methodology
US7320100B2 (en) * 2003-05-20 2008-01-15 Cray Inc. Apparatus and method for memory with bit swapping on the fly and testing
US7184916B2 (en) * 2003-05-20 2007-02-27 Cray Inc. Apparatus and method for testing memory cards
KR101580175B1 (ko) * 2008-11-14 2016-01-05 삼성전자 주식회사 전자기기의 회로기판 어셈블리

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4079452A (en) * 1976-06-15 1978-03-14 Bunker Ramo Corporation Programmable controller with modular firmware for communication control
JPS5779540A (en) * 1980-11-04 1982-05-18 Hitachi Ltd Automatic connection system for input and output equipment
US4815034A (en) * 1981-03-18 1989-03-21 Mackey Timothy I Dynamic memory address system for I/O devices
US4654783A (en) * 1982-07-26 1987-03-31 Data General Corporation Unique process for loading a microcode control store in a data processing system
US4720812A (en) * 1984-05-30 1988-01-19 Racal-Milgo, Inc. High speed program store with bootstrap
US4803623A (en) * 1986-10-31 1989-02-07 Honeywell Bull Inc. Universal peripheral controller self-configuring bootloadable ramware
GB2203869B (en) * 1987-04-17 1991-10-23 Apple Computer Computer resource configuration method and apparatus
US4964038A (en) * 1987-10-28 1990-10-16 International Business Machines Corp. Data processing system having automatic address allocation arrangements for addressing interface cards

Also Published As

Publication number Publication date
FR2645989A1 (fr) 1990-10-19
DE69027806D1 (de) 1996-08-22
EP0394114A1 (fr) 1990-10-24
DE69027806T2 (de) 1996-11-21
EP0394114B1 (fr) 1996-07-17
FR2645989B1 (ja) 1994-08-19
JPH039452A (ja) 1991-01-17
US5274765A (en) 1993-12-28

Similar Documents

Publication Publication Date Title
JPH0638248B2 (ja) コンピュータの中央処理装置と該コンピュータの種々の周辺装置との間の多機能結合器及び該結合器の使用方法
US4562533A (en) Data communications system to system adapter
EP2176771B1 (en) Providing indirect data addressing in an input/output processing system where the indirect data address list is non-contiguous
US4885770A (en) Boot system for distributed digital data processing system
US5774656A (en) Information processing system and method and service supplying method for use within a network
US5327560A (en) Method of updating network reconfiguration information exchanged between a host computer and a communication control processor
EP0141742A2 (en) Buffer system for input/output portion of digital data processing system
JPS581813B2 (ja) デ−タ処理システム
US4688171A (en) Serial bus for master/slave computer system
JPH0283601A (ja) プログラマブル・コントローラ
EP0507457A1 (en) System and method for controlling a multi-point matrix switch
JPH05158854A (ja) データフレーム転送装置
US6233660B1 (en) System and method for emulating mainframe channel programs by open systems computer systems
JPS6215649A (ja) 複数のポ−トと複数のチヤンネルとの間を選択的に接続する手段
EP0889413A2 (en) System and method for interconnecting personal computer in computer workstation
US5734918A (en) Computer system with an input/output processor which enables direct file transfers between a storage medium and a network
EP0372411B1 (en) Floating console control system
Hobgood The role of the network control program in systems network architecture
US5838928A (en) Background communication system having I/O control board and LAN board fitted into a bus expansion slot separate from other bus expansion slots
JP2536408B2 (ja) デ―タ転送装置
JP2803270B2 (ja) Ｓｃｓｉホストアダプタ回路
JPH0732397B2 (ja) データ伝送機能付き電子機器
US5680646A (en) Input/output control system
JP2748718B2 (ja) 同期端局装置制御システム
JPH0425581B2 (ja)

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees