JPH039452A

JPH039452A - コンピュータの中央処理装置と該コンピュータの種々の周辺装置との間の多機能結合器及び該結合器の使用方法

Info

Publication number: JPH039452A
Application number: JP2101525A
Authority: JP
Inventors: Gallo Remy Le; レミ・ル・ガロ
Original assignee: Bull SAS
Current assignee: Bull SAS
Priority date: 1989-04-17
Filing date: 1990-04-17
Publication date: 1991-01-17
Anticipated expiration: 2009-05-18
Also published as: FR2645989A1; DE69027806D1; EP0394114A1; DE69027806T2; EP0394114B1; JPH0638248B2; FR2645989B1; US5274765A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産　　　の　１本発明はコンピュータの中央処理装置とコンピュータの
種々の周辺装置との間の多機能結合器に係る。より詳細
には本発明は、所望の適用業務の種類にかかわりなく、
各周辺装置と中央処理装置との間の情報転送を編成する
ために開発されたものである。

情報処理システムでは一般に、記憶手段、実行手段及び
外部環境との交換手段によって実行可能な処理をユーザ
ーが規定することができる。従って、種々の装置、例え
ば大型コンピュータ、小型コンピュータまたは個人用コ
ンピュータ、等を情報処理システムの支援装置として使
用することが可能である。

情報処理システムの種類にかかわりなく、すべての情報
処理システムには種々の形態の共通基本機能が存在する
。これらの基本機能は、情報処理システムの種々の構造
エレメント、ハードウェア及びソフトウェアによって実
行される。判り易いように、情報処理システムが、中央
処理袋！　（ＣＰＬＩ）と種々の周辺装置とから成る従
来のコンピュータの場合を想定する。周辺装置の例は、
ディスクメモリまたは磁気テープ装置のごとき種々の磁
気装置、または外部とのデータ交換を行なう所謂入出力
周辺装置（プリンタ及び種々の端末装置、例えばミニチ
ル等）である。

中央処理装置は、セントラルプロセッサと、該プロセッ
サに接続された主メモリと、メモリと種々の周辺装置と
の間のデータ交換の制御を確保する入出カプロセッサと
から形成されている。

中央処理装置と周辺装置との間のデータの物理的転送は
、一方で中央処理装置の出力バスに接続され他方で使用
予定の周辺装置に接続された結合器を介して行なわれる
。

コンピュータに行なわせることができる情報処理またそ
の他の仕事は極めて広範囲であり、例えば、給与明細書
の作成、電話帳の番号調べ、航空機または鉄道の座席予
約、等がある。実行させる処理の種類毎または実行させ
る仕事毎に適用業務が規定される。コンピュータによっ
てこの適用業務を行なわせるために適用業務プログラム
が使用される。この適用業務プログラムは、該プログラ
ムを規定する命令群の実行に必要な回路を内蔵するコン
ピュータの中央処理装置の中央プロセッサ内で使用され
る。これらの命令及び該命令の処理データは、一般に主
メモリに格納されている。プログラムの命令の各々はプ
ロセッサによって処理される。

適用業務が何を意味するかをより十分に理解するために
、航空機の座席の自動予約の場合を例にして以下に説明
する。旅行予定者が売り場の窓口を呼び出すと、旅行会
社または旅行代理店の社員がコンピュータに接続された
キーボード／スクリーン端末装置を使用し、コンピュー
タに所定のフライトの座席予約を申し込む。空席有りの
回答がコンピュータから端末袋πのスクリーンに表示さ
れると、社員が座席を予約する０種々の航空会社のフラ
イト表、及び、所定の会社の所与のフライトの空席リス
ト及び予約席リストは一般に、例えばディスクメモリか
ら成るコンピュータの補助メモリ内に種々の特性値と共
に配列されている。旅行者のためにコンピュータ内でリ
ストの参照及び表示を物理的に行なうプログラムはユー
ザープログラムまたは適用業務プログラムと呼ばれる。

フライト表または座席リストの特性値を記憶したコンピ
ュータ内部のメモリゾーンをファイルと呼ぶ。

同一端末装置を使用して種々の適用業務を実行できるこ
と、例えば、電話帳の番号調べ、劇場の座席調べ、デー
タバンクの検索、等を実行できることは明らかであろう
、または、異なる適用業務毎に異なる端末装置を対応さ
せてもよい、また、航空機の座席予約または電話帳の加
入者番号調べはいわば管理業務であるが、生産プロセス
の自動制御といった科学的または工業的な適用業務も可
能である。

コンピュータの種々の端末装置と中央処理装置との間に
は、各端末装置と中央処理装置との間の情報伝送を確保
するために１つまたは複数の結合器が配備されている。

この伝送中に、情報及び伝送される種々の情報フレーム
のフォーマットの整合性（ｃｏｈｅｒｅｎｃｅ）を検査
し得る。即ち、これらのフレームのフォーマットが、各
端末装置に特定された使用伝送モードと整合性であるか
否かを検査できる。情報フレームとは、端末装置によっ
て送出される情報の基本ブロックであり、開始及び終了
メツセージ、クロックを誘導する同期信号、送信端末装
置のアドレス、データの長さ、有効データ、等を含むよ
うに編成されている。従って結合器は、各情報フレーム
が適正なフォーマットで確かに伝送されたか否かを検査
する必要があり、このフォーマットは、ステーションと
中央処理装置との間の対話を管理する伝送プロトコルに
一致していなければならない。このプロトコルは各ステ
ーション毎に、該ステーションに対するアクセス規則を
規定する。更に、結合器は、ステーションと中央処理装
置との間の伝送プロセス中に振幅が減衰した信号を再生
し情報をエラーなく伝送する機能を果たす。

免股灸１例えば、ＢＵＬＬ　Ｓ、＾１社のコンピュータＤＰＳ　
６では主として２種類の結合器が使用されている。

第１種の結合器ＣＯ４を第２図に示す。

この結合器ＣＯ，はペアレントカードＣＭ、とチャイル
ドカードＣＦ、とを含む。

ペアレントカードは情報ビットをパラレル伝送するバス
Ｂｕｓ、を介してコンピュータＯＲＤの中央処理装置Ｃ
ＰＵに物理的に接続されている。

中央処理装置ＣＰＵは適用業務プログラムを含み、（図
を簡単にするために第２図では示していない）結合され
た周辺装置０ＰＥＲがこの適用業務プログラムを使用す
る。

第２図はまた、中央処理装置ＣＰＵの中央メモリに格納
された適用業務プログラムと結合器ｃｏ１とのインタフ
ェースＤＲ，を示す、このインタフェースは実際には、
ドライバなる用語で知られたソフトウェアモジュールで
あり、コンピュータＤＰＳ　８に関する技術解説書に説
明されている。

ペアレントカードＣＭ、はまたパラレルバスＢＵＳ　。

を介してＣＯｌと同じ構造の別の結合器即ち結合器ＣＯ
ｉ、ＣＯｉ。３１等に物理的に接続されている。

ペア１／ントカードＣＭ、は物理的インタフェース１、
を含み、チャイルドカードＣＦ、は物理的インクフェー
スＩ２を含む。これらのインタフェースは、カードＣＭ
、とカードＣＦ、との間で転送される信号の物理的連続
性を確保する。また、チャイルドカードＣＦ、は物理的
インタフェースＩ、を含み、このインタフェースは、パ
ラレルバスＬＢ、を介してチャイルドカードＣＦ、と周
辺装置０ＰＥＲとの間で転送される信号の物理的連続性
を確保する。このパラレルバスＬＢ、は、例えば８ビツ
トパラレル転送バスである。インタフェースＩＩ、１２
は、ペアレンＩ・カードの導線とチャイルドカードの導
線との物理的接続を確保する簡単なコネクタである。

インタフェースエ、は、通過帯域１０ＭＨｚを有する例
えばＩＩ　Ｐ　２６０２型の光電結合器がら成る。この
光電結合器は、信号を電気的に適応させ、コンピュータ
と周辺装置０ＰＥＲとを構成する種々の素子間を電気絶
縁させる。

ペアレントカードＣＭＩは非インテリジェントカードで
あり、商品名ＧＰＩ（Ｇｅｎｅｒａｌ　Ｐｕｒｐｏｓｅ
　Ｉｎｔｅｒｆａｃｅ）としてコンピュータＤＰＳ　６
と共に販売されている。このカードは主として、直接メ
モリアクセス（ＤＭ＾）のシーケンサＳＥＱを含み、こ
の直接アクセス手順は当業者によく知られており、また
、コンピュータＤＰＳ　６の使用技術解説書にも説明さ
れている。

チャイルドカードＣＦ、は、例えばＮｏＴＯＲＯＬＡ社
の６８０１０型のマイクロプロセッサＭＰＩを含む。

この装置では、情報ビットを示す種々の信号を変化させ
ることなく周辺装置ｔ　０ＰＥＲから中央処理袋ｘｃｐ
ｕに向かってまたはその逆の方向に整合的な情報転送を
確保し得る一連のマイクロ命令を含むマイクロソフトウ
ェアが、マイクロプロセッサＭＰＩに内蔵されている。

以後の記載ではこのマイクロソフトウェアを適用業務マ
イクロソフトウェアと呼ぶ、更に、中央処理装置ＣＰｕ
と周辺装置りＰＥＲとの間で情報交換の割込みを行なう
場合にはくこのような割込みの理由として例えば、中央
処理装置が複数の周辺装置と協力して複数の適用業務プ
ログラムを同時処理するときには、処理中の適用業務プ
ログラムを任意の時点に中断して別の適用業務プログラ
ムを処理できるようにする必要がある）、中央処理装置
のラフ１〜ウエアがこれらの割込みを管理する。

この第１種の結合器では、新しい適用業務毎にチャイル
ドカードＣＦ、を交換しまた中央処理装置に内蔵される
ソフトウェアも交換する必要がある。

この装置は柔軟性に欠け、また比較的複雑である。

次に、第２種の結合器即ち第３図の結合器ｃｏ２につい
て考察する。この種の結合器は前記のコンピュータＤＰ
Ｓ　ａ用に商品名ＭＤＣ（Ｍｕｌｔｉ　Ｄｅｖｉｃｅ　
ＣｏｎＬｒｏｌｌｅｒ）として市販されている。

第３図はまた、第２図の中央処理装置と同様の中央処理
装置ＣＰＵと、ペアレントカードＣＭ２及びチャイルド
カードＣＦ２がら成る結合器ｃｏ２とを示す。

ペアレントカードＣＭ２はバスｅｕｓ、と同様のパラレ
ルバスＢＵＳ２を介して中央処理装置ＣＰＵに物理的に
接続されている。この中央処理袋ＷｃＰＵはバスＢＵＳ
２を介して、結合器ＣＯ２に等しい構造の別の結合器Ｃ
ＯＪ　＋ＣＯＪ　＋　１　＋　、−ｅｔｃに接続されて
いる。

ペアレントカードＣＭ２は第２図のペアレントカードＣ
Ｍ、のインタフェース！１と同様の物理的インタフェー
スＩ、を含み、チャイルドカードＣＦ２は第２図のチャ
イルドカードＣＦ、のインタフェースＩ２＋■３と同様
の２つのインタフェースＩ５，１．を含む。

インタフェースＬ、Ｉ３，１．の機能は第２図のインタ
フェース！、、１２．Ｌの機能と同様である。

チャイルドカードＣＦ２はバスＬＢ、と同様のパラレル
バスＬＢ２を介して周辺装置０ＰＥＲに接続されている
。

チャイルドカードＣＦ２は非インテリジェントカードで
あり、物理的接続回路と例えば前出のＨＰ２６０２１（
ＣＬタイプのインタフェースツールとだけを含む。ペア
レントカードＣＭ、は、マイクロプロセッサＭＰ２とＰ
ＲＯ）４タイプのリードオンリーメモリ（本文中では以
後ＲＯＭメモリと記載）ＰＲＯＮ□とを含み、マイクロ
プロセッサＭＰ、及びＲＯＭメモリＰＲＯＭ２は、それ
自体がバスＢＵＳ２に接続されたマイクロプロセッサＭ
Ｐ２の内部バスＢ１に接続されている。

所与の適用業務の場合には、周辺装置０ＰＥＲと中央処
理装置ＣＰＵとの間で情報を転送し得る適用業務マイク
ロソフトウェア全体が、ペアレントカード内のＲＯＭメ
モリＰＲＯＭ２の内部に維持される。このマイクロソフ
トウェアはマイクロプロセッサＭＰ２によって使用され
る。

この第２種の結合器の欠点は、適用業務に関するマイク
ロソフトウェアが消去不能なＰＲＯＮメモリに内蔵され
ているので、新しい適用業務毎に、新しいバージョンの
ペアレントカードを作成しなければならないことである
。更に、マイクロソフトウェアは比較的アクセス時間の
かかるく１５０〜２００ナノ秒）ＰＲＯＭ型メモリに内
蔵されて使用される。

ＰＲＯＮメモリのアクセス時間が比較的長いのでマイク
ロプロセッサＭＰ、が遅くなる（マイクロプロセッサの
アクセス時間は１００ナノ秒のオーダである）。

その結果として、マイクロプロセッサの有効パワーがそ
れだけ減少する。

結論として、上記の２種類の既存の結合器は主として以
下の欠点を有する。

マイクロソフトウェアがＰＲＯＮメモリに内蔵されて使
用されるのでペアレントカードの有効パワーが小さい。

特定の新しい適用業務毎に複数ペアレントカードの交換
またはペアレントカード／チャイルドカードアセンブリ
交換の必要が生じる。

日が　゛　　べき；本発明では、上記の欠点を解消するために、ハードウェ
ア及びソフトウェアの双方の面でペアレントカードを適
用業務から分離し、ソフト及びハードの所与の適用業務
に特定されたマイクロソフトウェア部分をチャイルドカ
ードに内蔵されたＥＰＲＯＭ型メモリに記憶させる。適
用業務を実行する際には、チャイルドカードに内蔵され
たマイクロソフトウェアを、ペアレントカードに内蔵さ
れたＳＲＡＭ型のＲＡＭメモリに転送する。このＳｒｌ
ＡＭ型メモリ内ではマイクロソフトウェア全体がマイク
ロプロセッサの最高速度で使用される。従って、本発明
装置によれば、マイクロソフトウェアの所与の適用業務
に特定される部分だけを開発すればよい、従って、すべ
ての適用業務に共通の１つの汎用ペアレントカードを製
造し、適用業務毎にチャイルドカードだけを交換する。

口順を　゛　　る本発明によれば、中実装置と該中央処理装置に格納され
た少なくとも１つの適用業務プログラムを実行する周辺
装置との間の情報転送を制御する少なくとも１つの適用
業務マイクロソフトウェアを含み、少なくとも１つのチ
ャイルドカードに結合したペアレントカードを含み、前
記ペアレントカードが、中央処理装置の出力バスに接続
される第１インタフェースと、チャイルドカードに接続
される第２インタフェースと、第１及び第２のインタフ
ェース間に配置された指令制御用マイクロプロセッサと
を含み、前記チャイルドカードが、周辺装置に接続され
るインタフェースとペアレントカードに接続されるイン
タフェースとを含むコンピュータの中央処理装置と種々
の周辺装置との間の多機能結合器が提供される。本発明
の結合器の特徴は、前記ペアレントカードが、マイクロ
プロセッサの出力バスに接続されたＲＡＭメモリ及び第
１　ＲＯＭメモリを有し、前記チャイルドカードが第２
　ＲＯＭメモリを有し、適用業務マイクロソフトウェア
が、ペアレントカードの第１　ＲＯＭメモリに格納され
全部の適用業務マイクロソフトウェアに共通の第１部分
と、チャイルドカードの第２　ＲＯＭメモリに格納され
チャイルドカードに結合された周辺装置によって使用さ
れる適用業務に特定された第２部分とを含み、前記第２
部分はペアレントカードのＲＡＭメモリに転送された後
で始めて実行可能になることである。

添付図面に示す非限定実施例に基づく以下の記載より本
発明の特徴及び利点がより十分に理解されよう。

蛤圭ル上りｕｌ生本発明の結合Ｉｃ０Ｉを示す第１図に基づいて説明する
。

この結合器は、１つのベアレンＩ・カードＣＨ１，と該
ペアレントカードに結合される複数のチャイルドカード
とを含む。図を簡単にするために第１図て′は２つのチ
ャイルドカードＣＦＩ、及びＣＦＩ２だけを示す。

ペアレントカードＣＨＩ、は、第２図及び第３図に示す
バスＢＵＳ、及びＢＵＳｚと同様のメガバスＢｕｓｔを
介して中央処理装置ＣＰＵ（第１図を簡単にするために
図示しない）に接続されている。

ペアレントカードＣＭ１．はマイクロプロセ・ンサ旧Ｐ
ＩとＳＲＡＭ型のＲＡＭメモリＭＶＩとＥＰＲＯＭ型の
再プログラム可能ＲＯＭメモリ即ちＭＰ旧とを含む、更
に、ペアレントカードＣＨ１，はチャイルドカードＣＦ
Ｉ、。

ＣＦＩ２との結合を夫々確保する２つのインタフェース
１．．１８１２を含む、インタフェースＩＮ１．．ｌＮ
ｌ２は第２図及び第３図に示したインタフェース１．、
Ｌと同様である。

マイクロブロセ・ンサ旧ＰＩとＲへＨメモリＭＶＩとプ
ログラム可能ＲＯＭメモリＭＰＭＩとは、マイクロブロ
セ・ツサ旧ＰＩの同じ内部バス即ちＢＵＳＭＩに接続さ
れて６＞る。このバス自体は一方でメガバスＢＵＳＩに
接続され他方で２つのインタフェース■旧、、ｌＮｌ２
に接続されている。

マイクロプロセッサ旧ＰＩは例えば、スコ・ントランド
、グラスゴーのＣｏ１ｖｉｌｌｅｓ　Ｒｏａｄ、　Ｋｅ
ｌｖｉｎ　Ｅｓ−ｔａｔｅ−Ｅａｓｔ　Ｋ１１ｂｒｉｄ
ｅ所在のＭＯＴＯＲＯＬＡ　ＳＥＭＩ−ＣＯＮ−ＤＵＣ
ＴＯＲＳ社の６８０２０型のマイクロプロセッサである
。

このマイクロプロセッサは製造元の技術解説書に説明さ
れている。かかるプロセッサは１６．６ＭＨｚのクロッ
クτこよってタイミング制御される。

マイクロプロセッサ旧ＰＩの内部バスＢＵＳＭＩは３２
ビツトパラレルバスであり、メガバスＢＵＳＩ及びチャ
イルドカードＣＦ１．　、ＣＦＩ２との間の情報転送は
直接メモリアクセス（ＤＭＡ）モードで行なわれる。

５ＲＡＨ型のＲＡＭメモリＭＶＩは２５６キロバイＩ・
の記憶容量を有し、３２ビツト６４キロワードに編成さ
れている。

ＥＰＲＯＭ型のＲＯＭメモリＭＰＭＩは、ＰＭＭで、示
されるペアレントカードに固有のマイクロソフトウェア
と、モニター調整プログラムＰＭＯと、マイクロソフト
ウェアの中心コアＮＹとを含む。その機能に関しては後
述する。

２つのチャイルドカードＣＦＩ、　、ＣＦ！２は同じ構
造を有する。チャイルドカードＣＦ１．は、適用業務回
路＾Ｐ１．とＥＰＲＯＭ型の再プログラム可能ＲＯＭメ
モリＭＰＦＩ、とを有し、チャイルドカードＣＦ１．は
回路＾ＰＩと同じ適用業務回路へＰＩ２とＭＰＦＩ、と
同じ再プログラム可能ＲＯＭメモリＭＰＦＩ２とを有す
る。

更に、チャイルドカードＣＦ１．は、ペアレントカード
Ｃ旧１との接続用インタフェースｌＮｌ３及び周辺装置
側のインタフェースＩＮＩ、を含み、チャイルドカード
ＣＦＩ２は、ペアレントカードＣ旧１との接続用インタ
フェースＩＮ１．及び適用業務＾２を含む周辺装置側の
インタフェースＩＮ１．を含む。チャイルドカードＣＦ
Ｉ、は例えば、バスＬＢ、またはＬＢ２と同様の８ビッ
トパラレルバスＬＢ、（カードＣＦ１．の場合はバスＬ
Ｄ、）によって周辺装置に接続されている。しかしなが
ら、このリンクはパラレル型でなくてもよく、例えばシ
リアルリンクでもよいことは明らかであろう。

一方でインタフェースＩＮ１．．ＩＮ１．、他方でイン
タフェースｌＮＩ４．ｌＮｌ６は、例えば第２図及び第
３図に夫々示すインタフェースＩ２．Ｉ、及びＩｓ、Ｉ
ｓと同じである。

ＲＯＭメモＩＪ　ＭＰＦＩ、　、ＭＰＦＩ２ノ各々ハ、
各々袋置０ＰＥＲ。

または０ＰＥＲ２に含まれる適用業務＾１または＾２に
特定のマイクロソフトウェアを含む、このマイクロソフ
トウェアは、メモリＭＰＦＩ＋　、ＭＰＦＩ２に維持さ
れている間は実行可能でない。従って、マイクロソフト
ウェアの各々を記憶する物理的構造を問題にする必要は
全くない。８ビツト、１６ビツトまたは３２ビットの支
持体にマイクロソフトウェアを記憶させることが可能で
あるため、チャイルドカードの柔軟性が極めて向上する
。ＥＰＲＯＭ型のＲＯＭメモリＭＰＦ１．　、ＭＰＦＩ
２に維持されたこれらのプログラムは、ペアレントカー
ドＣＨＩ、のＳＲ八へ型のＲＡＭメモリＭＶＩにロード
されることによって実行可能になる。チャイルドカード
のＲＯＭメモリに内蔵されていたマイクロソフトウェア
のローディングはマイクロソフトウェアのコアＮＹの制
御下に行なわれる。マイクロソフトウェアを構成する一
連のマイクロ命令は、チャイルドカードＣＦＩ＋　、Ｃ
ＦＩ２．ｅｔｃ、、、の種々のＲＯＭメモリＭＰＦＩ＋
、ＭＰＦＩ２．ｅｔｃ、、、内の同じ物理的アドレスに
ロードされる。従って、これらのマイクロソフトウェア
がチャイルドカードに維持されているときにはその識別
はできない。この理由から、チャイルドカードの内部で
はマイクロソフトウェアを実行できない。これらのマイ
クロソフトウェアがメモリＭＶＩの内部にロードされる
とシステムのコアＮＹがこれらのマイクロソフトウェア
を識別する。

コアＮＹはチャイルドカードに格納されていたマイクロ
ソフトウェアのマイクロ命令を、該マイクロ命令がロー
ドされていたチャイルドカード（ＣＦＩまたはＣＦＩ２
）中のアドレスとは異なるＲＡＭメモリＭＶＩの物理的
アドレスにロードする。従って、例えば、カードＣＦ１
．のマイクロソフトウェアのマイクロ命令がＭＰＦＩＩ
内でアドレス１〜１００にロードされているとき、コア
ＮＹはこれらのマイクロ命令を例えばＲＡＭメモリＭＶ
Ｉのアドレス１０００〜１１００にロードする。更に、
カードＣＦＩ２のマイクロソフトウェアのマイクロ命令
はＮＹによってＭＶＩのアドレス１０ｏＯ〜１１００以
外のアドレスにロードされる。ＣＦＩ、及びＣＦＩ２以
外のチャイルドカードに格納されていたマイクロソフト
ウェアのマイクロ命令に関しても同様のローディングが
行なわれる。従って、チャイルドカードに格納されたマ
イクロソフトウェアの各々は、システムのコアによって
実行される特定のタスクを構成し、このマイクロソフト
ウェアがＲＡＭメモリＮＶＩにロードされたときに始め
て実行可能になる。

結論として、中央処理袋ｆ　ＣＰ［Ｉの中央メモリに格
納された適用業務プログラムを実行するために中央処理
装置ＣＰＵと周辺装置０ＰＥＲ，または０ＰＥＲ，どの
間の情報の転送を編成する適用業務マイクロソフトウェ
アＰＨ＾Ｓは第４図に示すように構成されている。

即ちこのマイクロソフトウェアＰＨ＾Ｓは、中心コアＮ
Ｙと複数のマイクロソフトウェアモジュールとから構成
されている。これらの種々のマイクロソフトウェアモジ
ュールは、チャイルドカードＣＦＩ、。

ＣＦＩ２のＲＯＭメモリＭＰＦＩ　ｌ　、ＭＰＦＩ２に
格納されているマイクロソフトウェアＰＭＦＩ　、ＰＭ
Ｆ２、及び、ペアレントカードＣＭ！、のＲＯＭ０Ｍメ
モリＭＩに格納されているマイクロソフトウェアＰＭＭ
、及び、同じくペアレントカードに格納されているモニ
タＰＭＯから成る（第５図参照）。

従って、コアＮＹは種々のモジュールＰＨＦ、　、ＰＭ
Ｆ、　。

ＰＭＯ，ＰＭＭを管理し、これらのマイクロソフトウェ
アに対応する種々のタスクを編成するマイクロソフトウ
ェアＰＨ＾Ｓの中央部である。タスクとは、所定のマイ
クロソフトウェアの実行に対応する処理を意味する。

ＲＡＭメモリＭＶＩにロードされたマイクロソフトウェ
アＰＨΔＳが、マイクロプログラムを定義するマイクロ
命令群の実行に必要な回路を内蔵するマイクロプロセッ
サＭＩＰＩで使用されることは明らかである。

本発明の好ましい実施態様では、このマイクロプログラ
ムはＣ言語で書かれている。

上記を要約すると、コアＮＹ及びモジュールＰＭＯ。

ＰＭＭがペアレントカードＣＭ１．のＲＯＭメモリＭＰ
［に書き込まれ、モジュールＩ’ＭＦｌ　、ＰＭＦ２が
ＲＯＭメモリＭＰＦＩ、　。

ＨＰＦＩ２に書き込まれる。

マイクロソフトウェアモジュールＰＭＦ　、の機能（マ
イクロソフトウェアＰＭＦ２の機能も明らかに同じ）は
、適用業務回路ＡＰＩ、を介して周辺装Ｔｉ＆０ＰＥＲ
，からペアレントカードに向かう情報の伝送を編成する
ことである（従って、バスＬＢ、が８ビツトパラレルバ
スのとき、回路へＰ１．は８ビツトリンクをバスＢＵＳ
ＭＩ用の３２ビツトリンクに変換し、またその逆の変換
を行なう、この変換は公知のごとく、マルチプレクサ装
置に結合したレジスタアセンブリによって行なわれる）
０次に、パリティエラーの有無を観察することによって
情報の整合性を検査し、伝送されたフレームのフォーマ
ットを検査し、該フレームが周辺装置０ＰＥＲ，に固有
の伝送モード即ち伝送プロトコルに整合するか否かを検
査する。

ペアレントカードＣＨＩ、のマイクロソフトウェアモジ
ュールＰＭＭは、伝送されたフレーム及びフォーマット
と使用プロトコルとの間の整合性を検査する機能はない
、これはマイクロソフトウェアモジュールＰＭＦ、の専
用機能である。逆に、このモジュールは、整合性及びフ
ォーマットの検査が終了したチャイルドカードの情報を
中央処理装置ＣＰＵに伝送する機能を果たす。

マイクロソフトウェアモジュールＰＭＦ、、ＰＭＦ、等
が周辺装置の種類に従って異なり、また同じ周辺装置に
対しても該周辺装置に含まれる適用業務に従って異なる
ことは明らかである。

従って、ペアレントカードＣＨＩの機能は、一方では中
央処理装置ＣＰＵに情報を伝送することであり、他方で
はＲＡＭメモリＭＶＩにチャイルドカードのソフトウェ
アモジュールをロードし、次にコアＮＹの監視下に該ソ
フトウェアモジュールを実行することにある。

中央処理装置ＣＰＵに格納され周辺装ｆｉ　０ＰＥＲ、
を介して使用される適用業務プログラムを実行する場合
には、第６図に示すフローチャートに基づいて以下のご
とく処理する。第６図はマイクロソフトウェアＰＭＡＳ
をＲＡＭメモリＭＶＩにロードする諸段階を示す。

このローディングは、初期化段階と、ＰＭＦ、　、ＰＭ
Ｆ２゜、、、ｅｔｃのごときマイクロソフトウェアモジ
ュールをロードし得る一連の６つの順次段階とを含む。

（Ａ　）ｍＪＬ（ＬまずマイクロプロセッサＭＩＰＩによってベアレン・ト
カードを初期化し、次にペアレントカードの種々の構成
素子の良好な動作を通学道りに試験した後で、ＲＡＭメ
モリＭＶＩにシステムのコアＮＹをロードし、次いでこ
のコアを起動する。コアは、ペアレントカードＣＨＩ’
、のＲＯＭメモリＭＰＭＩに格納されたモジュールＰＭ
Ｈの検索を開始し、このモジュールをメモリＭＶＩに転
送する。好ましくはコアが更に、モニタＰＭＯを検索し
これをメモリＭＶＩに転送する。

モニタは、デイスプレィ用、マイクロプロセッサのＳＲ
ＡＭメモリ及びレジスタの修正用、選択アドレスにおけ
るプログラムの実行の中止及び再開用、等に役立つ別の
プログラムに適応するための補助マイクロソフトウェア
である。実際、マイクロソフトウェアＰＨ＾Ｓの実行中
にはモニタプログラムの割込みは生じない、従ってモニ
タは、適用業務に含まれる仕事を編成する機能を果たす
のではなく、プログラムＰＭＡＳの種々のタスク即ちＮ
Ｙ、ＰＭＭ及びＰＭＦ　、の実行を監視する機能だけを
果たす。

このローディングは以下の６つの順次段階を含む。

ａＪＬ旺：この段階では、マイクロソフトウェアＰＭＦ
を受容する受は入れ構造を準備する。即ちこの段階では
主として、マイクロソフトウェアＰＭＦ、を受容するＲ
ＡＭメモリＭＶＩのゾーンを準備する。マイクロソフト
ウェアｒ’ＭＦ　、を受信すべき該メモリの記憶場所が
零にリセッＩ・され、該プログラムに割当てられたアド
レスが指示される。

ｌ１図：この段階では、チャイルドカードＣＦＩ、の存
在及び良好な動作を試験する。この試験によって、チャ
イルドカードＣＦ１．がペアレントカードに物理的に接
続されていること、及び、チャイルドカードが正確に動
作することを確認する。このための特殊ビットがインタ
フェースＩＮＩ、の処に存在し、この特殊ビットの値に
よって、チャイルドカードが正確に動作しているか否か
が確認される。

また、周辺装置０ＰＥＲＩが実際に接続されており従っ
て特定の適用業務の実行が可能であることを指示するた
めの別の信号を存在させてもよい、これらのビットはマ
イクロプロセッサＭＩＰＩに送出され該マイクロプロセ
ッサによって解釈される。その値が正しいときは次の段
階Ｐ３に移行する。逆にこの値が誤りのときはチャイル
ドカードＣＦＩ２のマイクロソフトウェアのローディン
グに直接移行する。

ｌｌ射：この段階では、チャイルドカードＣＦ１．のメ
モリＭＰＦＩ、の内容を検査する。この検査では、チャ
イルドカードＣＦ！、に格納されているマイクロソフト
ウェアのマイクロ命令が書き込まれた記憶ゾーンの最初
の数ビットを分析する。これらの最初の数ビットは例え
ば、実行すべき適用業務プログラムの種類を識別させる
マイクロソフトウェアＰＭＦ、のモジュールの名称、マ
イクロソフトウェアの書込み日、最終更新日、モジュー
ルＰＭＦ、の大きさ、該モジュールの変換パラメータの
数を示す。

更に、これらのビットの有無を確実に検査したほうがよ
い、変換パラメータ（再配置パラメータ）は、命令に含
まれているディジタルアドレスを修正しながら、チャイ
ルドカードに格納されているマイクロソフトウェアをＲ
ＡＭメモリＭＶｒにブロック形態で移すためのパラメー
タである。即ち、チャイルドカードＣＦＩ、のマイクロ
ソフトウェアに格納されている種々のマイクロ命令が例
えばアドレス１，２゜３、、、、、ｊ等に書き込まれて
いるとき、これらの同じマイクロ命令はアドレスｊ＋ｋ
を有するＲＡＭメモリＭＶＩの記憶ゾーンに格納される
。従って変換パラメータは名称とアドレスとを示すラベ
ルがら成り、名称はマイクロ命令の名称を示し、アドレ
スはチャイルドカードＣＦＩ、のメモリＭＰＦＩ、中の
該マイクロ命令を格納したアドレスｊを示す。これらの
変換パラメータは、メモリＭＰＦＩ、のアドレスｊの値
をＲＡＭメモリＭＶＩのアドレス値ｊ＋ｋに変更させる
。

加算すべきｋの値はコアＮＹに格納されたマイクロ命令
によって指示される。

要するに、メモリＭＰＦ１．の内容の検査では、プログ
ラムＰＭＦ、が書き込まれた記憶ゾーンの始点で、メモ
リＭＰＦＩ、が書込み済みであることを示す一連のビッ
トを読み取る。この検査で正の回答が得られると、次の
段階Ｐ４に移行する。誤の回答が得られるとカードＣＦ
Ｉ２のマイクロソフトウェアのローディングに直接移行
する。

ｌｌＩ：この段階では、マイクロソフトウェアＰＭＦ　
。

をＲＡＭメモリＭＶＩの段階Ｐ１で準備されたアドレス
に転送する０次に段階Ｐ５に移行する。

８ＬＩＬ！ｉ二この段階では、チャイルドカードのマイ
クロソフトウェアのブランチアドレスと該マイクロソフ
トウェアに格納された変数のアドレスとをＲＡＭメモリ
ＭＶＩの新しいローディングアドレスに適応させる。こ
の処理では、マイクロプロセッサＭＩＰＩが変換パラメ
ータを読取り、各パラメータ毎に指示されたアドレスｊ
に量ｋを加算する。この量には、対応するマイクロ命令
を記憶すべきＲＡＭメモリＭＶＩの新しいアドレスｊ＋
ｋを得るためにアドレスｊに加算される値である。従っ
て処理Ｐ５では、ペアレンＩ・カードＣＭＩ、のＲＡＭ
メモリＭＶＩにＲＯＭメモリＭＰＦ１．から転送された
マイクロソフトウェアがＲＡＭメモリＭＶＩ内で実行可
能になる。処理Ｐ５が終了すると次の処理Ｐ６に移行す
る。

［：マイクロソフトウエアＰＨ＾Ｓの実行準備が整う、
この実行は、コンピュータの中央処理装置ＣＰＵが周辺
装置Ｏｒ’ＥＲ，によって使用される適用業務プログラ
ムを実行する準備ができたときに該中央処理装置が選択
した時点で行なわれる。マイクロソフトウェアが実行さ
れると、次にチャイルドカードＣＦＩ２またはその他の
任意のチャイルドカードのマイクロソフトウェアＰＭＦ
２をＲＡＭメモリＭＶＩにロードする処理に移行する。

【図面の簡単な説明】

第１図は本発明の結合器の構造を示す説明図、第２図は
第１種の従来技術の結合器の構造を示す説明図、第３図
は第２種の従来技術の結合器の構造を示す説明図、第４
図は特定適用業務に関するマイクロソフトウェアを構成
する種々のアセンブリの説明図、第５図は特にチャイル
ドカードに内蔵されたマイクロソフトウェア部分をペア
レントカードに転送する手順を示す本発明の結合器の動
作の説明図、第６図は各適用業務に関するマイクロソフ
トウェア全体を実行以前にペアレントカードにロードす
る手順を示すフローチャートである。ＣＰＵ・・・・・・中央処理装置、０ＰＥＲ，，０ＰＥ
Ｒ２・・・・・・周辺装置、ＰＭ八へ・・・・・・適用
業務マイクロソフトウェア、ＣＨＩ、・・・・・・ペア
レントカード、ＣＦｌ、、ＣＦＩ、・・・・・・チャイ
ルドカード、ＢＵＳＩ　、ＢｔｌＳＭＩ・・・・・・出
力バス、ＩＮＴ、　、ＩＮＴ２゜ＩＮＴ３．ＩＮＴ、、
ＩＮＴ５．ＩＮＴ＠−−−−−−インタフェース、ＭＶ
Ｉ・・・・・・ＲＡＭメモリ、ＭＰ旧、ＭＰＦＩ、　、
ＭＰＦＩ２・・・・・・ＲＯＭメモリ、へＰ１．．八Ｐ
Ｉ２・・・・・・適用業務回路。ＦＩ　Ｇ、　１ＯＲＯ＼

Claims

【特許請求の範囲】

（１）中央処理装置と該中央処理装置に格納された少な
くとも１つの適用業務プログラムを使用する周辺装置と
の間の情報転送を制御する少なくとも１つの適用業務マ
イクロソフトウェアを含み、少なくとも１つのチャイル
ドカードに結合したペアレントカードを含み、前記ペア
レントカードが、中央処理装置の出力バスに接続される
第１インタフェースと、チャイルドカードに接続される
第２インタフェースと、第１及び第２のインタフェース
間に配置された指令制御用マイクロプロセッサとを含み
、前記チャイルドカードが、周辺装置に接続されるイン
タフェースとペアレントカードに接続されるインタフェ
ースとを含むコンピュータの中央処理装置と種々の周辺
装置との間の多機能結合器であつて、前記ペアレントカードが、マイクロプロセッサの出力バ
スに接続されたＲＡＭメモリと第１ＲＯＭメモリとを有
し、前記チャイルドカードが第２ＲＯＭメモリを有し、
適用業務マイクロソフトウェアが、ペアレントカードの
第１ＲＯＭメモリに格納され全部の適用業務マイクロソ
フトウェアに共通の第１部分と、チャイルドカードの第
２ＲＯＭメモリに格納されチャイルドカードに結合され
た周辺装置によつて使用される適用業務に特定された第
２部分とを含み、前記第２部分はペアレントカードのＲ
ＡＭメモリに転送された後で始めて実行可能になること
を特徴とする多機能結合器。
（２）第１及び第２のＲＯＭメモリが再プログラム可能
なＥＰＲＯＭ型メモリであることを特徴とする請求項１
に記載の結合器。
（３）チャイルドカードが、周辺装置からペアレントカ
ードへの情報の伝送を確保するためにペアレントカード
との接続インタフェースと周辺装置との接続インタフェ
ースとの間に配置された適用業務回路を含むことを特徴
とする請求項１または２に記載の結合器。
（４）適用業務マイクロソフトウェアのコアが、第１Ｒ
ＯＭメモリに格納されていることを特徴とする請求項１
から３のいずれか一項に記載の結合器。
（５）順次に、（Ａ）適用業務マイクロソフトウェアのコアをＲＡＭメ
モリにロードし、次にコアの制御下に前記マイクロソフ
トウェアの第１部分を同じＲＡＭメモリにロードする初
期化段階と、（Ｂ）一連の第２部分ローディング段階とを含み、前記
段階（Ｂ）が、異なる６つの連続段階、即ち、（Ｐ１）
適用業務マイクロソフトウェアの第２部分を受容する受
入れ構造（ＲＡＭメモリ）を準備する段階と、（Ｐ２）チャイルドカードの有無及び良好な動作を試験
する段階と、（Ｐ３）第２ＲＯＭメモリの内容及び該メモリに含まれ
た変換パラメータを検査する段階と、（Ｐ４）第２ＲＯＭメモリの内容をＲＡＭメモリに転送
する段階と、（Ｐ５）ブランチアドレスと変数アドレスとをＲＡＭメ
モリのローディングアドレスに適応させる段階と、（Ｐ
６）コンピュータの中央処理装置によつて選択された時
点に適用業務マイクロソフトウェアを実行する段階とを
含むことを特徴とする請求項４に記載の結合器の使用方
法。
（６）段階（Ｐ１）では、適用業務マイクロソフトウェ
アの第２部分を受容するＲＡＭの場所が零にリセットさ
れ、該第２部分に割当てられた対応アドレスが指示され
ることを特徴とする請求項５に記載の方法。
（７）第２ＲＯＭメモリの内容をＲＡＭメモリに転送す
る段階では、対応するアドレスに転送が行なわれること
を特徴とする請求項６に記載の方法。