JPH0638275B2 - ディジタル信号プロセッサ - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はディジタル信号プロセッサ（以下、ＤＳＰと称
する）に関する。

背景技術 家庭や車内においてコンサートホールや劇場における音
響空間、例えば、残響音や臨場感を作り出すために音場
制御をなすことができるオーディオ信号処理装置が公知
であり、例えば特開昭６４−７２６５１号公報に示され
ている。このようなオーディオ信号処理装置は、チュー
ナ等のオーディオ信号源から出力されたオーディオ信号
をディジタル演算処理することにより音場制御を施すＤ
ＳＰが設けられている。ＤＳＰは四則演算等の演算処理
を行なう演算手段、該演算手段に供給するオーディオ信
号データを記憶するデータメモリや該データメモリに記
憶された信号データを遅延させるための遅延用メモリを
備えている。ＤＳＰ内では予め定められたプログラムに
従って各メモリ間及びメモリから演算手段へ信号データ
を転送して信号データの演算処理を高速で繰り返し行な
うことができるように構成されている。またプログラム
はＤＳＰ内のＲＡＭ等の書き換え可能なプログラムメモ
リに書き込まれており、操作により音場モードが切り換
えられる毎にＤＳＰ外のマイクロコンピュータによりプ
ログラムが変更される。すなわちプログラムを変更する
ことによりあらゆる音響空間を作り出せるのである。

また、ＤＳＰにはディジタル信号入力用の入力ポートを
複数備えているものがある。例えば、第２図に示すよう
にチューナ等のアナログオーディオ信号源１からのアナ
ログオーディオ信号をＡ／Ｄ変換器２によってディジタ
ル化した信号がＤＳＰ３の第１入力ポートＩＮ_１に供給
され、ＣＤ（コンパクトディスク）プレーヤ等のディジ
タルオーディオ信号源４からのディジタルオーディオ信
号がＤＩＲ（ディジタルオーディオインターフェースレ
シーバ）５を介してＤＳＰ３の第２入力ポートＩＮ_２に
供給されるようになっている。第１及び第２入力ポート
ＩＮ_１，ＩＮ_２には入力レジスタ６，７が各々設けら
れ、供給されたディジタルオーディオ信号が入力レジス
タ６又は７に順次保持される。入力レジスタ６，７は共
通のデータバス８に接続されている。このデータバス８
には演算処理部９のデータメモリ（図示せず）が接続さ
れ、通常、ＤＳＰ３に供給されたディジタル信号データ
は演算処理のためにデータメモリに書き込まれるように
なっている。

ところで、入力レジスタ６又は７に保持された信号デー
タは上記のプログラムメモリに書き込まれたプログラム
に従ってデータメモリ等の素子に転送される。よって、
入力レジスタ６に保持された入力信号データをデータメ
モリに転送して演算処理する場合と、入力レジスタ７に
保持された入力信号データをデータメモリに転送してそ
の後の同一の演算処理する場合とでは異なるプログラム
を用いなければならず、処理すべきディジタル信号を入
力する入力ポートを切換える毎にマイクロコンピュータ
からプログラムを転送して書き換えをしなければならな
い。しかしながら、入力ポート毎にマイクロコンピュー
タ内のＲＯＭ等のメモリに多数のプログラムを記憶させ
ておくために記憶容量の大なるメモリを必要とするとい
う問題点があった。

また、従来のＤＳＰとして第３図に示すように第１及び
第２入力ポートＩＮ_１，ＩＮ_２には切換スイッチ１０が
接続され、第１及び第２入力ポートＩＮ_１，ＩＮ_２への
各入力ディジタル信号のうち一方が切換スイッチ１０に
よって選択的に入力レジスタ６に供給されるものがあ
る。切換スイッチ１０の選択切換はマイクロコンピュー
タからの指令に応じて行なわれる。

しかしながら、このＤＳＰにおいては、第１及び第２入
力ポートＩＮ_１，ＩＮ_２の２系統の入力ポートを同時に
使用することができない。よって、１つの入力ポートで
は通常、２チャンネルのディジタル信号しか扱えないの
で、ＤＳＰをカスケード接続したり、２系統（４チャン
ネル分）のディジタル信号を同時に入力して処理するこ
とができないという問題点があった。

発明の概要 ［発明の目的］ 本発明の目的は、入力ポートの数だけプログラムをマイ
クロコンピュータ内のメモリに記憶させなくても処理す
べきディジタル信号を入力する入力ポートを切換えるこ
とができかつ複数系統のディジタル信号を処理すること
ができるＤＳＰを提供することである。

［発明の構成］ 本発明のＤＳＰは、処理すべきディジタル信号が供給さ
れる複数の入力ポートと、該入力ポート毎に設けられ入
力ポートに供給されたディジタル信号を保持し出力が共
通のデータバスに接続された入力レジスタとを備えたＤ
ＳＰであり、複数の入力ポートのいずれか１の出力を制
御信号に応じて選択的に１の入力レジスタに接続する切
換手段を有することを特徴としている。

実施例 以下、本発明の実施例を図面を参照しつつ詳細に説明す
る。

第１図に示した本発明の一実施例たるＤＳＰにおいて
は、第１入力ポートＩＮ_１にはＡ／Ｄ変換器２からディ
ジタルオーディオ信号が供給され、第２入力ポートＩＮ
_２にはＤＩＲ５からディジタルオーディオ信号が供給さ
れることは従来と同様である。第１入力ポートＩＮ_１に
は切換手段としての切換スイッチ１０が接続され、第１
入力ポートＩＮ_１への入力ディジタル信号が切換スイッ
チ１０を介して入力レジスタ６に供給される。また第２
入力ポートＩＮ_２は入力レジスタ７に直接接続されると
共に切換スイッチ１０にも接続されている。切換スイッ
チ１０は後述の制御レジスタ２１に保持された制御信号
に応じて第１及び第２入力ポートＩＮ_１，ＩＮ_２のいず
れか一方からの信号を選択的に入力レジスタ６に中継供
給する。

入力レジスタ６，７の出力はデータバス８に接続されて
いる。データバス８はデータ群を一時記憶するデータメ
モリ１１及び乗算器１２の一方の入力にバッファメモリ
１９を介して接続されている。乗算器１２の他方の入力
にはバッファメモリ１３を介して係数メモリ１４が接続
され、係数メモリ１４には係数データ群が記憶される。
後述のシーケンスコントローラ２０からのタイミング信
号に応じて係数メモリ１４に記憶された係数データ群の
うちから１つの係数データが順次読み出され、それがバ
ッファメモリ１３に供給されて保持される。バッファメ
モリ１３に保持された係数データは乗算器１２に供給さ
れる。ＡＬＵ（加算器）１５は乗算器１２の計算出力を
累算するために設けられており、一方の入力に乗算器１
５の計算出力が供給され、他方はデータバス８に接続さ
れている。ＡＬＵ１５の計算出力にはアキュームレータ
１６が接続され、アキュームレータ１６の出力はデータ
バス８に接続されている。またデータバス８に出力レジ
スタ１７，１８が接続されている。出力レジスタ１７，
１８は演算処理された信号データを保持しその保持デー
タを第１及び第２出力ポートＯＵＴ_１，ＯＵＴ_２から出
力する。

データメモリ１１、乗算器１２、係数メモリ１４、ＡＬ
Ｕ１５、アキュームレータ１６等の素子間のデータ転送
や演算等の動作タイミングはシーケンスコントローラ２
０によって制御される。シーケンスコントローラ２０は
プログラムメモリ３０に書き込まれた処理プログラムに
従って動作すると共にマイクロコンピュータ２３からの
指令に応じて動作する。マイクロコンピュータ２３から
の指令としての制御信号はインターフェース２２を介し
て上記した制御レジスタ２１に供給されて保持される。
マイクロコンピュータ２３はキーボード２４のキー操作
に応じて処理プログラムの書き換えや係数メモリ１４の
係数データの書き換えを制御する。制御レジスタ２１は
保持すべき内容が予め各々定められた複数の保持ビット
を有し、入力ディジタルオーディオ信号、ＤＳＰ３及び
マイクロコンピュータ２３との間の同期やスイッチ１０
の切換制御等の情報の交換のために設けられている。

なお、ＤＳＰ３には更に遅延データを作成するために外
部接続するメモリのデータ書き込み及び読み出しを制御
するメモリ制御回路やその遅延時間データ群を記憶する
遅延時間メモリ等の素子が設けられているが、本発明と
は直接関係ないので図示していない。

また、ＤＩＲ５はバイフェーズ変調を施したディジタル
信号を復調するために設けられている。

かかる構成において、切換スイッチ１０は通常、第１入
力ポートＩＮ_１を選択した状態になっている。この第１
入力ポートＩＮ_１選択状態には、第１入力ポートＩＮ_１
に供給されたＡ／Ｄ変換器２からのディジタルオーディ
オ信号が信号データとして切換スイッチ１０を介して入
力レジスタ６に供給される。入力レジスタ６への信号デ
ータに同期して図示しないプログラムカウンタが初期値
から動作してプログラムメモリ３０からプログラムの動
作ステップが順に読み出されてシーケンスコントローラ
３０に供給される。プログラムメモリ３０に書き込まれ
ているプログラムが入力レジスタ６への入力信号データ
をデータメモリ１１に転送する命令ステップを有し所定
の演算処理を行なうための第１プログラムであるとする
と、その転送命令ステップに応じてシーケンスコントロ
ーラ３０が動作指令信号を発生し、入力レジスタ６に保
持された信号データがデータメモリ１１にデータバス８
を介して転送されて所定番地に書き込まれる。

所定の演算処理としては、例えば、第１入力ポートＩＮ
_１の入力信号データをデータメモリ１１に順次転送して
書き込み、データメモリ１１に記憶された信号データは
順次読み出されてバッファメモリ１９に供給されて保持
される。一方、係数メモリ１４から係数データが順次読
み出されてバッファメモリ１３に供給されて保持され
る。バッファメモリ１３から係数データが、またバッフ
ァメモリ１９から信号データが乗算器１２に各々供給さ
れ、乗算器１２においてそれらが次々乗算される。この
乗算されて得られた値がＡＬＵ１５において前回までの
値（アキュームレータ１６に保持された値）と累算され
てその演算結果がアキュームレータ１６において保持さ
れる。

切換スイッチ１０の第１入力ポートＩＮ_１選択状態にお
いて、第２入力ポートＩＮ_２に供給されたディジタルフ
ィルタ５からのディジタルオーディオ信号に対して第１
プログラムと同一の演算処理を行なう場合には従来と同
様にプログラムメモリ３０を第１プログラムから入力レ
ジスタ７への入力信号データをデータメモリ１１に転送
する命令ステップを有し所定の演算処理を行なうための
第２プログラムに書き換える必要がある。

ところが、切換スイッチ１０の第１入力ポートＩＮ_１選
択状態において、例えば、キーボード２４の所定のキー
操作されて入力ポート切換指令信号が発生すると、マイ
クロコンピュータ２３から新たな制御信号がインターフ
ェース２２を介して制御レジスタ２１の所定ビット位置
（切換スイッチ１０に接続されている）に供給される。
よって、制御レジスタ２１の所定ビット位置の保持内容
が例えば、論理“０”から“１”に反転する。これによ
り切換スイッチ１０は第２入力ポートＩＮ_２の選択状態
に切り換わる。第２入力ポートＩＮ_２選択状態には、第
２入力ポートＩＮ_２に供給されたＤＩＲ５からのディジ
タルオーディオ信号が信号データとして切換スイッチ１
０を介して入力レジスタ６に供給される。従って、この
場合には第２入力ポートＩＮ_２に供給された信号データ
は入力レジスタ６に供給されて保持されるので、所定の
演算処理を行なうならば、第１入力ポートＩＮ_１選択状
態と同様にプログラムメモリ３０には第１プログラムが
記憶されていれば良いのである。すなわち、第２入力ポ
ートＩＮ_２からの入力レジスタ６への信号データに同期
してプログラムカウンタが初期値から動作してプログラ
ムメモリ３０から第１プログラムの動作ステップが順に
読み出されてシーケンスコントローラ２０に供給され
る。第１プログラムの転送命令ステップに応じてシーケ
ンスコントローラ２０が動作指令信号を発生し、入力レ
ジスタ６に保持された信号データがデータメモリ１１に
データバス８を介して転送されて所定番地に書き込まれ
るのである。

次に、第１入力ポートＩＮ１及び第２入力ポートＩＮ２
に各々供給された２つのディジタル信号に対して同時に
演算処理を施す場合について説明する。

この場合には、例えば、第１入力ポートＩＮ１の入力デ
ータをデータメモリ１１に転送する命令ステップと、第
２入力ポートＩＮ２の入力データをデータメモリ１１に
転送する別の指令ステップを有し、所定の演算処理を行
うための第３プログラムが、第１プログラムの場合と同
様に、マイクロコンピュータ２３からインターフェース
２２を介してプログラムメモリ３０に書き込まれる。

また、マイクロコンピュータ２３から制御信号がインタ
ーフェース２２を介して制御レジスタ２１の所定ビット
位置に供給される。これにより切換スイッチ１０は第１
入力ポートＩＮ１の選択状態となる。第１入力ポートＩ
Ｎ１選択状態には、第１入力ポートＩＮ１に供給された
Ａ／Ｄ変換器２からのディジタルオーディオ信号が信号
データとして切換スイッチ１０を介して入力レジスタ６
に、また第２入力ポートＩＮ２に供給されたＤＩＲ５か
らのディジタルオーディオ信号が信号データとして入力
レジスタ７に供給される。従って、この場合には、第１
入力ポートＩＮ１からの入力レジスタ６への信号データ
に同期してプログラムカウンタが初期値から動作してプ
ログラムメモリ３０から第３プログラムの動作ステップ
が順に読み出されてシーケンスコントローラ２０に供給
される。第３プログラムの転送命令ステップに応じてシ
ーケンスコントローラ２０が動作命令指示信号を発生
し、入力レジスタ６に保持された信号データがデータメ
モリ１１にデータバス８を介して転送されて所定番地に
書き込まれ、同様に入力レジスタ７に保持された信号デ
ータがデータメモリ１１にデータバス８を介して転送さ
れて、異なる所定番地に書き込まれるのである。

なお、ディジタルオーディオ信号は、オーディオ情報を
示す複数ビット、クロックビット及び左右チャンネルビ
ットから形成される並列データ信号である。左右チャン
ネルビットはオーディオ情報が左右チャンネルのいずれ
かであるかを示し、例えば、左チャンネルで論理
“１”、右チャンネルで論理“０”となる。この左右チ
ャンネルビットが制御レジスタ２１に供給されており、
上記のプログラムカウンタが左右チャンネルビットの例
えば、論理“０”から“１”への反転に同期して初期値
から動作しシーケンスコントローラ３０が動作指令信号
を発生するのである。

また、上記した実施例においては、切換スイッチ１０が
第１及び第２入力ポートＩＮ_１，ＩＮ_２に各々入力され
る信号のうちのいずれか１の信号を選択的に入力レジス
タ６に中継供給するが、３つ以上の入力ポートに各々入
力される信号のうちのいずれか１の信号を１の入力レジ
スタに中継供給するようにしても良い。

発明の効果 以上の如く、本発明のＤＳＰにおいては、複数の入力ポ
ートのいずれか１の出力を制御信号に応じて選択的に１
の入力レジスタに接続する切換手段が設けられている。
よって、第１入力ポートへ供給されたディジタル信号に
対して施した演算処理と同一の処理を第２入力ポートへ
供給されるディジタル信号に対しても内部に書き込まれ
たプログラムを変更することなく行なうことができる。
これにより、マイクロコンピュータ内のメモリに記憶さ
せるプログラム数を減らすことができるので記憶容量の
大なるメモリを必要としなくなり、低コスト化を図るこ
とができる。また、ＤＳＰ内のプログラム書換え回数が
減るので、マイクロコンピュータ側の処理負担が軽くな
るという利点もある。

また、第１及び第２入力ポートへ各々供給された２つの
ディジタル信号に対して同時に演算処理を施すこともＤ
ＳＰをカスケード接続して用いたり、４チャンネルＡ／
Ｄ変換器からの２系統の出力信号を同時入力させて処理
することができる。

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図及び
第３図は従来のＤＳＰを示すブロック図である。 主要部分の符号の説明 ３…ＤＳＰ ６，７…入力レジスタ １０…切換スイッチ ２１…制御レジスタ ２３…マイクロコンピュータ

Claims (2)

【特許請求の範囲】
1. 【請求項１】処理すべきディジタル信号が供給される複
   数の入力ポートと、該入力ポート毎に設けられ入力ポー
   トに供給されたディジタル信号を保持し出力が共通のデ
   ータバスに接続された入力レジスタとを備えたディジタ
   ル信号プロセッサであって、前記複数の入力ポートのい
   ずれか１の出力を制御信号に応じて選択的に１の入力レ
   ジスタに接続する切換手段を有することを特徴とするデ
   ィジタル信号プロセッサ。
2. 【請求項２】外部から供給されるポート切換指令信号を
   前記制御信号として保持する制御レジスタを有すること
   を特徴とする請求項１記載のディジタル信号プロセッ
   サ。