JPH0638456B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0638456B2 JPH0638456B2 JP1711086A JP1711086A JPH0638456B2 JP H0638456 B2 JPH0638456 B2 JP H0638456B2 JP 1711086 A JP1711086 A JP 1711086A JP 1711086 A JP1711086 A JP 1711086A JP H0638456 B2 JPH0638456 B2 JP H0638456B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- nitride film
- spin
- semiconductor device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 3
- 238000000034 method Methods 0.000 title description 7
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 14
- 239000010410 layer Substances 0.000 description 12
- 150000004767 nitrides Chemical class 0.000 description 10
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 230000035882 stress Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に多層配線の
層間絶縁膜の形成方法に関する。
層間絶縁膜の形成方法に関する。
従来、多層配線の層間絶縁膜としてはプラズマＣＶＤ法
によるシリコン窒化膜が用いられている。
によるシリコン窒化膜が用いられている。
〔発明が解決しようとする問題点〕 上述した従来のプラズマＣＶＤ法によるシリコン窒化膜
の層間膜では、以下に述べる欠点がある。
の層間膜では、以下に述べる欠点がある。
従来のプラズマＣＶＤ法では膜形成温度が３００℃以上
で行なわれており、このため、アルミニウム配線中に下
地シリコン基板との熱膨張係数の差により圧縮応力が発
生し、これによってヒロックと呼ばれる突起が発生して
しまうという欠点があった。また、ヒロック発生をさけ
るため低温で成長すると膜が脆弱になり耐湿性や機械強
度が弱くなるという欠点があった。またアルニウム上に
直接プラズマ窒化膜を成長すると後工程の熱処理中にア
ルミニウム膜中、膜表面からガスの圧力によって窒化膜
がふくれて破れるという欠点もあった。
で行なわれており、このため、アルミニウム配線中に下
地シリコン基板との熱膨張係数の差により圧縮応力が発
生し、これによってヒロックと呼ばれる突起が発生して
しまうという欠点があった。また、ヒロック発生をさけ
るため低温で成長すると膜が脆弱になり耐湿性や機械強
度が弱くなるという欠点があった。またアルニウム上に
直接プラズマ窒化膜を成長すると後工程の熱処理中にア
ルミニウム膜中、膜表面からガスの圧力によって窒化膜
がふくれて破れるという欠点もあった。
本発明の層間絶縁膜の製造方法は従来技術の問題点を解
決するために以下に述べる方法を有している。
決するために以下に述べる方法を有している。
第１アルミ配線のヒロックを防止するため、プラズマＣ
ＶＤ法により、２００℃以下の低い温度でＳｉＨ４とＮ
２Ｏを導入してシリコン酸化膜を形成する。次に平担性
を改善するために、全面にスピンオングラスをスピンコ
ートし、４５０℃で焼き固める。
ＶＤ法により、２００℃以下の低い温度でＳｉＨ４とＮ
２Ｏを導入してシリコン酸化膜を形成する。次に平担性
を改善するために、全面にスピンオングラスをスピンコ
ートし、４５０℃で焼き固める。
さらに全面にプラズマＣＶＤ法により、３００℃以上の
高温でＳｉＨ４とＮＨ３を導入して固いち密な耐湿性の
良いシリコン窒化膜を形成する。
高温でＳｉＨ４とＮＨ３を導入して固いち密な耐湿性の
良いシリコン窒化膜を形成する。
次に本発明について図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。Ｐ形シリ
コン基板１の主表面上にシリコン酸化物及びリンガラス
層からなる絶縁膜２が約１．０μｍ形成され、その上に
第１層のアルミ配線３が約１μｍ形成されている。（第
１図ａ）次に主表面全面にプラズマ化学的気相成長（Ｃ
ＶＤ）によりＳｉＨ4を１００sccm，Ｎ２Ｏを１１５０s
ccm導入し、３８０ｋＨｚの高周波プラズマを０．０７
Ｗ／cm2のパワーで２００℃以下の温度において、シリ
コン酸化膜４を０．５μｍ形成する（第１図ｂ）次にリ
ンドーブスピンオングラス５を回転塗布し段部にテーパ
ーをつけ３５０℃，４５０℃窒素雰囲気中でそれぞれ３
０分焼き固める。この時の熱処理がアルミとシリコンの
アロイ工程を兼ねる。（第１図ｃ）さらに主表面全面に
プラズマ化学的気相成長によりＳｉＨ4を１５０sccm，
ＮＨ3を４５０sccm，Ｎ２を４５０sccm導入し、０．２
７Ｗ／cm2のパワーで３００℃以上の温度でシリコン窒
化膜６を０．５μｍ形成する（第１図ｄ）次に第２層の
アルミ配線７を約１．０μｍの厚さで形成する。
コン基板１の主表面上にシリコン酸化物及びリンガラス
層からなる絶縁膜２が約１．０μｍ形成され、その上に
第１層のアルミ配線３が約１μｍ形成されている。（第
１図ａ）次に主表面全面にプラズマ化学的気相成長（Ｃ
ＶＤ）によりＳｉＨ4を１００sccm，Ｎ２Ｏを１１５０s
ccm導入し、３８０ｋＨｚの高周波プラズマを０．０７
Ｗ／cm2のパワーで２００℃以下の温度において、シリ
コン酸化膜４を０．５μｍ形成する（第１図ｂ）次にリ
ンドーブスピンオングラス５を回転塗布し段部にテーパ
ーをつけ３５０℃，４５０℃窒素雰囲気中でそれぞれ３
０分焼き固める。この時の熱処理がアルミとシリコンの
アロイ工程を兼ねる。（第１図ｃ）さらに主表面全面に
プラズマ化学的気相成長によりＳｉＨ4を１５０sccm，
ＮＨ3を４５０sccm，Ｎ２を４５０sccm導入し、０．２
７Ｗ／cm2のパワーで３００℃以上の温度でシリコン窒
化膜６を０．５μｍ形成する（第１図ｄ）次に第２層の
アルミ配線７を約１．０μｍの厚さで形成する。
以上説明したように本発明は以下に示す４つの効果があ
る。第１は層間絶縁膜が上層窒化膜、下層酸化膜の２層
構造となっているため、スルーホール形成時の製造上の
バラツキを吸収することができる。すなわち、スルーホ
ールの形成において第２層アルミ配線のステップカバレ
ジを良くするため等方性エッチと異方性エッチの組み合
わせにより階段部を形成している。この時ＣＦ４とＯ2
よる等方性エッチでは窒化膜と酸化膜のエッチングレー
トは１０倍以上の選択比があるため、上層窒化膜のエッ
チングレートのバラツキが生じても下層の酸化膜表面で
エッチングを止めることができ、製造上のバラツキを吸
収できる。
る。第１は層間絶縁膜が上層窒化膜、下層酸化膜の２層
構造となっているため、スルーホール形成時の製造上の
バラツキを吸収することができる。すなわち、スルーホ
ールの形成において第２層アルミ配線のステップカバレ
ジを良くするため等方性エッチと異方性エッチの組み合
わせにより階段部を形成している。この時ＣＦ４とＯ2
よる等方性エッチでは窒化膜と酸化膜のエッチングレー
トは１０倍以上の選択比があるため、上層窒化膜のエッ
チングレートのバラツキが生じても下層の酸化膜表面で
エッチングを止めることができ、製造上のバラツキを吸
収できる。
次に下層酸化膜を２００℃以下の低温で形成するため、
膜成長時にシリコン基板全体にかかる熱ストレスを小さ
くすることができる。このため、基板上のアルミ配線に
かかる圧縮応力も小さくでき、ヒロックの発生を著しく
抑えることができる。
膜成長時にシリコン基板全体にかかる熱ストレスを小さ
くすることができる。このため、基板上のアルミ配線に
かかる圧縮応力も小さくでき、ヒロックの発生を著しく
抑えることができる。
また、従来法の様に下層の絶縁膜が窒化膜の場合、後工
程の熱処理の際、窒化膜とアルミの反応もしくはアルミ
中のガスの吹き出し等による窒化膜のフクレ現象が生じ
る。本発明の様に下層が酸化膜しかも２００℃以下の低
温形成膜であるため多孔質的であるから、次工程のスピ
ンオングラス焼き固めの熱処理の際アルミ中、または表
面アウトガスは、酸化膜中を通って拡散し、フクレ現象
を防ぐことができる。
程の熱処理の際、窒化膜とアルミの反応もしくはアルミ
中のガスの吹き出し等による窒化膜のフクレ現象が生じ
る。本発明の様に下層が酸化膜しかも２００℃以下の低
温形成膜であるため多孔質的であるから、次工程のスピ
ンオングラス焼き固めの熱処理の際アルミ中、または表
面アウトガスは、酸化膜中を通って拡散し、フクレ現象
を防ぐことができる。
また上層の窒化膜は３００℃以上の高温で形成するた
め、堅くち密で耐湿性にすぐれた膜にできる。
め、堅くち密で耐湿性にすぐれた膜にできる。
第１図(a)乃至(e)は本発明の一実施例の縦断面図。 １……シリコン基板、２……シリコン酸化膜、３……第
１層アルミニウム配線、４……下層プラズマＣＶＤ酸化
膜、５……スピンオングラス、６……上層プラズマＣＶ
Ｄ窒化膜、７……第２層アルミニウム配線。
１層アルミニウム配線、４……下層プラズマＣＶＤ酸化
膜、５……スピンオングラス、６……上層プラズマＣＶ
Ｄ窒化膜、７……第２層アルミニウム配線。
Claims (1)
- 【請求項１】第１の配線電極を形成した後、表面にプラ
ズマＣＶＤ法によりシリコン酸化膜を２００℃以下の温
度で形成してスピンオングラス膜をスピンコートし、熱
処理して焼き固めた後、プラズマＣＶＤ法によりシリコ
ン窒化膜を３００℃以上の温度で形成することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1711086A JPH0638456B2 (ja) | 1986-01-28 | 1986-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1711086A JPH0638456B2 (ja) | 1986-01-28 | 1986-01-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62174944A JPS62174944A (ja) | 1987-07-31 |
| JPH0638456B2 true JPH0638456B2 (ja) | 1994-05-18 |
Family
ID=11934889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1711086A Expired - Lifetime JPH0638456B2 (ja) | 1986-01-28 | 1986-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638456B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS637651A (ja) * | 1986-06-27 | 1988-01-13 | Toshiba Corp | 半導体装置の製造方法 |
| JPH07302893A (ja) * | 1994-04-28 | 1995-11-14 | Xerox Corp | 薄膜構造のメタル層におけるヒロック阻止用双対絶縁キャッピング層 |
-
1986
- 1986-01-28 JP JP1711086A patent/JPH0638456B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62174944A (ja) | 1987-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2640174B2 (ja) | 半導体装置およびその製造方法 | |
| US4305974A (en) | Method of manufacturing a semiconductor device | |
| JP3967567B2 (ja) | 半導体装置およびその製造方法 | |
| US5366850A (en) | Submicron planarization process with passivation on metal line | |
| US5631197A (en) | Sacrificial etchback layer for improved spin-on-glass planarization | |
| KR20020072259A (ko) | 반도체 장치의 제조방법 및 반도체 장치 | |
| JP3176017B2 (ja) | 半導体装置の製造方法 | |
| JPH0638456B2 (ja) | 半導体装置の製造方法 | |
| JPH05206282A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JP2606315B2 (ja) | 半導体装置の製造方法 | |
| JP2716156B2 (ja) | 半導体装置の製造方法 | |
| JP2976442B2 (ja) | 絶縁膜の形成方法 | |
| JP2830604B2 (ja) | 半導体装置の製造方法 | |
| JP4236805B2 (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH0563019B2 (ja) | ||
| JPH03159124A (ja) | 半導体装置の製造方法 | |
| JP2900718B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07226438A (ja) | 半導体装置の製造方法 | |
| JP2629587B2 (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JP3112755B2 (ja) | ＴｉＮ膜の形成方法 | |
| JPH07130732A (ja) | 半導体装置及びその製造方法 | |
| JPH07288254A (ja) | 半導体装置およびその製造方法 | |
| JPH07130847A (ja) | 半導体装置およびその製造方法 | |
| JPS6350040A (ja) | 半導体装置の製造方法 |