JPS6350040A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS6350040A
JPS6350040A JP19454586A JP19454586A JPS6350040A JP S6350040 A JPS6350040 A JP S6350040A JP 19454586 A JP19454586 A JP 19454586A JP 19454586 A JP19454586 A JP 19454586A JP S6350040 A JPS6350040 A JP S6350040A
Authority
JP
Japan
Prior art keywords
film
psg
silica
silica film
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19454586A
Other languages
English (en)
Inventor
Keiichiro Uda
啓一郎 宇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19454586A priority Critical patent/JPS6350040A/ja
Publication of JPS6350040A publication Critical patent/JPS6350040A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は半導体装置に関し、特に信頼性高きパッシベー
ション膜と備えた半導体装置の製造方法に関する。
(従来の技術) 半導体装置のパッシベーション膜には、通常、二酸化シ
リコン(8i02)、窒化シリコン(S i 3N4 
)または燐硅酸ガラス(PEG)などの絶縁膜が用いら
れ、特に信頼性を重んする場合にはシリコン窒化膜が多
用される。このシリコン窒化膜にはプラズマ化学気相成
長法による堆積膜が従来よく利用され、特にモノシラン
(SiH4)とアンモニア(NHa)または窒素(N2
)の混合ガスを低温(200〜350℃)且つ低圧(1
0〜1 torr以下)下で反応させる低温成長法によ
ることが多い。
(発明が解決しようとする問題点) 一般に、これらの絶縁膜はパッシベーション膜として用
いた場合それぞれ一長一短があり、例えば燐硅酸ガラス
(PSG)は配線導体などに対する被覆性(カバレージ
)および耐湿性に難点を持ち、また、プラズマ・シリコ
ンtg1化膜(Si3m4)はこの燐硅酸ガラスに比べ
れば被覆性および耐湿性で優(Ik示すものの他方では
機械的応力が太きすぎるとか或いは高温処理全行なった
際アルミ配線導体を消失せしめたり内部を空洞化したり
するなど信頼性上重大な事故をひき起こす。更に、二酸
化シリコン(Si02)はこれら2つの絶縁膜のほぼ中
間に位し燐硅酸ガラスに比べれば艮好な被覆性を備え1
だシリコン窒化膜のような機械的応力を半導体素子等に
加えることもないが代わってパッシベーション効果は両
者の倒れにも及ばない膜質を示す。このように従来のパ
ッシベーション膜にはそれぞれ長所と短所とがあり何れ
も単独では信頼性を充分床証し得ないので複合膜の提案
が盛んである。この提案される複合膜の一つは、半導体
素子および配線導体上に被覆性の艮い二酸化シリコン膜
を形成すると共にこの全面にシリコン窒化膜を堆積して
耐湿性を保護する構造のものである。
しかしながら、半導体装置の高集積化がすすむと共に形
成されるパッシベーション膜表面の凹凸の程度もますま
す激しくなす、還路工程で堆積されるシリコン窒化膜内
には多数のピンホールまたは膜質的に不均一な部分が目
立つようになる。このように上層のシリコン窒化膜内に
ピンホールが多数形成きれるようになるとパッシベーシ
ョン膜は急激にその耐湿性全劣化させて信頼性を著しく
低下ぜしめる。また、モールド・パッケージと機械的に
接触する割合いも急激に増大し熱サイクル試験に際し周
期的に摩擦を繰返して互いに傷つけ合うようになる。一
般に、このパッシベーション膜表面の凹凸(d下層の二
酸化シリコン膜全塗布法で形成することによって成る程
度緩和できるが、未だ充分な手段とは言い難い。
〔発明の目的〕
本発明の目的は、北記の情況に鑑み、上層のシリコン窒
化膜の表面金きわめて平担に形成し得る複合パッシベー
ション膜の形成工程を備えた半導体装置の製造方法を提
供することである。
〔発明の構成〕
本発明の製造方法は、半導体基板を準備する工程と、前
記半導体基板上に半導体素子および配線導体をそれぞれ
形成する工程と、前記半導体素子および配線導体上に燐
硅酸ガラス膜を被覆する工程と、前記燐硅酸ガラス膜上
にシリコンおよび窒素を含むシリカ膜を塗布法を用いて
被覆する工程と、前記シリカ膜を下層の燐硅酸ガラス膜
の一部を含む深さ1でドライ・エッチングする絶縁膜の
エッチ・バック工程と、前記エッチ・バックにより形成
される平担絶縁膜上にシリコン窒化膜を堆積するプラズ
マ・シリコン窒化膜の気相成長工程とを含む。
(問題点を解決するための手段) すなわち、本発明によれば、半導体素子および配線導体
上には燐硅酸ガラスがまず被覆されついでシリカ膜が塗
布法により充分厚く形成されることによりその初期の凹
凸面は平担な構造となる。
ついでこの2層構造の絶縁膜にはドライ・工lチッグ法
によるエッチ・バックが行なわれきわめて良好な平担面
を保ちつつ適当な厚さまで整形される。従って、シリコ
ン窒化膜の堆積工程はこの整形された絶縁膜の平担面に
対して行なわれるので、きわめて平担性に富むシリコン
窒化膜を容易に形成し得る。
(作用) 本発明によれば、半導体素子および配線導体に対するパ
ッシベーション膜は燐硅酸ガラス膜、シリカ膜およびシ
リコン窒化膜からなる3層構造の複合膜で形成される。
この際、燐硅酸ガラスとシリカ膜からなる下層膜は比較
的厚膜に形成し得るので半導体素子および配線導体に対
するシリコン窒化膜の機械的応力を和らけるよう機能で
きる他、その整形面にシリコン窒化膜を平担に堆積させ
ることができ、ピンホールの発生およびモールド・パッ
ケージとの摩擦を同時に抑止し得るので、きわめて信頼
性高きパッシベーション膜を実現し得る。以下、図面を
参照して本発明の詳細な説明するO (実施例) 第1図(al〜(d)は本発明の一実施例を示す工程順
序図である。本実施例によれば、シリコン基板1が第1
図(a)に示すようにまず準備さ肛、半導体素子および
配線導体がそれぞ詐形成さする。ここで、2はフィール
ド絶縁膜、3はアルミ配線導体、4は半導体素子の一活
性領域をそれぞれ示している。
この半導体素子および配線導体上には燐硅酸ガラス(P
SG)膜5が公知の手段によって0.1〜1μmの厚さ
に被覆される。この第1工程では燐硅酸ガラスの被覆性
が余り良くないので半導体素子および配線導体はカバレ
ージよ〈被覆されないがその代わり比較的厚膜に形成す
ることができる。ついで第1図(b)に示すようにこの
燐硅酸ガラス5の表面にはシリコンおよび窒累全含むシ
リカ膜6が下層の燐硅酸ガラス5の凹所を埋めるよう塗
布法によって0.5〜2μmの厚さに被覆されほぼ平担
構造の下層膜が形成される。この2層構造の下層絶縁膜
は第1図(C)K示すように公知のドライ・エッチング
法によってエッチ・バックされる。この際、真空度、ガ
ス流量、RFパワー等を調整し燐硅酸ガラス5およびシ
リカ膜6に対するエツチング・レイトを揃えると下層の
燐硅酸ガラスの凸部はシリカ膜6と同一速度でエヅチッ
グされきわめて艮好な平担性をもつように整形される。
従って、この整形された平担面に公知のプラズマ・シリ
コン気相膜’io、1〜1μmの厚さに成長させれば、
第1図(d)に示す如ききわめて平担性に富むシリコン
窒化膜7が形成される。
すなわち、本実施例に従えば、燐硅酸ガラス膜5および
シリカ膜6からなる比較的厚膜の下部膜ときわめて艮好
な平担面のシリコン窒化膜7の上層膜とからなるパッシ
ベーション膜を備えた半導体装置を容易に製造し得る。
〔発明の効果〕
この複合バ・ソシベーション膜はそれぞれの絶縁膜がも
つ短所を互いに補完し合う複合膜個有の特性を示すのみ
カらず、シリコン窒化膜の耐湿性の向上と機械的応力の
緩和、更にはモールド・パッケージとの接触問題等を一
挙に解決し得るので半導体装置の信頼性を格段に改善す
る効果を有する。
【図面の簡単な説明】
第1図(a)〜(d)は本発明の一実施例金示す工程順
序図である。 1・・・・・・シリコン基板、2・・・・・・フィール
ド絶縁膜、3・・・・・・アルミ配線導体、4・・・・
・・半導体素子の一活性領域、5・・・・・・燐硅酸ガ
ラス、6・・・・・・シリカ膜、7・・・・・・プラズ
マ・シリコン窒化膜。 (α)   − <b) 第 1 フ

Claims (1)

    【特許請求の範囲】
  1. 半導体基板を準備する工程と、前記半導体基板上に半導
    体素子および配線導体をそれぞれ形成する工程と、前記
    半導体素子および配線導体上に燐硅酸ガラス膜と被覆す
    る工程と、前記燐硅酸ガラス膜上にシリコンおよび窒素
    を含むシリカ膜を塗布法を用いて被覆する工程と、前記
    シリカ膜を下層の燐硅酸ガラス膜の一部を含む深さまで
    ドライ・エッチングする絶縁膜のエッチ・バック工程と
    、前記エッチ・バックにより形成される平担絶縁膜上に
    シリコン窒化膜を堆積するプラズマ・シリコン窒化膜の
    気相成長工程とを含むことを特徴とする半導体装置の製
    造方法。
JP19454586A 1986-08-19 1986-08-19 半導体装置の製造方法 Pending JPS6350040A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19454586A JPS6350040A (ja) 1986-08-19 1986-08-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19454586A JPS6350040A (ja) 1986-08-19 1986-08-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS6350040A true JPS6350040A (ja) 1988-03-02

Family

ID=16326312

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19454586A Pending JPS6350040A (ja) 1986-08-19 1986-08-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS6350040A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025220223A1 (ja) * 2024-04-19 2025-10-23 三菱電機モビリティ株式会社 半導体装置、圧力センサ装置、燃料電池システム、及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2025220223A1 (ja) * 2024-04-19 2025-10-23 三菱電機モビリティ株式会社 半導体装置、圧力センサ装置、燃料電池システム、及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US5721156A (en) Method of manufacturing a semiconductor device with a planarized integrated circuit
JPH02218150A (ja) 一対の重畳した部材の間に電気的絶縁媒体を設ける方法及び設けた構造体
US6020265A (en) Method for forming a planar intermetal dielectric layer
JPH0750295A (ja) 半導体装置の製造方法
JPH04348032A (ja) 半導体装置およびその製造方法
JPH08288390A (ja) 半導体装置およびその製造方法
US20070012661A1 (en) Silicon nitride passivation layers having oxidized interface
JPH0555199A (ja) 半導体装置
JPH0637069A (ja) 半導体装置の製造方法
JP2976442B2 (ja) 絶縁膜の形成方法
JPH0638456B2 (ja) 半導体装置の製造方法
JP2606315B2 (ja) 半導体装置の製造方法
JPS58135645A (ja) 半導体装置の製造方法
JPH0563019B2 (ja)
JPH03159124A (ja) 半導体装置の製造方法
KR100197766B1 (ko) 반도체장치의 제조방법
JPH0265256A (ja) 半導体装置の製造方法
JP2900718B2 (ja) 半導体装置及びその製造方法
JPH07226438A (ja) 半導体装置の製造方法
JPS63155625A (ja) 半導体集積回路装置
JPS62145822A (ja) 半導体装置の製造方法
JPH03220725A (ja) 半導体装置
JPH0198245A (ja) 半導体装置の製造方法
KR100511397B1 (ko) 반도체 소자의 접속 구멍의 형성 방법
JPH04162428A (ja) 半導体装置の製造方法