JPH0638509B2 - 改良されたラテラルポリシリコンダイオードおよびそれを作る方法 - Google Patents

改良されたラテラルポリシリコンダイオードおよびそれを作る方法

Info

Publication number
JPH0638509B2
JPH0638509B2 JP60270583A JP27058385A JPH0638509B2 JP H0638509 B2 JPH0638509 B2 JP H0638509B2 JP 60270583 A JP60270583 A JP 60270583A JP 27058385 A JP27058385 A JP 27058385A JP H0638509 B2 JPH0638509 B2 JP H0638509B2
Authority
JP
Japan
Prior art keywords
polysilicon
layer
diode
silicon dioxide
sidewalls
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60270583A
Other languages
English (en)
Other versions
JPS61134079A (ja
Inventor
スコツト・ウエン‐チヤン・ワン
マーメン・トーマス
ウエン・シー・コウ
Original Assignee
アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド filed Critical アドバンスト・マイクロ・デイバイシズ・インコーポレーテツド
Publication of JPS61134079A publication Critical patent/JPS61134079A/ja
Publication of JPH0638509B2 publication Critical patent/JPH0638509B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/30—Diffusion for doping of conductive or resistive layers
    • H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/01—Bipolar transistors-ion implantation

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 発明の技術的分野 この発明は、改良されたラテラルポリシリコンダイオー
ド、および集積回路デバイスにそれを形成する方法に関
するものである。
背景技術 一般に、ポリシリコン、すなわち多結晶シリコンの膜ま
たは層でラテラルダイオードを製作することは、当業者
には周知である。しかしながら、もしポリシリコンを十
分ドープして、直列抵抗を下げ、ダイオードが飽和する
前に十分な電流の流れを与えるなら、そのようなダイオ
ードは通常高い逆電流漏れを有する。逆電流漏れだけで
なく、順電流−電圧の両特性に対するドーパント濃度の
効果は、マノリユウ（Ｍanoliu）他によって、ソリッド
・ステート・エレクトロニクス、１５巻、１９７２年、
１１０３−１１０６頁「多結晶−シリコン膜におけるＰ
−Ｎ接合」の中で論じられている。
デユトワ（Ｄutoit）他は、ジャーナル・オブ・エレク
トロケミカル・ソサイエティ・ソリッドステート・サイ
エンス・アンド・テクノロジー、１２５巻、１０号、１
０月、１９７８年、１６４８−１６５１頁、に発表した
「ラテラルポリシリコンｐ−ｎダイオード」の中で、集
積回路に必要な高い値の抵抗器または漏れやすいダイオ
ードは、ラテラルポリシリコンダイオードを使用して簡
単に実現することができると述べた。彼等は、過剰逆電
流は、古典理論で説明されなかったが、重くドープされ
たダイオード内で観察されることに注目した。
ドーピングの量を減じることは、このようなポリシリコ
ンダイオードの逆電流漏れを減じることにもなるという
ことは公知であるが、このことはダイオードの直列抵抗
を上げる望ましくない効果を生じ、それが原因でダイオ
ードは過度に低い電圧で飽和し、低い電流の流れを生じ
ることになる。
マンデュラ（Ｍandurah ）他は、ＩＥＥＥ・トランザク
ション・オン・エレクトロンデバイス、ＥＤ−２８巻、
１０号、１０月、１９８１年、１１６３−１１７１頁
「多結晶シリコン内の伝導モデル、第１部：理論」の中
で、多結晶シリコン内のドーピング濃度に対する抵抗率
の変化を説明するために使用した理論またはモデルのい
くつかを論じた。著者らは、キャリヤトラップモデルお
よびドーパント偏析モデルを論じ、導通はドーパント偏
析、キャリヤトラップおよびキャリヤ反射機構を多結晶
シリコンの結晶粒界で組合わせることであると提案し
た。彼等は、結晶粒界は、結晶粒との異種接合を形成す
る真性広帯域半導体として働くと仮定した。
しかしながら、多結晶シリコンから形成されたＰ−Ｎ接
合に生じる導通現象に関しての研究および仮定の量にも
かかわらず、もしポリシリコンを十分ドープして直列抵
抗を下げ許容できる順電圧降下を与えるなら、そのよう
な高いドーピングは直列抵抗を下げるだけでなく逆電流
漏れを増し、デバイスの降服電圧を下げることにもなる
という事実は依然として存在する。
それゆえに、逆電流漏れを減じる一方、飽和することな
く高い順電流の流れを得られるほど十分低い直列抵抗を
維持して、ポリシリコンからダイオードを製作するのが
望ましい。
発明の概要 それゆえに、この発明の目的は、低い直列抵抗だけでな
く低い逆電流漏れを特徴とする多結晶シリコンから構成
されるラテラルダイオードを容易に製造できる製造方法
を提供することである。
この発明のもう１つの目的は、低い直列抵抗だけでなく
低い逆電流漏れを特徴とする多結晶シリコンから構成さ
れるダイオードを提供し、形成されるときに損傷を受け
たポリシリコンダイオードの側壁を修理することによっ
て逆電流漏れを感じることである。
この発明のまたもう１つの目的は、低い直列抵抗だけで
なく低い逆電流漏れを特徴とする多結晶シリコンから構
成されるダイオードを提供し、それによって、形成され
るときに損傷を受けたポリシリコンダイオードの側壁
を、損傷を修理するためにエッチングすることによって
電流漏れを減じ、さらに酸化物の保護層を修理された側
壁上に置くことである。
発明のさらにもう１つの目的は、自己整合しているラテ
ラルポリダイオードを構成する方法を提供し、それによ
って、形成された接合をダイオードの構造で規定するこ
とである。
この発明のこれらおよびほかの目的を、説明および添付
の図で明らかにする。
好ましい実施例の説明 この発明の新規のポリシリコンダイオードは、バイポー
ラかＭＯＳ型デバイスかのどちらかに関して製作および
使用される。第２図ないし第６図は、ポリシリコンダイ
オードの構成を工程ごとに図解するものであり、それゆ
え、基礎となる集積回路構造を、単にサブストレート１
０として図解している。
さて第２図を参照すると、サブストレート１０は典型的
な基礎となる集積回路を表わし、ダイオードの所望の電
流を流す容量によって、その上に３０００ないし６００
０オングストロームの厚さを有するポリシリコン層２０
が析出されている。二酸化シリコンのバッファ酸化物層
３０は、３５０オングストロームの典型的な厚さを有
し、ポリシリコン層２０上に熱成長される。ゆっくり酸
化している層は、窒化シリコン層４０のような酸化物層
にかかわりなく除去されることができるが、その後、ア
ンモニア、およびシランのようなシリコン含有材料から
窒化物の析出によって酸化物層３０上に形成され、典型
的には約１０００オングストロームの厚さの層を提供す
る。
さて第３図を参照すると、結果として生じる３層構造が
マスクされ、かつＳＦ６のような適当なプラズマエッチ
ングを使用してエッチングされて、窒化物層、酸化物
層、およびポリシリコン層をエッチングし、その後にポ
リシリコン層の部分２２、ならびにその上に酸化物層の
部分３２、および窒化物層の部分４２を残す。部分２２
は最後にポリシリコンダイオードを形成する。
この発明によれば、次にポリシリコン部分２２の側壁２
４は、三酸化クロムのような化学エッチングでウェット
エッチングされ、プラズマエッチングによって側面の端
縁またはポリシリコン側壁２４に形成された損傷を取除
く。好ましくは、約３００ないし４００オングストロー
ムの側壁２４はエッチングで除かれ、滑かな面を提供す
る。それから熱酸化物、すなわち二酸化シリコンは、５
０に示されるように、その後の処理中に、側壁面を保護
するのに十分な厚さ、好ましくは約８００ないし１００
０オングストロームまで新規にエッチングされた側面上
に成長される。
第５図では窒化物部分４２のコンタクト領域４４および
４６を規定するためにマスクした後のデバイスが示され
る。次にコンタクト領域４４と４６との間の窒化シリコ
ンは、熱燐酸のような適当なエッチング液を使用してエ
ッチングで除かれる。それから熱酸化物はこの点で成長
され、約３５００オングストロームの厚さの二酸化シリ
コンの層６０を提供する。この厚さは酸化物の質によっ
て制限され、もし良質の酸化物を成長させることができ
るならさらに薄くしてもよい。同時に、熱酸化物がさら
に増加したもの、すなわち層５２は側壁２４上の二酸化
シリコン層５０上に成長される。こうして、ポリシリコ
ンダイオードの側壁２４のまわりに合計３５００オング
ストローム以上の厚さのシリコンダイオードが提供され
る。
単位面積あたり１×１０１４ないし１×１５の原子の線
量すなわち濃度でホウ素を注入することにより、かつ酸
化物層および窒化物層を通過するのに十分なエネルギ準
位、好ましくは約１８０ＫＥＶを使用することによっ
て、ポリシリコン部分はドープされる。このエネルギ準
位で、ホウ素ドーパントは、二酸化シリコン層６０およ
び３２だけでなく、窒化物コンタクト領域４４および４
６に浸透して、ポリシリコン部分２２をドープし、Ｐま
たはＰ＋領域を形成する。この段階で使用されたドーパ
ントの量は、所望の直列抵抗を得るために前もって選ば
れる。先行技術の構成と違って、ポリシリコン側壁２４
の損傷を修理することは、そのようなドーピングレベル
が得られるほど十分逆電流漏れを減じ、そのことから表
面の漏れは逆竜流漏れの重要な一因であって接合漏れの
重要な一因ではないという事実が証明される。
ホう素の注入に続いて、窒化物を取除くために、窒化物
コンタクト部分４４および４６は燐酸で化学的にウェッ
トエッチングされる。
第６図に示されるように、次にフォトレジスト層７０は
デバイス上に置かれる。それからフォトレジスト層７０
はマスクされ、コンタクト２６、すなわち窒化物コンタ
クト領域４６上に重ねることによって、先に規定された
ポリシリコン２２の領域を露出する。さらにＮ＋ドープ
領域は、１８０ＫＥＶで単位面積あたり１×１０１５な
いし１×１０１６の原子の線量すなわち濃度で、燐また
は砒素を注入することによって、コンタクト領域２６に
形成される。このエネルギ準位および濃度では、燐また
は砒素のドーパントは部分２６でのみポリシリコン層に
浸透し、すなわちフォトレジスト層７０または酸化物層
６０を通過しない。フォトレジスト層７０を取除いた
後、次に注入物は、１００℃で３０分間熱処理される。
領域２６上のフォトレジストマスクの位置は重要ではな
いということにここで注目すべきである。というのは、
フォトレジストマスク下の酸化物部分５０、５２、およ
び６０は、Ｎ＋コンタクト領域２６を形成するために自
己整合を提供しているからである。当業者に周知の従来
のマスキング技術を使用して、次に金属コンタクトが施
される。
さて次に第７図を参照すると、この発明に従って構成さ
れたラテラルポリシリコンダイオードが、バイポーラト
ラジスタのベースおよびエミッタに関連して示される。
ポリシリコン層１２２はドープされていて、Ｐ＋領域に
Ｐ＋コンタクト１２５を提供する。二酸化シリコン層１
６０は、Ｎ＋コンタクト１２６からＰ＋コンタクト１２
５を分離している。この発明に従って、最初のプラズマ
エッチングによって生じた損傷を取除き、ダイオードを
構成するために使用されたポリシリコンを規定するため
に、側壁をエッチングした後、ポリシリコン層１２２の
側壁１２のまわりに酸化物側壁１５０が成長される。図
面に示されるように、フィールド酸化物部分１８０およ
び１８２は、バイポーラトランジスタのエミッタ１９０
およびベース１９４を隣接したデバイスから隔ててい
る。
第８図では、この発明に従って構成されたラテラルポリ
シリコンダイオードの漏れ電流と順電流との両方が、使
用された高いドーピングレベルを示す高い順電流だけで
なく低い逆電流漏れを示すようにプロットされている。
驚くべきことだが、電圧が２ボルトに近づくにつれて生
じてくる高い電流を得るために使用された高いドーピン
グレベルにもかかわらず、ダイオードの逆漏れ電流は、
逆電圧バイアスが−５ボルトに近づくまで低いナノアン
ペアに留まっているように思われる。検査するとさらに
デバイスは５ボルト以上の逆降服電圧レベルを有するこ
とがわかった。
このように、この発明は、集積回路構造上に構成しても
よい新規のラテラルポリシリコンダイオードを提供する
ものであり、このダイオードは、構成されるときに生じ
るポリシリコンダイオードの側壁への損傷を修理するこ
と、および修理されたポリシリコン側壁のまわりに保護
する熱酸化物層を提供することによって、低い直接抵抗
で高い順電流を示し、しかも低い逆電流漏れを示すこと
を特徴とする。動作の特定的に理論には縛られたくはな
いけれども、損傷した側壁を修理することは損傷の数を
減じ、さもなければダイオードの側面または端縁のまわ
りで漏れるであろう逆電流の量を或る方法で減じること
にもなる。前掲の特許請求の範囲によって規定した発明
の精神から逸脱することなく、この発明の新規のダイオ
ードの構成にわずかな変形を加えてもよい。
【図面の簡単な説明】
第１図は、この発明の新規のポリシリコンダイオードを
提供するために使用された方法を図解する流れ図であ
る。 第２図はダイオードを形成するための最初のエッチング
を図解する側断面図である。 第３図は側壁を修理および酸化した後のダイオードの側
壁を示す側断面図である。 第４図は、第３図に示された構造の上面図である。 第５図は、ダイオードを構成する次の段階の側断面図で
ある。 第６図は適当なコンタクトにすぐ付着できる、完成した
形のダイオードを図解する側断面図である。 第７図は、この発明に従って、この上に構成されたラテ
ラルポリシリコンダイオードを有するバイポーラデバイ
スの一部を含む、集積回路構造の一部を示す側面図であ
る。 第８図は、この発明に従って作られた典型的なラテラル
ポリシリコンダイオードの順電流および逆電流漏れを示
すグラフである。 図において、１０はサブストレート、２０，２２および
１２２はポリシリコン層、２４および１２４はポリシリ
コン側壁、３０，３２，５０，５２，６０および１６０
は二酸化シリコン層、４０および４２は窒化シリコン
層、４４および４６は窒化物コンタクト領域、７０はフ
ォトレジスト層、２６および１２６はＮ＋コンタクト領
域、１２５はＰ＋コンタクト領域、１８０および１８２
はフィールド酸化物層、１９０はバイポーラトランジス
タのエミッタ、１９４はバイポーラトランジスタのベー
スである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウエン・シー・コウ アメリカ合衆国、カリフオルニア州、サ ン・ホセ クレイウツド、6948 (56)参考文献 特開 昭56−112762（ＪＰ，Ａ)

Claims (19)

    【特許請求の範囲】
  1. 【請求項１】集積回路構造上のポリシリコン層にラテラ
    ルポリシリコンダイオードを形成するための方法の改良
    であって、 前記ポリシリコン層を、最初プラズマエッチングして前
    記ダイオードのためのポリシリコン体を形成するステッ
    プと、 ２つの領域で選択的に十分ドープされた低い抵抗の半導
    体ダイオードを形成するステップと、 前記プラズマエッチングにより生じた前記ポリシリコン
    の横方向端縁の損傷を取除くステップとを含み、 それによって、形成されたダイオードの横方向端縁のま
    わりの電流漏れが減じられ、その結果低い逆電流漏れ、
    少なくとも５ボルトの耐圧、および飽和によって制限さ
    れる前に高い電流の流れが得られる低い直列抵抗を特徴
    とするポリシリコンダイオードを製造する方法。
  2. 【請求項２】前記横方向端縁の前記処理が、前記ポリシ
    リコンの横方向端縁をウェットエッチングすることを含
    む、特許請求の範囲第１項記載の方法。
  3. 【請求項３】前記ポリシリコンの前記エッチングされた
    横方向端縁が、前記ウェットエッチングされた横方向端
    縁上に熱成長された二酸化シリコンによって保護され
    る、特許請求の範囲第２項記載の方法。
  4. 【請求項４】集積回路構造で、低い逆電流漏れ、高い耐
    圧、およびそれによって高い電流の流れが得られる低い
    直列抵抗を有するポリシリコンダイオードを形成するた
    めの方法であって、前記方法は、 ａ） 集積回路サブストレート上に少なくとも１層のポ
    リシリコンを析出し、 ｂ） 前記ポリシリコン層の部分をマスクし、かつ選択
    的にプラズマエッチングして除き、 ｃ） 前記ポリシリコン側壁の前記プラズマエッチング
    により生じた損傷を取除き、 ｄ） 前記処理された側壁を保護するために、前記処理
    された側壁上に二酸化シリコンを熱成長させ、 ｅ） 第１ドーパントで、前記ポリシリコン層をドープ
    し、かつ ｆ） 第２ドーパントで、前記ドープされたポリシリコ
    ン層の部分を選択的にドープして、前記ダイオードを形
    成し、 それによって、損傷を取除くために前記側壁を前記処理
    し、その後その上に熱酸化物を成長させることによって
    側壁を通る逆電流漏れを減じ、それによって、より高い
    ドーピング濃度が逆電流漏れに悪影響を及ぼすことなく
    直列抵抗を減じることが可能である、方法。
  5. 【請求項５】前記ポリシリコンダイオードの側壁の処理
    ステップが、損傷を取除くために前記ポリシリコン側壁
    をウェットエッチングするステップを含む、特許請求の
    範囲第４項記載の方法。
  6. 【請求項６】前記側壁が、３００ないし５００オングス
    トロームのポリシリコン側壁を取除くために十分ウェッ
    トエッチングされる、特許請求の範囲第５項記載の方
    法。
  7. 【請求項７】前記ウェットエッチングステップが、約４
    ００オングストロームのポリシリコン側壁を取除くに十
    分な期間行なわれる、特許請求の範囲第６項記載の方
    法。
  8. 【請求項８】前記熱酸化物成長ステップが、前記側壁を
    保護するために、前記エッチングされたポリシリコン側
    壁上に、３００ないし５００オングストロームの厚さに
    前記二酸化シリコンを成長させるステップ含む、特許請
    求の範囲第７項記載の方法。
  9. 【請求項９】前記プラズマエッチングステップの前に、
    前記ポリシリコン層上にさらに第１バッファ酸化物層を
    成長させるステップと、前記バッファ酸化物層に窒化シ
    リコン層を置くステップとを含み、前記プラズマエッチ
    ングステップにおいて前記ダイオード形を規定している
    多層部分を残すよう前記ポリシリコンを通して二酸化シ
    リコン層および窒化シリコン層をエッチングする、特許
    請求の範囲第７項記載の方法。
  10. 【請求項１０】前記ウェットエッチングされた側壁上に
    第１の熱酸化物層を成長させるステップ、少し離れた２
    つの領域を規定するために前記窒化物層にマスクするス
    テップ、前記窒化物で被覆されたコンタクト領域間の前
    記窒化物層の部分を取除くステップ、および前記窒化シ
    リコン層を前記エッチングして取除いた部分の下の露出
    された二酸化シリコン層上、および前記側壁上の前記先
    に成長された二酸化シリコン上に、二酸化シリコンを熱
    成長させるステップを含む、特許請求の範囲第９項記載
    の方法。
  11. 【請求項１１】前記窒化シリコンを取除くことによって
    露出された前記二酸化シリコン上、および前記側壁上に
    前記最初に成長された二酸化シリコン上に、３０００か
    ら４０００オングストロームの二酸化シリコン層を置く
    のに十分な期間、熱酸化物成長の前記最終ステップが行
    なわれる、特許請求の範囲第１０項記載の方法。
  12. 【請求項１２】前記ポリシリコン上に重なっている前記
    二酸化シリコン層および前記窒化シリコン層を通して浸
    透するのに十分な濃度を有するドーパントで、前記ポリ
    シリコンをドープすることを含む、特許請求の範囲第１
    １項記載の方法。
  13. 【請求項１３】単位面積当り１００ないし１０００オー
    ムのポリシリコンに抵抗を与えるのに十分な濃度を有す
    るドーパントで、前記ポリシリコンをドープすることを
    含む、特許請求の範囲第１２項記載の方法。
  14. 【請求項１４】前記ドーピングステップが、上に重なっ
    ている二酸化シリコン部分および窒化シリコン部分を通
    って浸透するのに十分なエネルギおよび濃度で注入され
    たドーパントで、前記ポリシリコンをドープすることを
    含む、特許請求の範囲第１１項記載の方法。
  15. 【請求項１５】前記ドーピングステップが、単位面積当
    り約１×１０１４ないし１×１０１５の原子の線量、お
    よび約１８０ＫＥＶのエネルギで、前記ホウ素を注入す
    ることを含む、特許請求の範囲第１４項記載の方法。
  16. 【請求項１６】前記ホウ素ドーピングの後、残りの窒化
    シリコンを取除くステップ、前記残りの部分をフォトレ
    ジストでコーティングするステップ、前記コンタクト領
    域の１つを露出するために前記フォトレジストをパター
    ニングするステップ、および、砒素および燐からなる類
    から選ばれたドーパントで前記露出されたコンタクト領
    域をドープして、前記ポリシリコンに第２ドープ領域を
    形成し、それによってそこに半導体ダイオードを接合形
    成するステップを含む、特許請求の範囲第１５項記載の
    方法。
  17. 【請求項１７】前記ホウ素ドーピング後、前記残りの窒
    化シリコンを取除くステップ、および特大のマスクを使
    用して前記コンタクトドーピングステップのための領域
    を規定しかつ開き、それによって酸化物端縁を使用して
    ダイオードを自己規定するステップを含む、特許請求の
    範囲第１６項記載の方法。
  18. 【請求項１８】前記ドーピングステップが、単位面積当
    り約１×１０１５ないし１×１０１６の原子の線量、お
    よび約１８０ＫＥＶのエネルギーで、前記ドーパントを
    注入することを含む、特許請求の範囲第１６項記載の方
    法。
  19. 【請求項１９】集積回路構造に、低い逆電流漏れ、少な
    くとも５ボルトの降服電圧、および通常の動作状態の間
    に高い電流の流れが得られる直列抵抗を特徴とするラテ
    ラルポリシリコンを形成するための改良された方法であ
    って、前記方法は、 ａ） 前記集積回路構造上に、３０００ないし６０００
    オングストロームの厚さのポリシリコン層を析出し、 ｂ） 前記ポリシリコン層上に、少なくとも３００オン
    グストロームの二酸化シリコンバッファ層を熱成長さ
    せ、 ｃ） 前記二酸化シリコン層上に、少なくとも８００オ
    ングストロームの厚さの窒化シリコン層を析出し、 ｄ） 前記ダイオードを規定するために、前記層をマス
    クし、かつプラズマエッチングし、 ｅ） 少なくとも約３００オングストロームのポリシリ
    コンを取除き、それによって前記プラズマエッチングに
    よって生じた前記端縁の損傷を取除くために、化学エッ
    チングによって前記ダイオードを規定している前記ポリ
    シリコン層の露出された端縁を処理し、 ｆ） 前記ウェットエッチングされたポリシリコン端縁
    上に、二酸化シリコンを熱成長させ、 ｇ） ２つのコンタクト領域を規定するために前記窒化
    シリコン層をマスクし、 ｈ） 前記２つのコンタクト領域間の窒化シリコンを取
    除くために、前記窒化シリコンをエッチングし、 ｉ） 前記窒化シリコンを除去することによって露出さ
    れた前記領域、および前記端縁上の前記二酸化シリコン
    上に、両領域で少なくとも３５００オングストロームの
    厚さを提供するように、さらに二酸化シリコンを熱成長
    させ、 ｊ） 前記ポリシリコンにＰ−ドープ領域を形成するた
    めに、約１８０ＫＥＶのエネルギ、および単位面積当り
    約１×１０１４ないし１×１０１５の原子の線量で、前
    記ポリシリコンにホウ素ドーパントを注入し、 ｋ） 前記コンタクト領域上の前記窒化シリコン層を取
    除き、 ｌ） 前記二酸化シリコン層上にフォトレジスト層を置
    き、かつ前記フォトレジストの前記コンタクト領域以外
    の部分をマスクし、前記コンタクト領域の１つを前記ポ
    リシリコン上に露出し、 ｍ） 前記ｐ−ドープされたポリシリコンの部分内にｎ
    −ドープ領域を形成するために、約１８０ＫＥＶのエネ
    ルギ準位で、単位面積当り約１×１０１５ないし１×１
    ０１６の原子の線量で、前記露出されたコンタクト領域
    へ燐ドーパントを注入し、かつ前記ドープされたポリシ
    リコンを熱処理し、それによって半導体ダイオードを形
    成し、損傷を取除くための前記プラズマエッチングされ
    た端縁の前記処理は、前記ダイオードの端縁のまわりの
    表面漏れを減じる働きをし、それによって前記デバイス
    の逆電流漏れを減じる、方法。
JP60270583A 1984-11-30 1985-11-29 改良されたラテラルポリシリコンダイオードおよびそれを作る方法 Expired - Lifetime JPH0638509B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/676,684 US4616404A (en) 1984-11-30 1984-11-30 Method of making improved lateral polysilicon diode by treating plasma etched sidewalls to remove defects
US676684 1991-03-28

Publications (2)

Publication Number Publication Date
JPS61134079A JPS61134079A (ja) 1986-06-21
JPH0638509B2 true JPH0638509B2 (ja) 1994-05-18

Family

ID=24715532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60270583A Expired - Lifetime JPH0638509B2 (ja) 1984-11-30 1985-11-29 改良されたラテラルポリシリコンダイオードおよびそれを作る方法

Country Status (3)

Country Link
US (1) US4616404A (ja)
EP (1) EP0183562A3 (ja)
JP (1) JPH0638509B2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6362269A (ja) * 1986-09-02 1988-03-18 Nec Corp 半導体装置
US5136348A (en) * 1986-10-08 1992-08-04 Nippondenso Co., Ltd. Structure and manufacturing method for thin-film semiconductor diode device
JP2649359B2 (ja) * 1986-10-08 1997-09-03 日本電装株式会社 半導体装置の製造方法
US4835111A (en) * 1987-02-05 1989-05-30 Teledyne Industries, Inc. Method of fabricating self-aligned zener diode
JPS6445166A (en) * 1987-08-14 1989-02-17 Toshiba Corp Manufacture of semiconductor device
US5168337A (en) * 1988-02-19 1992-12-01 Nippondenso Co., Ltd. Polycrystalline diode and a method for making the same
US5248623A (en) * 1988-02-19 1993-09-28 Nippondenso Co., Ltd. Method for making a polycrystalline diode having high breakdown
JPH02185069A (ja) * 1988-12-02 1990-07-19 Motorola Inc 高エネルギー阻止能力及び温度補償された阻止電圧を具備する半導体デバイス
US5139959A (en) * 1992-01-21 1992-08-18 Motorola, Inc. Method for forming bipolar transistor input protection
JP2729130B2 (ja) * 1992-04-16 1998-03-18 三菱電機株式会社 半導体装置の製造パラメタの設定方法及びその装置
US6246247B1 (en) 1994-11-15 2001-06-12 Formfactor, Inc. Probe card assembly and kit, and methods of using same
US7073254B2 (en) 1993-11-16 2006-07-11 Formfactor, Inc. Method for mounting a plurality of spring contact elements
US20020053734A1 (en) 1993-11-16 2002-05-09 Formfactor, Inc. Probe card assembly and kit, and methods of making same
US6624648B2 (en) 1993-11-16 2003-09-23 Formfactor, Inc. Probe card assembly
US5710448A (en) * 1995-10-27 1998-01-20 Siemens Aktiengesellschaft Integrated polysilicon diode contact for gain memory cells
US6483328B1 (en) * 1995-11-09 2002-11-19 Formfactor, Inc. Probe card for probing wafers with raised contact elements
US8033838B2 (en) 1996-02-21 2011-10-11 Formfactor, Inc. Microelectronic contact structure
US5877037A (en) * 1996-07-22 1999-03-02 The Whitaker Corporation Process for reducing bond resistance in semiconductor devices and circuits
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US5905670A (en) * 1997-05-13 1999-05-18 International Business Machines Corp. ROM storage cell and method of fabrication
JP4392867B2 (ja) 1998-02-06 2010-01-06 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6015993A (en) * 1998-08-31 2000-01-18 International Business Machines Corporation Semiconductor diode with depleted polysilicon gate structure and method
TW449832B (en) * 1999-01-04 2001-08-11 United Microelectronics Corp Removing method of polysilicon defect
TW431042B (en) * 1999-05-18 2001-04-21 Sunplus Technology Co Ltd Electrostatic discharge protection apparatus of polydiode
US6645820B1 (en) 2002-04-09 2003-11-11 Taiwan Semiconductor Manufacturing Company Polycrystalline silicon diode string for ESD protection of different power supply connections
DE10314505B4 (de) * 2003-03-31 2009-05-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte Diodenstruktur für Soi-Schaltungen
US7683433B2 (en) * 2004-07-07 2010-03-23 Semi Solution, Llc Apparatus and method for improving drive-strength and leakage of deep submicron MOS transistors
US8247840B2 (en) * 2004-07-07 2012-08-21 Semi Solutions, Llc Apparatus and method for improved leakage current of silicon on insulator transistors using a forward biased diode
US7375402B2 (en) * 2004-07-07 2008-05-20 Semi Solutions, Llc Method and apparatus for increasing stability of MOS memory cells
US7651905B2 (en) * 2005-01-12 2010-01-26 Semi Solutions, Llc Apparatus and method for reducing gate leakage in deep sub-micron MOS transistors using semi-rectifying contacts
US7863689B2 (en) * 2006-09-19 2011-01-04 Semi Solutions, Llc. Apparatus for using a well current source to effect a dynamic threshold voltage of a MOS transistor
DE102016118727B4 (de) * 2016-10-04 2024-03-07 Infineon Technologies Dresden Gmbh Verfahren zum Herstellen einer Halbleiterleistungsvorrichtung und Halbleiterleistungsvorrichtung mit einer Diode

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3486087A (en) * 1967-08-30 1969-12-23 Raytheon Co Small capacity semiconductor diode
CA1135854A (en) * 1977-09-30 1982-11-16 Michel Moussie Programmable read only memory cell
NL190710C (nl) * 1978-02-10 1994-07-01 Nec Corp Geintegreerde halfgeleiderketen.
JPS5810863B2 (ja) * 1978-04-24 1983-02-28 株式会社日立製作所 半導体装置
JPS56112762A (en) * 1980-02-08 1981-09-05 Toshiba Corp Semiconductor device
FR2480501A1 (fr) * 1980-04-14 1981-10-16 Thomson Csf Dispositif semi-conducteur a grille profonde accessible par la surface et procede de fabrication
US4438556A (en) * 1981-01-12 1984-03-27 Tokyo Shibaura Denki Kabushiki Kaisha Method of forming doped polycrystalline silicon pattern by selective implantation and plasma etching of undoped regions
US4516223A (en) * 1981-08-03 1985-05-07 Texas Instruments Incorporated High density bipolar ROM having a lateral PN diode as a matrix element and method of fabrication
US4543595A (en) * 1982-05-20 1985-09-24 Fairchild Camera And Instrument Corporation Bipolar memory cell
US4538169A (en) * 1982-11-04 1985-08-27 Motorola, Inc. Integrated alternator bridge heat sink
US4560419A (en) * 1984-05-30 1985-12-24 Inmos Corporation Method of making polysilicon resistors with a low thermal activation energy

Also Published As

Publication number Publication date
US4616404A (en) 1986-10-14
JPS61134079A (ja) 1986-06-21
EP0183562A3 (en) 1988-08-31
EP0183562A2 (en) 1986-06-04

Similar Documents

Publication Publication Date Title
JPH0638509B2 (ja) 改良されたラテラルポリシリコンダイオードおよびそれを作る方法
EP0032211B1 (en) Method to make a silicon layer being partly polycrystalline and partly monocrystalline
EP0558100B1 (en) Bipolar transistor
Tsai et al. One‐Micron Polycide (WSi2 on Poly‐Si) MOSFET Technology
US4691435A (en) Method for making Schottky diode having limited area self-aligned guard ring
JPH06232150A (ja) ヘテロ接合バイポーラ・トランジスタ集積回路の製造方法
JP3489832B2 (ja) セルフアラインｃｍｏｓプロセス
US4686763A (en) Method of making a planar polysilicon bipolar device
JPH073813B2 (ja) 電界効果トランジスタ及びバイポーラトランジスタ構造の製造方法、集積回路製造方法、半導体デバイス製造方法、及び半導体構造の製造方法
CA1179786A (en) Lateral transistor structure having self-aligned base and base contact and method of fabrication
US6767797B2 (en) Method of fabricating complementary self-aligned bipolar transistors
JPH0727915B2 (ja) 半導体装置の製造方法
US4691436A (en) Method for fabricating a bipolar semiconductor device by undercutting and local oxidation
US4860086A (en) Semiconductor device
US5468677A (en) Isolation structure of semiconductor device and method for forming the same
JPH02288359A (ja) シリコン基板中に１つの導電タイプのウェルを形成する方法
US6362037B1 (en) Semiconductor device and method of fabricating same
US4692996A (en) Method of fabricating semiconductor devices in dielectrically isolated silicon islands
CA1205577A (en) Semiconductor device
US5221856A (en) Bipolar transistor with floating guard region under extrinsic base
US6376322B1 (en) Base-emitter region of a submicronic bipolar transistor
US6902992B2 (en) Method of fabricating semiconductor device having semiconductor resistance element
JPH05102175A (ja) 半導体装置の製造方法
KR940001258B1 (ko) BiCMOS소자의 제조방법
JP2674613B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term