JPH0638588B2 - 反響消去装置 - Google Patents
反響消去装置Info
- Publication number
- JPH0638588B2 JPH0638588B2 JP58183144A JP18314483A JPH0638588B2 JP H0638588 B2 JPH0638588 B2 JP H0638588B2 JP 58183144 A JP58183144 A JP 58183144A JP 18314483 A JP18314483 A JP 18314483A JP H0638588 B2 JPH0638588 B2 JP H0638588B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- accumulator
- input
- transversal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/231—Echo cancellers using readout of a memory to provide the echo replica
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/237—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using two adaptive filters, e.g. for near end and for end echo cancelling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
- H04B3/238—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using initial training sequence
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 本発明は、反響消去装置に関し、特に複数個のトランス
バーサルフィルタを縦続接続した反響消去装置の各ステ
ツプの入出力端子数を減小させるための構成に関する。
バーサルフィルタを縦続接続した反響消去装置の各ステ
ツプの入出力端子数を減小させるための構成に関する。
従来使用されていた反響阻止装置は、送，受信々号を比
較してレベルの大である方の回線をオンさせ、レベルの
小さい方の回線をオフ又は減衰させるスイツチング制御
を行なうから、話頭切断，クリツク雑音の発生等の欠点
がある。近年、この欠点を除去するために反響消去装置
が開発されている。これは、反響路の特性を擬似した擬
似反響路を設けて、受信々号から擬似反響信号を合成
し、実際の反響路から生ずる反響信号から前記擬似反響
信号を差し引くことにより反響信号を消去するものであ
る。擬似反響路は主としてトランスバーサルフイルタで
構成され、擬似反響信号は、該トランスバーサルフイル
タのタツプ係数と受信々号との畳込み演算によつて合成
される。近年、装置の小形化，低消費電力化のため、反
響消去装置はＬＳＩ化の傾向にあり、上記トランスバー
サルフイルタは複数のトランスバーサルフイルタの縦続
接続によつて構成するようになつた。しかし、トランス
バーサルフイルタを縦続接続すると、それぞれのトラン
スバーサルフイルタの出力である畳込み演算の結果を加
算するために、多数の並列入出力端子が必要となり、端
子数が増加するという欠点がある。
較してレベルの大である方の回線をオンさせ、レベルの
小さい方の回線をオフ又は減衰させるスイツチング制御
を行なうから、話頭切断，クリツク雑音の発生等の欠点
がある。近年、この欠点を除去するために反響消去装置
が開発されている。これは、反響路の特性を擬似した擬
似反響路を設けて、受信々号から擬似反響信号を合成
し、実際の反響路から生ずる反響信号から前記擬似反響
信号を差し引くことにより反響信号を消去するものであ
る。擬似反響路は主としてトランスバーサルフイルタで
構成され、擬似反響信号は、該トランスバーサルフイル
タのタツプ係数と受信々号との畳込み演算によつて合成
される。近年、装置の小形化，低消費電力化のため、反
響消去装置はＬＳＩ化の傾向にあり、上記トランスバー
サルフイルタは複数のトランスバーサルフイルタの縦続
接続によつて構成するようになつた。しかし、トランス
バーサルフイルタを縦続接続すると、それぞれのトラン
スバーサルフイルタの出力である畳込み演算の結果を加
算するために、多数の並列入出力端子が必要となり、端
子数が増加するという欠点がある。
第１図は、従来の反響消去装置の一例を示すブロツク図
であり、タツプ数Ｎのトランスバーサルフイルタ１００
および２００を縦続接続して、タツプ数２Ｎのトランス
バーサルフイルタを構成している。受信側入力端子１か
ら入力される受信々号Ｘは、受信側出力端子２から図示
されない受信端末へ送出されると共に、トランスバーサ
ルフイルタ１００の受信々号記憶回路７へ入力させる。
受信々号記憶回路７は、各タイムスロツトごとの入力値
をＮタイムスロツト分蓄積する。そして、タツプ係数記
憶回路６のＮステツプのタツプ係数と受信々号記憶回路
７の各ステツプの入力信号とを乗算回路８で乗算した結
果は累算回路９で累算される。すなわち畳込み演算がな
される。１タイムスロツト内において、上記Ｎ回の乗算
と、乗算結果の累算とが行なわれる。一方、トランスバ
ーサルフイルタ２００の受信々号記憶回路７′は、受信
々号記憶回路７の受信々号よりもそれぞれＮタイムスロ
ツト前の受信々号が格納されていて、タツプ係数記憶回
路６′の内容と乗算され、累算回路９′に累算される。
上記両トランスバーサルフイルタにおける畳込み演算処
理は平行して行なわれ、累算結果は同時に得られる。そ
して畳込み演算処理後、乗算回路９のＬビツト出力を並
列に累算回路９′に送り、累算回路９′には両トランス
バーサルフイルタの出力値の合計が格納される。すなわ
ち、タツプ係数２Ｎのトランスバーサルフイルタとして
の出力値を得ることができる。この出力値は擬似反響信
号 であり、減算器５によつて送信々号Ｙ（送話がないとき
は反響信号である）との差がとられ、残差反響信号ｅが
送信側出力端子４から送出される。上記累算回路９，
９′の出力はＬビツトの並列出力であるから、Ｌ個の入
出力端子を必要とする。トランスバーサルフイルタをＫ
段縦続接続すれば２Ｌ・Ｋ個の入出力端子が必要となる
ため、前述のように入出力端子数が増加する。累算回路
９，９′等の内容をそれぞれ別の加算器で加算して減算
器５へ供給するようにしても良いが、端子数が増加する
事情は上述と同様である。
であり、タツプ数Ｎのトランスバーサルフイルタ１００
および２００を縦続接続して、タツプ数２Ｎのトランス
バーサルフイルタを構成している。受信側入力端子１か
ら入力される受信々号Ｘは、受信側出力端子２から図示
されない受信端末へ送出されると共に、トランスバーサ
ルフイルタ１００の受信々号記憶回路７へ入力させる。
受信々号記憶回路７は、各タイムスロツトごとの入力値
をＮタイムスロツト分蓄積する。そして、タツプ係数記
憶回路６のＮステツプのタツプ係数と受信々号記憶回路
７の各ステツプの入力信号とを乗算回路８で乗算した結
果は累算回路９で累算される。すなわち畳込み演算がな
される。１タイムスロツト内において、上記Ｎ回の乗算
と、乗算結果の累算とが行なわれる。一方、トランスバ
ーサルフイルタ２００の受信々号記憶回路７′は、受信
々号記憶回路７の受信々号よりもそれぞれＮタイムスロ
ツト前の受信々号が格納されていて、タツプ係数記憶回
路６′の内容と乗算され、累算回路９′に累算される。
上記両トランスバーサルフイルタにおける畳込み演算処
理は平行して行なわれ、累算結果は同時に得られる。そ
して畳込み演算処理後、乗算回路９のＬビツト出力を並
列に累算回路９′に送り、累算回路９′には両トランス
バーサルフイルタの出力値の合計が格納される。すなわ
ち、タツプ係数２Ｎのトランスバーサルフイルタとして
の出力値を得ることができる。この出力値は擬似反響信
号 であり、減算器５によつて送信々号Ｙ（送話がないとき
は反響信号である）との差がとられ、残差反響信号ｅが
送信側出力端子４から送出される。上記累算回路９，
９′の出力はＬビツトの並列出力であるから、Ｌ個の入
出力端子を必要とする。トランスバーサルフイルタをＫ
段縦続接続すれば２Ｌ・Ｋ個の入出力端子が必要となる
ため、前述のように入出力端子数が増加する。累算回路
９，９′等の内容をそれぞれ別の加算器で加算して減算
器５へ供給するようにしても良いが、端子数が増加する
事情は上述と同様である。
本発明の目的は、上述の従来の欠点を軽減して入出力端
子数を低減させるとともに、累算回路への入力構成を簡
単にしてシンプルな回路構成ができる反響消去装置を提
供することにある。
子数を低減させるとともに、累算回路への入力構成を簡
単にしてシンプルな回路構成ができる反響消去装置を提
供することにある。
本発明の反響消去装置は、受信信号記憶回路と、タップ
係数記憶回路と、前記受信信号記憶回路の内容と前記タ
ップ係数記録回路の内容とを乗算する乗算回路と、該乗
算回路の出力を累算する累算回路とからなるトランスバ
ーサルフィルタを複数個備え、その複数個のトランスバ
ーサルフィルタは縦続接続され、それぞれのトランスバ
ーサルフィルタの前記累算回路は前記乗算回路の出力の
累算値と前段からのトランスバーサルフィルタの出力値
との合計値を演算する手段を備え、最終段のトランスバ
ーサルフィルタの出力値が送信信号から差し引く回路に
入力される反響消去装置において、 前記累算回路は、複数組の小並列データを累算する複数
組の累算器で構成され、それぞれの前記トランスバーサ
ルフィルタは前記各累算器の出力データごとに複数の小
並列データを逐次時分割出力する時分割スイッチ回路を
備え、初段を除く前記トランスバーサルフィルタは、前
記乗算回路の出力値と、前段のトランスバーサルフィル
タの前記時分割スイッチ回路の出力値および固定値
“０”を入力して、畳込み演算中は前記乗算回路の出力
を前記累算回路の対応する桁の累算器へそれぞれ入力さ
せ、畳込み演算終了後は、前段の前記時分割スイッチ回
路の出力する小並列データを逐次前記累算回路の対応す
る桁の前記累算器のビット入力に入力させ他の桁の前記
累算器のビット入力には“０”を入力させる選択回路を
備え、最終段のトランスバーサルフィルタの前記時分割
スイッチ回路の出力が前記縦続接続されたトランスバー
サルフィルタの出力の合計値として出力されることを特
徴とする。
係数記憶回路と、前記受信信号記憶回路の内容と前記タ
ップ係数記録回路の内容とを乗算する乗算回路と、該乗
算回路の出力を累算する累算回路とからなるトランスバ
ーサルフィルタを複数個備え、その複数個のトランスバ
ーサルフィルタは縦続接続され、それぞれのトランスバ
ーサルフィルタの前記累算回路は前記乗算回路の出力の
累算値と前段からのトランスバーサルフィルタの出力値
との合計値を演算する手段を備え、最終段のトランスバ
ーサルフィルタの出力値が送信信号から差し引く回路に
入力される反響消去装置において、 前記累算回路は、複数組の小並列データを累算する複数
組の累算器で構成され、それぞれの前記トランスバーサ
ルフィルタは前記各累算器の出力データごとに複数の小
並列データを逐次時分割出力する時分割スイッチ回路を
備え、初段を除く前記トランスバーサルフィルタは、前
記乗算回路の出力値と、前段のトランスバーサルフィル
タの前記時分割スイッチ回路の出力値および固定値
“０”を入力して、畳込み演算中は前記乗算回路の出力
を前記累算回路の対応する桁の累算器へそれぞれ入力さ
せ、畳込み演算終了後は、前段の前記時分割スイッチ回
路の出力する小並列データを逐次前記累算回路の対応す
る桁の前記累算器のビット入力に入力させ他の桁の前記
累算器のビット入力には“０”を入力させる選択回路を
備え、最終段のトランスバーサルフィルタの前記時分割
スイッチ回路の出力が前記縦続接続されたトランスバー
サルフィルタの出力の合計値として出力されることを特
徴とする。
次に、本発明について、図面を参照して詳細に説明す
る。
る。
第２図は、本発明の一実施例における累算回路の入出力
構成を示すブロツク図である。本実施例においては、第
１図に示した従来の反響消去装置の累算回路９の入出力
に第２図に示した入出力構成が使用され、他の部分につ
いては第１図に示した従来構成と同様である。累算回路
９はＬ／２ビツトの累算器１２および１３を２個備えて
合成Ｌビツトの累算器を構成する。累算器１２は、Ｌビ
ツトの下位Ｌ／２ビツトを累算する累算器であり、累算
器１３は上位Ｌ／２ビツトを累算する。累算器１２のキ
ヤリ信号は勿論累算器１３の最下位ビツトに加算され
る。そして、累算器１２，１３の出力値は、時分割スイ
ツチ回路１１によつて逐次時分割的に選択出力される。
時分割スイツチ回路11の出力信号は、Ｌ／２ビツトであ
る。選択回路10は、乗算器８の出力値（Ｌビツト）と、
前段のトランスバーサルフイルタの前記時分割スイツチ
回路11の出力（Ｌ／２ビツト）およびＬ／２ビツトの固
定値“０”を入力し、畳込み演算中は前記乗算器８のＬ
ビツト出力を選択出力して、累算器12および13の対応す
る桁入力へそれぞれＬ／２ビツトずつ入力させる。畳込
み演算終了後は、前段のトランスバーサルフイルタの前
記時分割スイツチ回路11の出力（Ｌ／２ビツト）および
前記固定値“０”（Ｌ／２ビツト）を選択し、先ず前段
から送られて来た下位Ｌ／２ビツトの値を累算器12へ、
固定値“０”を累算器13へ入力させ、次に、前段から送
られて来た上記Ｌ／２ビツト値を累算器13へ、固定値
“０”を累算器12へ入力させる。従つて、累算器12，13
は、畳込み演算中は乗算器８の出力値を累算し、その結
果を蓄積していて、畳込み演算終了後、先ず累算器12へ
前段の累算結果の下位Ｌ／２ビツトが加算され、次に累
算器１３へ前段からの上位Ｌ／２ビツトが加算される。
すなわち、累算結果に前段のトランスバーサルフイルタ
の出力値を加算した結果が得られることになる。上述の
選択回路１０は、初段のトランスバーサルフイルタにお
いては不要である。また最終段のトランスバーサルフイ
ルタの累算結果は、時分割スイツチ回路１１からＬ／２
ビツトずつ出力されて第１図の減算器５によつて反響信
号Ｙから差引かれる。本実施例においては、時分割スイ
ツチ回路１１から次段へ出力する信号Ｌ／２ビツトであ
るから、入出力端子の数はＬ／２ビツトである。すなわ
ち、従来例の構成に比して、入出力端子数が半分に低減
できる効果がある。累算器の分割をさらに多分割すれ
ば、入出力端子の数はさらに減少させることができるこ
とは勿論である。
構成を示すブロツク図である。本実施例においては、第
１図に示した従来の反響消去装置の累算回路９の入出力
に第２図に示した入出力構成が使用され、他の部分につ
いては第１図に示した従来構成と同様である。累算回路
９はＬ／２ビツトの累算器１２および１３を２個備えて
合成Ｌビツトの累算器を構成する。累算器１２は、Ｌビ
ツトの下位Ｌ／２ビツトを累算する累算器であり、累算
器１３は上位Ｌ／２ビツトを累算する。累算器１２のキ
ヤリ信号は勿論累算器１３の最下位ビツトに加算され
る。そして、累算器１２，１３の出力値は、時分割スイ
ツチ回路１１によつて逐次時分割的に選択出力される。
時分割スイツチ回路11の出力信号は、Ｌ／２ビツトであ
る。選択回路10は、乗算器８の出力値（Ｌビツト）と、
前段のトランスバーサルフイルタの前記時分割スイツチ
回路11の出力（Ｌ／２ビツト）およびＬ／２ビツトの固
定値“０”を入力し、畳込み演算中は前記乗算器８のＬ
ビツト出力を選択出力して、累算器12および13の対応す
る桁入力へそれぞれＬ／２ビツトずつ入力させる。畳込
み演算終了後は、前段のトランスバーサルフイルタの前
記時分割スイツチ回路11の出力（Ｌ／２ビツト）および
前記固定値“０”（Ｌ／２ビツト）を選択し、先ず前段
から送られて来た下位Ｌ／２ビツトの値を累算器12へ、
固定値“０”を累算器13へ入力させ、次に、前段から送
られて来た上記Ｌ／２ビツト値を累算器13へ、固定値
“０”を累算器12へ入力させる。従つて、累算器12，13
は、畳込み演算中は乗算器８の出力値を累算し、その結
果を蓄積していて、畳込み演算終了後、先ず累算器12へ
前段の累算結果の下位Ｌ／２ビツトが加算され、次に累
算器１３へ前段からの上位Ｌ／２ビツトが加算される。
すなわち、累算結果に前段のトランスバーサルフイルタ
の出力値を加算した結果が得られることになる。上述の
選択回路１０は、初段のトランスバーサルフイルタにお
いては不要である。また最終段のトランスバーサルフイ
ルタの累算結果は、時分割スイツチ回路１１からＬ／２
ビツトずつ出力されて第１図の減算器５によつて反響信
号Ｙから差引かれる。本実施例においては、時分割スイ
ツチ回路１１から次段へ出力する信号Ｌ／２ビツトであ
るから、入出力端子の数はＬ／２ビツトである。すなわ
ち、従来例の構成に比して、入出力端子数が半分に低減
できる効果がある。累算器の分割をさらに多分割すれ
ば、入出力端子の数はさらに減少させることができるこ
とは勿論である。
以上のように、本発明においては、トランスバーサルフ
イルタは小並列データをそれぞれ累算する複数組の累算
器で構成され、この累算器の前段のトランスバーサルフ
イルタから時分割で入力されてくる小並列データを対応
する桁の累算器のビット入力には入力させ、データが送
られてこない他の桁の入力には強制的に“０”を力させ
て加算するため、複数の累算器の前に加算回路を設ける
必要もなく、回路構成を簡単にすることができる効果が
ある。
イルタは小並列データをそれぞれ累算する複数組の累算
器で構成され、この累算器の前段のトランスバーサルフ
イルタから時分割で入力されてくる小並列データを対応
する桁の累算器のビット入力には入力させ、データが送
られてこない他の桁の入力には強制的に“０”を力させ
て加算するため、複数の累算器の前に加算回路を設ける
必要もなく、回路構成を簡単にすることができる効果が
ある。
第１図は従来の反響消去装置の一例を示すブロツク図、
第２図は本発明の一実施例における累算回路の入出力構
成の一例を示すブロツク図である。 図において、１……受信側入力端子、２……受信側出力
端子、３……送信側入力端子、４……送信側出力端子、
５……減算器、６，６′……タツプ係数記憶回路、７，
７′……受信信号記憶回路、８……乗算回路、９，９′
……累算回路、１１……時分割スイツチ回路、１０……
選択回路、１２，１３……累算器、１００，２００……
トランスバーサルフイルタ、Ｘ……受信信号、Ｙ……反
響信号、 ｅ……残差反響信号。
第２図は本発明の一実施例における累算回路の入出力構
成の一例を示すブロツク図である。 図において、１……受信側入力端子、２……受信側出力
端子、３……送信側入力端子、４……送信側出力端子、
５……減算器、６，６′……タツプ係数記憶回路、７，
７′……受信信号記憶回路、８……乗算回路、９，９′
……累算回路、１１……時分割スイツチ回路、１０……
選択回路、１２，１３……累算器、１００，２００……
トランスバーサルフイルタ、Ｘ……受信信号、Ｙ……反
響信号、 ｅ……残差反響信号。
Claims (1)
- 【請求項１】受信信号記憶回路と、タップ係数記憶回路
と、前記受信信号記憶回路の内容と前記タップ係数記録
回路の内容とを乗算する乗算回路と、該乗算回路の出力
を累算する累算回路とからなるトランスバーサルフィル
タを複数個備え、その複数個のトランスバーサルフィル
タは縦続接続され、それぞれのトランスバーサルフィル
タの前記累算回路は前記乗算回路の出力の累算値と前段
からのトランスバーサルフィルタの出力値との合計値を
演算する手段を備え、最終段のトランスバーサルフィル
タの出力値が送信信号から差し引く回路に入力される 反響消去装置において、 前記累算回路は、複数組の小並列データを累算する複数
組の累算器で構成され、 それぞれの前記トランスバーサルフィルタは前記各累算
器の出力データごとに複数の小並列データを逐次時分割
出力する時分割スイッチ回路を備え、 初段を除く前記トランスバーサルフィルタは、前記乗算
回路の出力値と、前段のトランスバーサルフィルタの前
記時分割スイッチ回路の出力値および固定値“０”を入
力して、畳込み演算中は前記乗算回路の出力を前記累算
回路の対応する桁の累算器へそれぞれ入力させ、畳込み
演算終了後は、前段の前記時分割スイッチ回路の出力す
る小並列データを逐次前記累算回路の対応する桁の前記
累算器のビット入力に入力させ他の桁の前記累算器のビ
ット入力には“０”を入力させる選択回路を備え、 最終段のトランスバーサルフィルタの前記時分割スイッ
チ回路の出力が前記縦続接続されたトランスバーサルフ
ィルタの出力の合計値として出力される ことを特徴とする反響消去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183144A JPH0638588B2 (ja) | 1983-10-03 | 1983-10-03 | 反響消去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58183144A JPH0638588B2 (ja) | 1983-10-03 | 1983-10-03 | 反響消去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6076826A JPS6076826A (ja) | 1985-05-01 |
| JPH0638588B2 true JPH0638588B2 (ja) | 1994-05-18 |
Family
ID=16130567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58183144A Expired - Lifetime JPH0638588B2 (ja) | 1983-10-03 | 1983-10-03 | 反響消去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0638588B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50103947A (ja) * | 1974-01-14 | 1975-08-16 | ||
| JPS5275141A (en) * | 1975-12-18 | 1977-06-23 | Fujitsu Ltd | Accumulator |
| JPS56132827A (en) * | 1980-03-24 | 1981-10-17 | Nec Corp | Echo canceler |
-
1983
- 1983-10-03 JP JP58183144A patent/JPH0638588B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6076826A (ja) | 1985-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377793A (en) | Digital adaptive finite impulse response filter with large number of coefficients | |
| US6279021B1 (en) | Digital filters | |
| US5297071A (en) | Arithmetic circuit, and adaptive filter and echo canceler using it | |
| US5287299A (en) | Method and apparatus for implementing a digital filter employing coefficients expressed as sums of 2 to an integer power | |
| CA1057365A (en) | Digital convolutional filter | |
| JP2591864B2 (ja) | ディジタルフィルタ | |
| US5222035A (en) | Digital filter circuit | |
| US20010032226A1 (en) | Digital filters | |
| NL8104701A (nl) | Automatische, door digitale synthese aangepaste lijnafsluitimpedantie. | |
| US5933797A (en) | Adaptive dual filter echo cancellation | |
| NL8104732A (nl) | Volledig digitale op grote schaal geintegreerde lijnschakeling voor analoge lijnen. | |
| JPS6035857B2 (ja) | デジタル入力信号のワ−ドレ−トを減少させるためのデシメ−タ装置 | |
| US4121296A (en) | Digital signal processing arrangement | |
| EP0693236B1 (en) | Method and arrangement in a transposed digital fir filter for multiplying a binary input signal with tap coefficients and a method for designing a transposed digital filter | |
| US6304133B1 (en) | Moving average filter | |
| JPH0638588B2 (ja) | 反響消去装置 | |
| EP0552020A1 (en) | Subsampling filter comprising two filters in succession | |
| US6868431B1 (en) | Circuit and method for processing data | |
| JPH10509011A (ja) | 改良されたディジタルフィルタ | |
| JPS6113416B2 (ja) | ||
| JP2583610B2 (ja) | Ａ／ｄ、ｄ／ａ変換装置 | |
| JP3041563B2 (ja) | 有限インパルス応答フィルタ | |
| JP3684314B2 (ja) | 複素乗算器および複素相関器 | |
| JPS61152171A (ja) | デイジタル化ゴ−スト除去装置 | |
| JPS5955618A (ja) | トランスバ−サルフイルタ |