JPH063862B2 - アクティブ・フィルタ回路 - Google Patents
アクティブ・フィルタ回路Info
- Publication number
- JPH063862B2 JPH063862B2 JP2333136A JP33313690A JPH063862B2 JP H063862 B2 JPH063862 B2 JP H063862B2 JP 2333136 A JP2333136 A JP 2333136A JP 33313690 A JP33313690 A JP 33313690A JP H063862 B2 JPH063862 B2 JP H063862B2
- Authority
- JP
- Japan
- Prior art keywords
- filter circuit
- active filter
- integrator
- circuit
- variable conductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
- H03H11/0466—Filters combining transconductance amplifiers with other active elements, e.g. operational amplifiers, transistors, voltage conveyors
Landscapes
- Networks Using Active Elements (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、アクティブ・フィルタ回路に関し、所定の周
波数に減衰極を形成し得るアクティブ・フィルタ回路を
多段に接続して低域通過フィルタや高域通過フィルタ等
の半導体集積回路化された有極フィルタ回路を形成し得
るものである。
波数に減衰極を形成し得るアクティブ・フィルタ回路を
多段に接続して低域通過フィルタや高域通過フィルタ等
の半導体集積回路化された有極フィルタ回路を形成し得
るものである。
所定の周波数に減衰極を有するフィルタ回路としては、
従来のバンド・エリミネーション・フィルタ（以下、Ｂ
ＥＦと称する。）があり、第８図がＢＥＦの一般的な構
成である。
従来のバンド・エリミネーション・フィルタ（以下、Ｂ
ＥＦと称する。）があり、第８図がＢＥＦの一般的な構
成である。
第８図のＢＥＦは、低域通過フィルタ２０と高域通過フ
ィルタ２１及び加算器２２から構成されている。入力端
子１から入力された信号が低域通過フィルタ２０と高域
通過フィルタ２１を夫々通過して加算器２２に供給さ
れ、出力端子２から第９図に示されるように所定の周波
数ｆ0で減衰極Ｐを示し、その周波数ｆ0が除去された周
波数特性を有する出力が得られる。
ィルタ２１及び加算器２２から構成されている。入力端
子１から入力された信号が低域通過フィルタ２０と高域
通過フィルタ２１を夫々通過して加算器２２に供給さ
れ、出力端子２から第９図に示されるように所定の周波
数ｆ0で減衰極Ｐを示し、その周波数ｆ0が除去された周
波数特性を有する出力が得られる。
従来のＢＥＦは、入出力端子間１，２に低域通過フィル
タ２０と高域通過フィルタ２１が、夫々加算器２２に直
列接続されており、このようなＢＥＦを多段に組み合わ
せて半導体集積回路化された有極型の低域通過フィルタ
や高域通過フィルタ等のアクティブ・フィルタ回路を構
成すること、或いは減衰極Ｐが生じる周波数を任意に設
定することは容易でない。
タ２０と高域通過フィルタ２１が、夫々加算器２２に直
列接続されており、このようなＢＥＦを多段に組み合わ
せて半導体集積回路化された有極型の低域通過フィルタ
や高域通過フィルタ等のアクティブ・フィルタ回路を構
成すること、或いは減衰極Ｐが生じる周波数を任意に設
定することは容易でない。
従って、減衰量や減衰極の生じる周波数が任意に設定で
きるフィルタ回路であると共に、このフィルタ回路を多
段に接続して半導体集積回路化された低域通過フィルタ
や高域通過フィルタ等の有極型フィルタ回路を形成し得
るアクティブ・フィルタ回路が望まれている。
きるフィルタ回路であると共に、このフィルタ回路を多
段に接続して半導体集積回路化された低域通過フィルタ
や高域通過フィルタ等の有極型フィルタ回路を形成し得
るアクティブ・フィルタ回路が望まれている。
本発明は、上述の如き観点からなされたものであって、
その主な目的は、半導体集積回路化に適した有極型のア
クティブ・フィルタ回路を提供するにある。
その主な目的は、半導体集積回路化に適した有極型のア
クティブ・フィルタ回路を提供するにある。
本発明のアクティブ・フィルタ回路は、入出力端子を有
する演算増幅器と、該演算増幅器に負帰還を掛ける第１
のコンデンサと第１の可変コンダクタンス増幅器からな
る第１の積分器とで構成された微分器と、該第１の積分
器に負帰還を掛ける第２のコンデンサと第２の可変コン
ダクタンス増幅器からなる第２の積分器から構成されて
いる。
する演算増幅器と、該演算増幅器に負帰還を掛ける第１
のコンデンサと第１の可変コンダクタンス増幅器からな
る第１の積分器とで構成された微分器と、該第１の積分
器に負帰還を掛ける第２のコンデンサと第２の可変コン
ダクタンス増幅器からなる第２の積分器から構成されて
いる。
第１図は、本発明のアクティブ・フィルタ回路の一実施
例を示す回路部であって、図に於いて、入力端子１は、
略無限大の利得をもつ演算増幅器Ａ1の正相入力端子に
接続され、その出力端子を出力端子２とする。演算増幅
器Ａ1の出力端子は可変コンダクタンス増幅器Ａ2の正相
入力端子に接続され、その出力端子はコンデンサＣ1が
接続されて演算増幅器Ａ1の逆相入力端子に接続されて
いる。可変コンダクタンス増幅器Ａ2は、コンデンサＣ1
とによって積分器１１を構成し、演算増幅器Ａ1は、積
分器１１によって負帰還が掛かるようになされて、演算
増幅器Ａ1は、積分器１１とによって微分器１３を形成
している。又、可変コンダクタンス増幅器Ａ2の出力端
子は、可変コンダクタンス増幅器Ａ3の正相入力端子に
接続され、可変コンダクタンス増幅器Ａ3の出力端子に
コンデンサＣ2が接続されると共に、可変コンダクタン
ス増幅器Ａ2の逆相入力端子に接続されている。可変コ
ンダクタンス増幅器Ａ3とコンデンサＣ2とによって積分
器１２を形成している。可変コンダクタンス増幅器Ａ3
の逆相入力端子は接地されている。
例を示す回路部であって、図に於いて、入力端子１は、
略無限大の利得をもつ演算増幅器Ａ1の正相入力端子に
接続され、その出力端子を出力端子２とする。演算増幅
器Ａ1の出力端子は可変コンダクタンス増幅器Ａ2の正相
入力端子に接続され、その出力端子はコンデンサＣ1が
接続されて演算増幅器Ａ1の逆相入力端子に接続されて
いる。可変コンダクタンス増幅器Ａ2は、コンデンサＣ1
とによって積分器１１を構成し、演算増幅器Ａ1は、積
分器１１によって負帰還が掛かるようになされて、演算
増幅器Ａ1は、積分器１１とによって微分器１３を形成
している。又、可変コンダクタンス増幅器Ａ2の出力端
子は、可変コンダクタンス増幅器Ａ3の正相入力端子に
接続され、可変コンダクタンス増幅器Ａ3の出力端子に
コンデンサＣ2が接続されると共に、可変コンダクタン
ス増幅器Ａ2の逆相入力端子に接続されている。可変コ
ンダクタンス増幅器Ａ3とコンデンサＣ2とによって積分
器１２を形成している。可変コンダクタンス増幅器Ａ3
の逆相入力端子は接地されている。
本発明のアクティブ・フィルタ回路は、積分器１２と微
分器１３とを組み合わせた負帰還回路であり、所定の周
波数に減衰極を有する周波数特性をもつものである。減
衰極は、低域通過フィルタと高域通過フィルタとの組み
合せによる交点に生じる。
分器１３とを組み合わせた負帰還回路であり、所定の周
波数に減衰極を有する周波数特性をもつものである。減
衰極は、低域通過フィルタと高域通過フィルタとの組み
合せによる交点に生じる。
本発明のアクティブ・フィルタ回路の伝達関数は、それ
らを構成する積分器１２と微分器１３の伝達関数を加算
したものとなる。即ち、微分器の伝達関数をsC1／gm1、
積分器の伝達関数をgm2／sC2とすると、本発明のアクテ
ィブ・フィルタ回路に伝達関数は、次式のように表され
る。
らを構成する積分器１２と微分器１３の伝達関数を加算
したものとなる。即ち、微分器の伝達関数をsC1／gm1、
積分器の伝達関数をgm2／sC2とすると、本発明のアクテ
ィブ・フィルタ回路に伝達関数は、次式のように表され
る。
Ｖ2／Ｖ1＝sC1／gm1＋gm2／sC2…………(1) （但し、入力電圧をＶ1とし、出力電圧をＶ2とする。gm
1,gm2は夫々可変コンダクタンス増幅器Ａ1，Ａ2の相互
コンダクタンスである。） 次に、第２図乃至第５図のブロック図に基づいて、(1)
式の伝達関数を求める。
1,gm2は夫々可変コンダクタンス増幅器Ａ1，Ａ2の相互
コンダクタンスである。） 次に、第２図乃至第５図のブロック図に基づいて、(1)
式の伝達関数を求める。
尚、第２図は、一般的な負帰還回路のブロック図であっ
て加算器３とブロック４，５から構成されている。第３
図は、第２図のブロック４，５に対応するブロック７，
８に、夫々所定の伝達関数を有する積分器を用いて構成
したブロック図を示している。又、第４図は、第２図の
ブロック４，５に対応するブロック１０，１４に、夫々
無限大の利得を有する演算増幅器と所定の伝達関数を有
するブロックで構成している。第５図は、第３図と第４
図のブロック図から構成された本発明に係るアクティブ
・フィルタ回路のブロック図を示している。
て加算器３とブロック４，５から構成されている。第３
図は、第２図のブロック４，５に対応するブロック７，
８に、夫々所定の伝達関数を有する積分器を用いて構成
したブロック図を示している。又、第４図は、第２図の
ブロック４，５に対応するブロック１０，１４に、夫々
無限大の利得を有する演算増幅器と所定の伝達関数を有
するブロックで構成している。第５図は、第３図と第４
図のブロック図から構成された本発明に係るアクティブ
・フィルタ回路のブロック図を示している。
さて、第２図の伝達関数は、一般的な負帰還回路のブロ
ックであるので、次のように表される。
ックであるので、次のように表される。
（Ｖ1−αＶ2）＝β＝Ｖ2…………………(2) （但し、αはブロック４の変数であり、βはブロック５
の変数である。） 従って、(2)式から第２図のブロック図の伝達関数は、 Ｖ2／Ｖ1＝１／（α＋１／β）…………(3) と表される。
の変数である。） 従って、(2)式から第２図のブロック図の伝達関数は、 Ｖ2／Ｖ1＝１／（α＋１／β）…………(3) と表される。
ここで第２図のブロック図において、ブロック４，５の
変数α，βを夫々積分器の伝達関数として、下記のよう
に置き換えるとする。
変数α，βを夫々積分器の伝達関数として、下記のよう
に置き換えるとする。
α＝ｇｍ2／ｓＣ2……………………(4) β＝ｇｍ1／ｓＣ1……………………(5) すると第２図のブロック図は、第３図のようなブロック
７，８からなるブロック図となり、その伝達関数は、
(3)式に(4)式と(5)式の関数を代入して求めると、次式
のように表される。
７，８からなるブロック図となり、その伝達関数は、
(3)式に(4)式と(5)式の関数を代入して求めると、次式
のように表される。
Ｖ2／Ｖ1＝１／（sC1/gm1+gm2/sC2）……(6) 又、第２図のブロック図において、ブロック図４，５の
変数α，βを夫々下記のように置き換える。
変数α，βを夫々下記のように置き換える。
α＝１／（sC1/gm1+gm2/sC2）……(7) β＝∽…………………(8) そのブロック図は、第４図に示すようなブロック図とな
る。第４図のブロック図の伝達関数は、(3)式に(7)式，
(8)式を代入したものであり、次式のように表される。
る。第４図のブロック図の伝達関数は、(3)式に(7)式，
(8)式を代入したものであり、次式のように表される。
Ｖ2／Ｖ1＝（sC1/gm1+gm2/sC2）…………(9) 即ち、(9)式の結果から第４図のブロック図は、(1)式に
示したような微分器と積分器の特性が加算された伝達関
数であることを示している。
示したような微分器と積分器の特性が加算された伝達関
数であることを示している。
ここで、第４図のブロック１４の伝達関数は、〔１／
（sC1/gm1+gm2/sC2）〕であるので、そのブロックは、
(6)式で示した伝達関数と同じである。
（sC1/gm1+gm2/sC2）〕であるので、そのブロックは、
(6)式で示した伝達関数と同じである。
従って、第３図と第４図のブロック図を組み合わせるこ
とによって(9)式の伝達関数が第５図のブロック図のよ
うに図示される。
とによって(9)式の伝達関数が第５図のブロック図のよ
うに図示される。
本発明のアクティブ・フィルタ回路は、第５図のブロッ
ク図から無限大の利得を有する演算増幅器Ａ1と演算増
幅器Ａ1に帰還を掛けるgm1/ｓＣ１の伝達関数を有する
積分器Ａ2からなる微分器１３と、積分器Ａ2に帰還を掛
けるgm2/sC2の伝達関数を夫々有する積分器Ａ3から構成
され、加算機９は、帰還出力を演算増幅器Ａ1の逆相入
力端子に接続すればよいことが実証される。
ク図から無限大の利得を有する演算増幅器Ａ1と演算増
幅器Ａ1に帰還を掛けるgm1/ｓＣ１の伝達関数を有する
積分器Ａ2からなる微分器１３と、積分器Ａ2に帰還を掛
けるgm2/sC2の伝達関数を夫々有する積分器Ａ3から構成
され、加算機９は、帰還出力を演算増幅器Ａ1の逆相入
力端子に接続すればよいことが実証される。
第６図は、本発明のアクティブ・フィルタ回路の減衰極
を示しており、減衰極は、低域通過フィルタと高域通過
フィルタとの組み合せ、即ち、積分器と微分器の夫々フ
ィルタ特性（イ）（ロ）の組み合わせによって、フィル
タ特性が交差する交点に生じる。可変コンダクタンス増
幅器Ａ2，Ａ3の夫々の相互コンダクタンスgm1,gm2を設
定すべく動作電流を調整することによって減衰極の移動
ができる。例えば、積分器１２を形成する可変コンダク
タンス増幅器Ａ3の動作電流を調整することで、周波数
ｆ0にある減衰極Ｐ1を周波数ｆ1にある減衰極Ｐ2に移動
させることができる。又、積分器１１，１２を構成する
可変コンダクタンス増幅器Ａ2，Ａ3の動作電流を同時に
同一方向に調整することで、所定の周波数ｆ0で減衰極
を移動させることなく、減衰量のみを変動させることが
できる。
を示しており、減衰極は、低域通過フィルタと高域通過
フィルタとの組み合せ、即ち、積分器と微分器の夫々フ
ィルタ特性（イ）（ロ）の組み合わせによって、フィル
タ特性が交差する交点に生じる。可変コンダクタンス増
幅器Ａ2，Ａ3の夫々の相互コンダクタンスgm1,gm2を設
定すべく動作電流を調整することによって減衰極の移動
ができる。例えば、積分器１２を形成する可変コンダク
タンス増幅器Ａ3の動作電流を調整することで、周波数
ｆ0にある減衰極Ｐ1を周波数ｆ1にある減衰極Ｐ2に移動
させることができる。又、積分器１１，１２を構成する
可変コンダクタンス増幅器Ａ2，Ａ3の動作電流を同時に
同一方向に調整することで、所定の周波数ｆ0で減衰極
を移動させることなく、減衰量のみを変動させることが
できる。
第７図は、本発明のアクティブ・フィルタ回路の他の実
施例を示す回路図である。
施例を示す回路図である。
第７図の実施例では、演算増幅器Ａ1が反転型演算増幅
器で構成されており、且つ、可変コンダクタンス増幅器
Ａ2，Ａ3も反転型となっている。従って、この実施例の
アクティブ・フィルタ回路の伝達関数は、次式のように
表される。
器で構成されており、且つ、可変コンダクタンス増幅器
Ａ2，Ａ3も反転型となっている。従って、この実施例の
アクティブ・フィルタ回路の伝達関数は、次式のように
表される。
Ｖ2／Ｖ1＝−（sC1/gm1+gm2/sC2） 〔効果〕 本発明のアクティブ・フィルタ回路は、入出力端子間に
微分器と積分器の伝達関数（（sC1／gm1+gm2／sC2）を
有するものであり、略無限大の利得を有する演算増幅器
が可変コンダクタンス増幅器からなる積分器によって、
多重に帰還が掛かるように構成されたアクティブ・フィ
ルタ回路であって、加算器を用いる必要がないので、回
路構成が単純化され、半導体集積回路化が極めて容易で
ある。
微分器と積分器の伝達関数（（sC1／gm1+gm2／sC2）を
有するものであり、略無限大の利得を有する演算増幅器
が可変コンダクタンス増幅器からなる積分器によって、
多重に帰還が掛かるように構成されたアクティブ・フィ
ルタ回路であって、加算器を用いる必要がないので、回
路構成が単純化され、半導体集積回路化が極めて容易で
ある。
又、これらのアクティブ・フィルタ回路を多段にして有
極の低域或いは高域通過フィルタ等の半導体集積回路化
されたアクティブ・フィルタ回路を構成することができ
る。
極の低域或いは高域通過フィルタ等の半導体集積回路化
されたアクティブ・フィルタ回路を構成することができ
る。
更に、本発明のアクティブ・フィルタ回路は、積分器が
可変コンダクタンス増幅器で構成されているので、それ
らの動作電流を調整することで相互コンダクタンスを変
えることによって、容易に減衰極の移動、減衰量の調整
が可能である利点を奏する。
可変コンダクタンス増幅器で構成されているので、それ
らの動作電流を調整することで相互コンダクタンスを変
えることによって、容易に減衰極の移動、減衰量の調整
が可能である利点を奏する。
第１図は、本発明のアクティブ・フィルタ回路の一実施
例を示す回路図、第２図乃至第５図は、本発明のアクテ
ィブ・フィルタ回路について説明する為のブロック図、
第６図は、本発明のアクティブ・フィルタ回路の周波数
特性を示す図、第７図は、本発明のアクティブ・フィル
タ回路の他の実施例を示す回路図、第８図は、従来のＢ
ＥＦの一例を示す回路図、第９図は、従来のＢＥＦの周
波数特性を示す図である。 １：入力端子，２：出力端子，３，６，９：加算器，
４，５，７，８，１０，１４，：ブロック，１１，１
２：積分器，１３：微分器，Ａ1：演算増幅器，Ａ2，Ａ
3：可変コンダクタンス増幅器，Ｃ1，Ｃ2：コンデン
サ。
例を示す回路図、第２図乃至第５図は、本発明のアクテ
ィブ・フィルタ回路について説明する為のブロック図、
第６図は、本発明のアクティブ・フィルタ回路の周波数
特性を示す図、第７図は、本発明のアクティブ・フィル
タ回路の他の実施例を示す回路図、第８図は、従来のＢ
ＥＦの一例を示す回路図、第９図は、従来のＢＥＦの周
波数特性を示す図である。 １：入力端子，２：出力端子，３，６，９：加算器，
４，５，７，８，１０，１４，：ブロック，１１，１
２：積分器，１３：微分器，Ａ1：演算増幅器，Ａ2，Ａ
3：可変コンダクタンス増幅器，Ｃ1，Ｃ2：コンデン
サ。
Claims (1)
- 【請求項１】入出力端子を有する演算増幅器と、該演算
増幅器に負帰還を掛ける第１のコンデンサと第１の可変
コンダクタンス増幅器からなる第１の積分器とで構成さ
れた微分器と、該第１の積分器に負帰還を掛ける第２の
コンデンサと第２の可変コンダクタンス増幅器からなる
第２の積分器とを含み、該第１と第２の可変コンダクタ
ンス増幅器の動作電流を調整して所定の周波数に減衰極
を設けることを特徴とするアクティブ・フィルタ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333136A JPH063862B2 (ja) | 1990-11-29 | 1990-11-29 | アクティブ・フィルタ回路 |
| US07/798,215 US5177382A (en) | 1990-11-29 | 1991-11-26 | Active filter circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2333136A JPH063862B2 (ja) | 1990-11-29 | 1990-11-29 | アクティブ・フィルタ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04200008A JPH04200008A (ja) | 1992-07-21 |
| JPH063862B2 true JPH063862B2 (ja) | 1994-01-12 |
Family
ID=18262698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2333136A Expired - Lifetime JPH063862B2 (ja) | 1990-11-29 | 1990-11-29 | アクティブ・フィルタ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5177382A (ja) |
| JP (1) | JPH063862B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2539300B2 (ja) * | 1991-03-29 | 1996-10-02 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| JP2539301B2 (ja) * | 1991-03-29 | 1996-10-02 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| JP2520056B2 (ja) * | 1991-04-10 | 1996-07-31 | 東光株式会社 | 有極型リ−プフロッグ・フィルタ |
| US6232832B1 (en) * | 1994-07-19 | 2001-05-15 | Honeywell International Inc | Circuit for limiting an output voltage to a percent of a variable supply voltage |
| US6340903B1 (en) | 2000-05-10 | 2002-01-22 | Zilog, Ind. | Auto-zero feedback sample-hold system |
| CN103532412A (zh) * | 2012-07-05 | 2014-01-22 | 台达电子工业股份有限公司 | 一种功率变换器的反馈控制电路及功率变换器系统 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4168440A (en) * | 1978-01-12 | 1979-09-18 | Intel Corporation | LC Simulated filter with transmission zeros |
| US4839542A (en) * | 1984-08-21 | 1989-06-13 | General Datacomm Industries, Inc. | Active transconductance filter device |
| US5001441A (en) * | 1989-10-30 | 1991-03-19 | Allied-Signal Inc. | Operational transconductance amplifier programmable filter |
-
1990
- 1990-11-29 JP JP2333136A patent/JPH063862B2/ja not_active Expired - Lifetime
-
1991
- 1991-11-26 US US07/798,215 patent/US5177382A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04200008A (ja) | 1992-07-21 |
| US5177382A (en) | 1993-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3792367A (en) | Active controllable filter circuit using variable transconductance amplifier | |
| US6335655B1 (en) | Filter circuit | |
| JP3431077B2 (ja) | 適応出力インピーダンスを備えたラインドライバ | |
| US3755749A (en) | Sound reenforcement equalization system | |
| JP3115741B2 (ja) | 改良された線型性を持つ相互コンダクタンスセル | |
| JP3390093B2 (ja) | 差動増幅器 | |
| US5084683A (en) | Completely differential filter with switched condensers using cmos operational amplifiers with no common-mode feedback | |
| JPH04330817A (ja) | 集積フィルタ回路 | |
| JP2520055B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP2573081Y2 (ja) | オールパス・フィルタ | |
| JPH04200008A (ja) | アクティブ・フィルタ回路 | |
| US3636466A (en) | Building block for active rc filters | |
| US3513401A (en) | Circuit arrangements employing active elements therein functioning as circulators,gyrators,inductors or filters | |
| US5111154A (en) | Analog filter | |
| JPH04230588A (ja) | 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 | |
| Senani | CFOA-based state-variable biquad and its high-frequency compensation | |
| JP2539301B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP2520056B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| JP3953540B2 (ja) | 高域通過フィルター | |
| JPS63244922A (ja) | キヤパシタンス回路 | |
| US3541463A (en) | Rc active filter using unity gain amplifier | |
| JP2539300B2 (ja) | 有極型リ−プフロッグ・フィルタ | |
| Tsukutani et al. | A realization of multiple circuit transfer functions using OTA-C integrator loop structure | |
| JPS623937Y2 (ja) | ||
| JPH0344454B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 16 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 17 |
|
| EXPY | Cancellation because of completion of term |