JPH04230588A - 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 - Google Patents
圧伸電流モード・トランスコンダクタ・コンデンサ積分器Info
- Publication number
- JPH04230588A JPH04230588A JP3256602A JP25660291A JPH04230588A JP H04230588 A JPH04230588 A JP H04230588A JP 3256602 A JP3256602 A JP 3256602A JP 25660291 A JP25660291 A JP 25660291A JP H04230588 A JPH04230588 A JP H04230588A
- Authority
- JP
- Japan
- Prior art keywords
- output
- transistor
- current
- terminal
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals
- G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for integration or differentiation; for forming integrals using capacitive elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、入力信号の積分値に比
例する少なくとも一つの出力信号を発生させるトランス
コンダクタ・コンデンサ積分器であって、前記入力信号
を受信するための第１入力端子と、前記出力信号を供給
するための第１出力端子と、第１コンデンサと、該第１
コンデンサに結合された入力端子及び出力端子を有する
トランスコンダクタとを具える積分器に関するものであ
る。 【０００２】 【従来の技術】このようなトランスコンダクタ・コンデ
ンサ積分器は、特に１９８８年６月のソリッドステート
回路のＩＥＥＥジャーナル”Ａ ４−ＭＨｚ ＣＭＯＳ
Ｃｏｎｔｉｎｕｏｕｓ−Ｔｉｍｅ Ｆｉｌｔｅｒ
ｗｉｔｈ Ｏｎ−Ｃｈｉｐ Ａｕｔｏｍａｔｉｃ
Ｔｕｎｉｎｇ”Ｖｏｌ．２３，Ｎｏ．３，ｐｐ．７５０
−７５８より既知である。 連続時間フィルタは、 オ
ーディオ、 ビデオ信号処理の分野における多様なフィ
ルタ機能にとって、 またデジタルあるいはスイッチ・
コンデンサ・システムのアンチ・アリアス・ フィルタ
として好適である。 連続時間フィルタは、 調整する
ことのできる線形トランスコンダクタを有するトランス
コンダクタ・コンデンサ積分器を必要とする。 【０００３】 【発明が解決しようとする課題】しかしながら、容量の
調整と線形性の調整とを容易に組み合わせることは不可
能である。更にトランスコンダクタ・コンデンサ積分器
は電流モードで動作する必要がある、すなわち入力信号
及び出力信号として、電流を用いる。この必要性は、低
電源電圧に移行する傾向、及びフィルタシステムの高周
波数特性の改善を求めることによって、 更に高まった
。 電圧モードに優る電流モードの利点は、特に１９８９年
６月８日の”Ａｌｌ ｃｕｒｒｅｎｔ−ｍｏｄｅ ｆｒ
ｅｑｕｅｎｃｙ ｓｅｌｅｃｔｉｖｅ ｃｉｒｃｕｉｔ
ｓ”， Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔ
ｅｒｓ，Ｖｏｌ．２５，Ｎｏ．１２，ｐｐ．７５９−７
６１ に記載されている。 【０００４】本発明の目的は、電流モードで作動すると
ともに、非線形トランスコンダクタを用いて線形積分機
能を発揮する、調整可能トランスコンダクタ・コンデン
サ積分器を提供せんとするにある。 【０００５】 【課題を解決するための手段】本発明は、入力信号の積
分値に比例する少なくとも一つの出力信号を発生させる
トランスコンダクタ・コンデンサ積分器であって、前記
入力信号を受信するための第１入力端子と、前記出力信
号を供給するための第１出力端子と、第１コンデンサと
、該第１コンデンサに結合された入力端子及び出力端子
を有するトランスコンダクタとを具える積分器において
、 ・前記入力信号を入力電流とし、前記出力信号を出力電
流とし、 ・前記トランスコンダクタの入力端子を前記第１コンデ
ンサに結合し、その出力端子を前記第１出力端子に結合
し、前記第１コンデンサの両端にかかる電圧を前記出力
電流に変換し、且つ前記積分器が更に、・前記出力電流
に比例するフィードバックの、前記第１コンデンサの両
端にかかる電圧についての微分値に比例する微分電流を
発生させる微分器と、 ・前記第１入力端子における入力信号を、前記微分信号
で割り算した商に比例する商電流を、前記第１コンデン
サに供給する電流除算器とを具えていることを特徴とす
る。 【０００６】トランスコンダクタの非線形電圧−電流特
性の結果として生じる出力電流のひづみは、微分器によ
って測定されるとともに、微分電流として電流除算器に
供給される。この電流除算器は、入力電流を微分電流で
割り算した商に比例する商電流を、コンデンサに供給す
る。このコンデンサの両端にかかる電圧は、積分によっ
て生じ、トランスコンダクタによって出力電流に変換さ
れる。このようにして構成されるループは、トランスコ
ンダクタの電圧−電流特性に関して完全に独立な電流積
分機能を有する。従って、このトランスコンダクタの特
性を非線形，例えば伸張特性とし、電流除算器の商電流
が圧縮特性を呈するようにすることができる。出力電流
の所定の変化に対するコンデンサの両端にかかる電圧の
変化は、線形トランスコンダクタの場合よりもかなり小
さい。このような圧伸（伸張及び圧縮）電流−モード積
分器は、低電源電圧において極めて好適である。 【０００７】本発明によるトランスコンダクタ・コンデ
ンサ積分器の一例は、前記微分器を、前記フィードバッ
ク電流と前記微分電流との直接電流通路とし、且つ前記
トランスコンダクタの電圧−電流変換を指数の関係とし
、前記出力電流が、前記第１コンデンサの両端にかかる
電圧の指数に比例するようにすることを特徴とする。 【０００８】指数的な関係を選択することによって、
微分電流をフィードバック電流に等しくし、微分器を直
接接続することができる。 【０００９】前記トランスコンダクタが第１及び第２主
電極及び制御電極を有する第１出力トランジスタを具え
、その第２主電極を前記第１出力端子に結合し、前記制
御電極と前記第１主電極とによって構成される接続を、
前記第１コンデンサと並列に配置することを特徴とする
本発明によるトランスコンダクタ・コンデンサ積分器を
用いて更に簡略化することができる。 【００１０】それぞれ、ベース、エミッタ及びコレクタ
が制御電極、第１主電極及び第２主電極に対応するバイ
ポーラトランジスタ、又は弱反転モードで動作し、それ
ぞれゲート、ソース及びドレインが上記電極に対応する
単極性ＭＯＳ トランジスタを選択することができる。 これらの種類のトランジスタの、トランジスタを流れる
電流と、制御電極と第１主電極との間の電位差との関係
が、指数関数であることは既知である。 【００１１】本発明によるトランスコンダクタ・コンデ
ンサ積分器の第２の例では、前記トランスコンダクタが
更に、第１及び第２主電極及び制御電極を有する第２出
力トランジスタを具え、該第２出力トランジスタの第１
主電極及び制御電極を、それぞれ対応する前記第１出力
トランジスタの第１主電極及び制御電極に接続し、前記
第２出力トランジスタの第２主電極を、前記フィードバ
ック電流の出力端子とすることを特徴とする。従って、
出力電流に比例するフィードバック電流が、第２出力ト
ランジスタによって供給される。 【００１２】本発明によるトランスコンダクタ・コンデ
ンサ積分器の第３の例では、前記電流除算器が：・各々
第１及び第２主電極及び制御電極を有する、第１、第２
、第３及び第４トランジスタを具え、前記第１トランジ
スタの制御電極を前記第２トランジスタの第１主電極に
接続し、前記第２及び第３トランジスタの制御電極をノ
ードに接続し、前記第３トランジスタの第１主電極を前
記第４トランジスタの制御電極に接続し、前記第１トラ
ンジスタの制御電極を前記第１入力端子に結合し、前記
第１トランジスタの第２主電極を前記ノードに結合し、
前記第１及び第４トランジスタの第１主電極を第１電源
端子に接続し、前記第２及び第３トランジスタの第２主
電極を第２電源端子に結合し、更に前記電流除算器が ・前記ノードに結合した第１バイアス電流源と、・前記
第４トランジスタの第２主電極に結合された第１電流端
子と、前記第１出力トランジスタの制御電極に結合され
た第２電流端子とを有する電流ミラーとを具え、且つ前
記第１及び第２出力トランジスタの第１主電極を、第１
電源端子に接続することを特徴とする。 【００１３】第１〜第４トランジスタを、トランスリニ
アループに配置する。ここで、第１トランジスタを流れ
る電流と第２トランジスタを流れる電流との積は、第３
トランジスタを流れる電流と第４トランジスタを流れる
電流との積に等しい。この結果、電流ミラーを介してコ
ンデンサに供給される第４トランジスタを流れる電流は
、入力電流をフィードバック電流で割り算した商に比例
する。この比例定数は、出力電流を制御し、積分器を調
整することのできるバイアス電流源によって規定される
。 【００１４】トランスリニアループの第３トランジスタ
の機能及び第４トランジスタの機能を置き換えることに
よって、 電流除算器を簡略化することができる。この
ようにして、本発明によるトランスコンダクタ・コンデ
ンサ積分器の第４の例では、前記電流除算器が：・各々
第１及び第２主電極及び制御電極を有する、第１、第２
及び第３トランジスタを具え、前記第１トランジスタの
制御電極を前記第２トランジスタの第１主電極に接続し
、前記第２及び第３トランジスタの制御電極をノードに
おいて相互接続し、前記第３トランジスタの第１主電極
を前記第１出力トランジスタの制御電極に接続し、前記
第１トランジスタの制御電極を前記第１入力端子に結合
し、前記第１トランジスタの第２主電極を前記ノードに
結合させ、前記第１トランジスタの第１主電極を第１電
源端子に接続し、前記第２及び第３トランジスタの第２
主電極を第２電源端子に結合し；前記電流除算器が更に
、 ・前記ノードに結合された第１バイアス電流源とを具え
、且つ前記第１出力トランジスタの第１主電極を前記第
１電源端子に接続することを特徴とする。これによって
、 電流ミラー、第４トランジスタ及び第２出力トラン
ジスタを省略することができる。 【００１５】更にこの第４の例では、前記積分器が更に
、各々第１及び第２主電極及び制御電極を有する他の第
１及び第２トランジスタを具え、該他の第１トランジス
タの制御電極及び第１主電極を前記第１トランジスタの
制御電極及び第１主電極にそれぞれ接続し、前記他の第
２トランジスタの制御電極及び第１主電極を前記第１出
力トランジスタの制御電極及び第１主電極にそれぞれ接
続し、前記他の第１トランジスタの第２主電極を前記第
１出力トランジスタの制御電極に接続し、前記他の第２
トランジスタの第２主電極を前記第１トランジスタの制
御電極に接続することを特徴とすることができる。 【００１６】前記他の第１及び第２トランジスタは、コ
ンデンサの放電電流通路を構成する。この例では、積分
器は極めて低い電源電圧で動作、すなわちバイポーラト
ランジスタを選択する場合、極めて低い２個のベース−
エミッタ接続電圧で動作し、容易にカスケード接続する
ことができる。その理由は、入力電流と出力電流とが等
しい電圧値だからである。 【００１７】更に本発明によるトランスコンダクタ・コ
ンデンサ積分器の第４の例では、前記積分器が更に：・
他の入力電流を受信するための第２入力端子、及び他の
出力電流を供給するための第２出力端子と；・前記コン
デンサと容量がほぼ等しい第２コンデンサと； ・前記第１バイアス電流源の供給する電流とほぼ等しい
電流を供給する第２バイアス電流源と；・各々第１及び
第２主電極及び制御電極を有する、第４、第５及び第６
トランジスタを具え、前記第１、第２及び第３トランジ
スタ及び前記第１出力トランジスタのそれぞれに対応す
る電極と同様に、第４、第５及び第６トランジスタ及び
第２出力トランジスタの電極を、互いに接続するととも
に、前記第２入力端子と、前記第２出力端子と、前記第
２コンデンサと、前記第２バイアス電流源と、前記第１
電源端子と、前記第２電源端子とに接続し、前記積分器
が更に、 ・少なくとも１個の他の出力トランジスタから成る第１
グループを具え、各々の出力トランジスタが、前記第１
出力トランジスタの対応する電極に接続されている第１
主電極及び制御電極と、第２主電極とを有し、該第２主
電極の１個を前記第２出力トランジスタの制御電極に結
合し、その他の前記第２主電極を、前記第１出力端子に
おける出力電流に比例する電流を供給するその他の各出
力端子に結合させ、前記積分器が更に、・少なくとも１
個の他の出力トランジスタから成る第２グループを具え
、各々の出力トランジスタが、前記第２出力トランジス
タの対応する電極に接続されている第１主電極及び制御
電極と、第２主電極とを有し、該第２主電極の１個を前
記第１出力トランジスタの制御電極に結合し、その他の
前記第２主電極を、前記第２出力端子における出力電流
に比例する電流を供給するその他の各出力端子に結合さ
せることを特徴とする。 【００１８】この例は、差動入出力電流に好適であり、
高い同位相除去性を有し、入出力電流が等しい電圧値で
ある。このことによって、 この平衡積分器を容易にカ
スケード接続し、４乗ベキフィルタ段を構成できる。
更に入力端子が、仮想アースポイントを構成し、直列抵
抗によって、 入力電圧を容易に入力電流に変換するこ
とができる。 【００１９】 【実施例】以下図面を参照して実施例を説明するに、各
図面の対応する部分には、同一の参照番号を付す。図１
は、本発明による圧伸トランスコンダクタ・コンデンサ
積分器を示す基本ブロック図である。入力端子１におけ
る積分されるべき入力電流ｉｉｎと、微分器３で微分さ
れた微分電流ｉｄ とが、電流除算器９の入力端子５及
び７にそれぞれ供給される。この電流除算器９は、その
出力端子１１において： 【数１】 の関係を有する、入力電流ｉｉｎと入力電流ｉｄ との
割り算の商に比例する商電流ｉｑ を供給する。ここで
、Ｉｏ は、定電流である。 【００２０】電流除算器９の出力端子１１を、容量Ｃの
コンデンサ１３と、トランスコンダクタ１７の入力端子
１５に接続する。このトランスコンダクタ１７の出力端
子１９には、出力電流ｉｏｕｔ が流れる。トランスコ
ンダクタ１７は、電圧−電流関数ｆ（ｖ）： 【数２】 に従って、コンデンサ１３の両端の電圧ｖを、出力電流
ｉｏｕｔ に変換する。この関数は、一般的に非線形で
あり、出力電流ｉｏｕｔ に望ましくない信号ひづみを
供給してしまう。トランスコンダクタ１７は更に、出力
電流ｉｏｕｔ に比例あるいは、これに等しいフィード
バック電流ｉｆ を供給するための第２出力端子２１を
具えている。フィードバック電流ｉｆ と電圧ｖとが、
微分器３の入力端子２３及び２５にそれぞれ供給され、
この微分器３の出力端子２７に、微分された電流ｉｄ
が： 【数３】 に従って供給される。ここでＶｏ は、定電圧である。 更にここで： 【数４】 であると仮定する。ここでＫは、定数である。これによ
って、等式（３） は： 【数５】 となる。また、商電流ｉｑ がコンデンサ１３に流れる
ことから、等式（１） を用いて、 【数６】 と書くことができる。連鎖法則（合成関数の微分公式）
より： 【数７】 となる。等式（５） 及び（６） を、等式（７） に
代入することによって： 【数８】 となる。等式（８） を時間に対して積分すると：【数
９】 となる。 【００２１】出力電流ｉｏｕｔ は、入力電流ｉｉｎの
積分値に比例し、トランスコンダクタ１７の電圧−電流
関数ｆ（ｖ）とは完全に独立している。トランスコンダ
クタ１７の非線形性の結果生じる出力電流ｉｏｕｔ の
信号歪が除去される。ｆ（ｖ）を、伸張関数とすると、
商電流ｉｑ は、圧縮特性を有する。この場合、出力電
流ｉｏｕｔ が所定の変化をする場合のコンデンサ１３
の両端の電圧ｖの変化は、トランスコンダクタ１７の関
数ｆ（ｖ）が、線形の場合よりも小さくなる。したがっ
て、この積分器は、圧伸（すなわち、伸張及び圧縮）電
流モード積分器として機能し、低供給電圧の場合に極め
て好適である。 【００２２】トランスコンダクタ１７の関数ｆ（ｖ）と
して、種々の関数を、用いることができる。実際には、
図２に示されているように、微分器３を、その入力端子
２３と出力端子２７との単なる相互接続によって、置き
換えることができるように、関数ｆ（ｖ）を選択する。 この場合、【数１０】 でなければならない。等式（５）を、等式（１０） に
代入することによって、 【数１１】 となり、これをｖに対して積分すると、【数１２】 となる。ここで、Ｉｓは、定電流である。トランスコン
ダクタ１７の電圧−電流関数として、指数関数を選択す
ると、微分器３を、相互接続で置き換えることができる
。 等式（１２） に従う指数変換関数を有するトランスコ
ンダクタを、バイポーラトランジスタ、あるいは弱反転
モードで動作する単極性ＭＯＳ トランジスタで実現す
ることができる。 【００２３】図３ａは、バイポーラトランジスタから成
る一例を示しており、図３ｂは、弱反転モードで動作す
るＭＯＳ トランジスタから成る一例を示している。図
３ａにおいて、トランスコンダクタ１７は、第１出力ト
ランジスタＴ１と、第２出力トランジスタＴ２とを具え
、該第２出力トランジスタＴ２のベース−エミッタ接続
を、コンデンサ１３と並列に配置している。第１出力ト
ランジスタＴ１のコレクタを、出力端子１９に結合させ
、出力電流ｉｏｕｔ を供給する。第２出力トランジス
タＴ２のコレクタを、出力端子２１に接続させ、ｉｏｕ
ｔ に比例する電流ｉｆ を、電流除算器９の入力端子
７に供給する。この比率は、トランジスタＴ１及びＴ２
の相対的な寸法によって規定される。図３ｂに示されて
いる例は、図３ａに示されている例と類似しているが、
これは、弱反転モードで動作する第１及び第２単極性Ｍ
ＯＳ トランジスタから成り、ベース、エミッタ及びコ
レクタの代わりにゲート、ソース及びドレインをそれぞ
れ具えているものである。 【００２４】以下の例においては、単にバイポーラトラ
ンジスタを用いているものだけを示す。しかしながら、
それぞれの場合において、バイポーラトランジスタを、
弱反転モードで動作する単極性ＭＯＳ トランジスタで
置き換えることができる。この場合、ベース、エミッタ
及びコレクタを、それぞれゲート、ソース及びドレイン
に置き換えて読むものとする。 【００２５】図４は、図３ａに示されている積分器の変
形例を示す図である。電流除算器９は、ノード３２に電
流Ｉｏ を供給するバイアス電流源３０と、電流ミラー
３４と、トランスリニアループを構成する４個のトラン
ジスタＴ３，Ｔ４，Ｔ５及びＴ６とを具えている。トラ
ンジスタＴ３及びＴ４のベース−エミッタ直列接続と、
トランジスタＴ５及びＴ６のベース−エミッタ直列接続
とを、ノード３２と、負の電源端子３６との間に並列に
接続する。トランジスタＴ３及びＴ６のエミッタを、負
の電源端子に接続する。バイアス電流源と、トランジス
タＴ４及びＴ５のコレクタとを、正の電源端子３８に結
合させる。トランジスタＴ４のエミッタと、トランジス
タＴ３のベースとを、電流除算器９の入力端子５に接続
し、電流ｉｉｎが、トランジスタＴ４を流れるようにす
る。トランジスタＴ４のベースと、トランジスタＴ３の
コレクタとを、ノード３２に接続し、電流ｉｏ が、ト
ランジスタＴ３を流れるようにする。トランジスタＴ５
のエミッタと、トランジスタＴ６のベースとを、電流除
算器９の入力端子７に接続し、電流ｉｆ が、トランジ
スタＴ５を流れるようにする。例えば、この電流ｉｆ
を、ｉｏｕｔ と等しくなるように選択する。電流ミラ
ー３４の第１電流端子４１を、電流除算器９の出力端子
１１に結合させる。この出力端子１１を、トランジスタ
Ｔ６のコレクタにも接続する。電流ミラー３４の第２電
流端子４２を、コンデンサ１３の一方の端子に結合させ
、この他方の端子を、負の電源端子３６に接続する。最
終的に、商電流ｉｑ が、トランジスタＴ６と、コンデ
ンサ１３とを流れる。この商電流ｉｑ は、トランジス
タＴ３及びＴ４を流れる電流の積が、トランジスタＴ５
及びＴ６を流れる電流の積に等しい： 【数１３】 ものとして知られているトランスリニアループ原理に従
うものである。この等式（１３） は、ｉｄ とｉｏｕ
ｔ とが等しい場合に等式（６）と一致する。バイアス
電流源３０を調整することによって、この積分器を調整
することができる。こうしたことから、等式（６）が成
立する。 【００２６】図５は、図４の変形例を示す図である。こ
こでは、トランジスタＴ６及びＴ２と、電流ミラー３４
とが、省略されている。トランジスタＴ５のエミッタを
、電流除算器９の出力端子１１に接続し、この出力端子
１１を、トランスコンダクタ１７の入力端子１５を介し
て、トランジスタＴ１のベースに直接接続する。この結
果、図４のトランジスタＴ６の代わりにトランジスタＴ
１が、トランスリニアループ部分を構成する。結果とし
てここでは、図４のｉｏｕｔ の代わりに電流ｉｑ が
、トランジスタＴ５を流れる。 しかし、結果は、最終的に等式（１３）に依存している
。 【００２７】図６は、コンデンサ１３の放電通路を設け
ている一例を示す図である。２個のトランジスタＴ７及
びＴ８を、 図５に示されている積分器に加える。 ト
ランジスタＴ７及びＴ８のベース− エミッタ接続を、
トランジスタＴ３及びＴ４のベース− エミッタ接続
とそれぞれ並列に配置し、 トランジスタＴ７のコレク
タ電流がトランジスタＴ３のコレクタ電流、 すなわち
Ｉｏ と等しく、 且つトランジスタＴ８のコレクタ電
流がトランジスタＴ１のコレクタ電流、 すなわちｉｏ
ｕｔ と等しくなるようにする。 トランジスタＴ７の
コレクタを、 トランジスタＴ１のベースに接続し、
トランジスタＴ８のコレクタを、 トランジスタＴ３の
ベースに接続する。この結果、 電流ｉｉｎ＋ ｉｏｕ
ｔ が、 トランジスタＴ４を流れ、 電流ｉｑ ＋
Ｉｏ が、 トランジスタＴ５を流れる。 最終的に、
以下の等式が成立する： 【数１４】 等式（１４）の両辺には、 重複項Ｉｏ ＊ ｉｏｕｔ
を有し、 理論的に等式（１４）は等式（１３）と同
一である。 【００２８】図７は、平衡入力電流ｉｉｎ
１ 及びｉｉｎ２ を受信するための入力端子１ 及び
４４と、 平衡出力電流ｉｏｕｔ１及びｉｏｕｔ２を供
給するための出力端子１９及び４６とを有する平衡積分
器を示す図である。 この平衡積分器は、図５に示す種
類の２個の積分器を具えている。このうちの一方は、
図５に示す積分器と同一であり、 他方は、 コンデン
サ４８と、 バイアス電流源４０と、 トランジスタＴ
１１， Ｔ１３， Ｔ１４ 及びＴ１５ と、 入力端
子４４と、 出力端子４６とを具えている。これらの他
方の積分器のコンデンサなどを、 一方の積分器の対応
するコンデンサ１３、 バイアス電流源３０、 トラン
ジスタＴ１， Ｔ３， Ｔ４及びＴ５、 入力端子１、
出力端子１９と同様に、 互いに接続するとともに、
正の電源端子３８及び負の電源端子３６に接続する。更
にこの平衡積分器は、 トランジスタＴ１６ とトラン
ジスタＴ１７ とを具えている。トランジスタＴ１６
のベース− エミッタ接続を、 トランジスタＴ１１
のベース− エミッタ接続と並列に接続し、 トランジ
スタＴ１６ のコレクタを、 トランジスタＴ１のベー
スに接続する。トランジスタＴ１７ のベース− エミ
ッタ接続を、 トランジスタＴ１のベース− エミッタ
接続と並列に接続し、 トランジスタＴ１７ のコレク
タを、 トランジスタＴ１１ のベースに接続する。 【００２９】電圧Ｖ１がコンデンサ１３の両端に発生し
、 電圧Ｖ２がコンデンサ４８の両端に発生する。 コ
ンデンサ４８を、 コンデンサ１３と同等のものと仮定
する。 電流ｉｑ１ がコンデンサ１３を流れ、 電
流ｉｑ２がコンデンサ４８を流れる。 本質的なことで
はないが、 トランジスタＴ１６ 及びＴ１７ が、
トランジスタＴ１１ 及びＴ１と同一であると仮定する
と、 電流ｉｑ１＋ ｉｏｕｔ２及び電流ｉｑ２ ＋ｉ
ｏｕｔ１が、 トランジスタＴ５及びＴ１５ をそれぞ
れ流れる。 トランスリニアループＴ３，Ｔ４，Ｔ５及
びＴ６は： 【数１５】 に従う。 トランスリニアループＴ１３， Ｔ１４，
Ｔ１５ 及びＴ１７ は： 【数１６】 に従う。 等式（１５）及び（１６）を、 互いに引き
算し、 差電流ｉｉｎ１−ｉｉｎ２ をｉｉｎと等しい
ものとし、 差電流ｉｏｕｔ１ −ｉｏｕｔ２をｉｏｕ
ｔ と等しいものとすると、 等式（１３）と同様の結
果となる。 【００３０】トランスリニア原理より、 トランジスタ
電流が、 ゼロ入力値よりもかなり低い値であると仮定
することができる。 このことによって、 大きな動的
出力信号が得られる。 同位相電流を除去し、 積分器
を単にカスケード接続することができる。 その理由は
、 入力端子における電圧と、 出力端子における電圧
とが等しいからである。 入力端子１及び４４は、 仮
想アースポイントであり、 入力電圧源を、 単に抵抗
を介して接続することができる。 【００３１】図５，６及び７に示す回路は、 既に極め
て低電圧で動作する。 その理由は、 これらが、 電
源端子間にただ２個のベース− エミッタ接続を具えて
いるにすぎないからである。 【００３２】付加的なトランジスタを、 図４，５，６
及び７にて示す積分器のトランジスタＴ１と並列に接続
するとともに、 図７のトランジスタＴ１１ と並列に
接続することによって、 電流出力の数を増加させるこ
とができる。 並列トランジスタの寸法を適切に調整す
ることによって、 個々の出力電流に重みをかけること
ができる。 図７に示す平衡積分器では、 これらの付
加的なトランジスタには、 参照符号Ｔ１８，Ｔ１９，
Ｔ２０， Ｔ２１を付す。 このトランジスタＴ１８
及びＴ１９ のベース− エミッタ接続を、 トランジ
スタＴ１のベース− エミッタ接続と並列に配置し、
これらのコレクタを、 付加的な出力端子５０及び５２
にそれぞれ接続する。 また、 トランジスタＴ２０，
Ｔ２１ のベース− エミッタ接続を、 トランジスタ
Ｔ１１ のベース− エミッタ接続と並列に接続し、
これらのコレクタを、 付加的な出力端子５４及び５６
にそれぞれ接続する。 この平衡トランスコンダクタ・
コンデンサ積分器を記号的に図８ に示す。 端子１
を入力端子Ｉ とし、 端子４４を反転入力端子ＮＩ
とし、 端子４６，５４，５６を反転出力端子ＮＯ１，
ＮＯ２， ＮＯ３とし、 端子１９， ５０， ５２を
出力端子Ｏ１， Ｏ２， Ｏ３とする。 【００３３】
図９は、 ２個の平衡積分器Ａ及びＢを用い、４乗ベキ
フィルタ段を実現する一例を示す図である。４乗ベキフ
ィルタ関数の係数を、 トランジスタ寸法の比率によっ
て規定する。 正の係数は、 同相電流を組み合わせ、
信号電流を合計することによって得られる。 負の係
数は、 逆相の電流を組み合わせ、 信号電流を引き算
することによって得られる。 入力信号は、 フィルタ
入力端子６０及び６２に供給される。 出力信号は、
フィルタ出力端子６４及び６６から得ることができる。 積分器Ａの端子Ｉ 及びＮＩをそれぞれ、 フィルタ
入力端子６０及び６２と、 積分器Ａの端子ＮＯ１ 及
びＯ１と、 積分器Ｂの端子Ｏ３及びＮＯ３ とに接続
する。 積分器Ａの端子ＮＯ２ 及びＯ２と、 積分器
Ｂの端子ＮＯ２ 及びＯ２とを、 フィルタ出力端子６
４及び６６に接続する。 積分器Ａの端子ＮＯ３ 及び
Ｏ３を、 積分器Ｂの端子Ｉ 及びＮＩに接続するとと
もに、 積分器Ｂの端子ＮＯ１ 及びＯ１に接続する。 【００３４】４乗ベキフィルタ段の周波数応答特性は、
係数と、 図７に示す回路のコンデンサ１３及び４８
の値及びバイアス電流源３０及び４０の電流Ｉ０の大き
さとによって規定される。 ４乗ベキフィルタ段のフィ
ルタ特性は、 電流源３０及び４０を制御することによ
って調整することができる。
例する少なくとも一つの出力信号を発生させるトランス
コンダクタ・コンデンサ積分器であって、前記入力信号
を受信するための第１入力端子と、前記出力信号を供給
するための第１出力端子と、第１コンデンサと、該第１
コンデンサに結合された入力端子及び出力端子を有する
トランスコンダクタとを具える積分器に関するものであ
る。 【０００２】 【従来の技術】このようなトランスコンダクタ・コンデ
ンサ積分器は、特に１９８８年６月のソリッドステート
回路のＩＥＥＥジャーナル”Ａ ４−ＭＨｚ ＣＭＯＳ
Ｃｏｎｔｉｎｕｏｕｓ−Ｔｉｍｅ Ｆｉｌｔｅｒ
ｗｉｔｈ Ｏｎ−Ｃｈｉｐ Ａｕｔｏｍａｔｉｃ
Ｔｕｎｉｎｇ”Ｖｏｌ．２３，Ｎｏ．３，ｐｐ．７５０
−７５８より既知である。 連続時間フィルタは、 オ
ーディオ、 ビデオ信号処理の分野における多様なフィ
ルタ機能にとって、 またデジタルあるいはスイッチ・
コンデンサ・システムのアンチ・アリアス・ フィルタ
として好適である。 連続時間フィルタは、 調整する
ことのできる線形トランスコンダクタを有するトランス
コンダクタ・コンデンサ積分器を必要とする。 【０００３】 【発明が解決しようとする課題】しかしながら、容量の
調整と線形性の調整とを容易に組み合わせることは不可
能である。更にトランスコンダクタ・コンデンサ積分器
は電流モードで動作する必要がある、すなわち入力信号
及び出力信号として、電流を用いる。この必要性は、低
電源電圧に移行する傾向、及びフィルタシステムの高周
波数特性の改善を求めることによって、 更に高まった
。 電圧モードに優る電流モードの利点は、特に１９８９年
６月８日の”Ａｌｌ ｃｕｒｒｅｎｔ−ｍｏｄｅ ｆｒ
ｅｑｕｅｎｃｙ ｓｅｌｅｃｔｉｖｅ ｃｉｒｃｕｉｔ
ｓ”， Ｅｌｅｃｔｒｏｎｉｃｓ Ｌｅｔｔ
ｅｒｓ，Ｖｏｌ．２５，Ｎｏ．１２，ｐｐ．７５９−７
６１ に記載されている。 【０００４】本発明の目的は、電流モードで作動すると
ともに、非線形トランスコンダクタを用いて線形積分機
能を発揮する、調整可能トランスコンダクタ・コンデン
サ積分器を提供せんとするにある。 【０００５】 【課題を解決するための手段】本発明は、入力信号の積
分値に比例する少なくとも一つの出力信号を発生させる
トランスコンダクタ・コンデンサ積分器であって、前記
入力信号を受信するための第１入力端子と、前記出力信
号を供給するための第１出力端子と、第１コンデンサと
、該第１コンデンサに結合された入力端子及び出力端子
を有するトランスコンダクタとを具える積分器において
、 ・前記入力信号を入力電流とし、前記出力信号を出力電
流とし、 ・前記トランスコンダクタの入力端子を前記第１コンデ
ンサに結合し、その出力端子を前記第１出力端子に結合
し、前記第１コンデンサの両端にかかる電圧を前記出力
電流に変換し、且つ前記積分器が更に、・前記出力電流
に比例するフィードバックの、前記第１コンデンサの両
端にかかる電圧についての微分値に比例する微分電流を
発生させる微分器と、 ・前記第１入力端子における入力信号を、前記微分信号
で割り算した商に比例する商電流を、前記第１コンデン
サに供給する電流除算器とを具えていることを特徴とす
る。 【０００６】トランスコンダクタの非線形電圧−電流特
性の結果として生じる出力電流のひづみは、微分器によ
って測定されるとともに、微分電流として電流除算器に
供給される。この電流除算器は、入力電流を微分電流で
割り算した商に比例する商電流を、コンデンサに供給す
る。このコンデンサの両端にかかる電圧は、積分によっ
て生じ、トランスコンダクタによって出力電流に変換さ
れる。このようにして構成されるループは、トランスコ
ンダクタの電圧−電流特性に関して完全に独立な電流積
分機能を有する。従って、このトランスコンダクタの特
性を非線形，例えば伸張特性とし、電流除算器の商電流
が圧縮特性を呈するようにすることができる。出力電流
の所定の変化に対するコンデンサの両端にかかる電圧の
変化は、線形トランスコンダクタの場合よりもかなり小
さい。このような圧伸（伸張及び圧縮）電流−モード積
分器は、低電源電圧において極めて好適である。 【０００７】本発明によるトランスコンダクタ・コンデ
ンサ積分器の一例は、前記微分器を、前記フィードバッ
ク電流と前記微分電流との直接電流通路とし、且つ前記
トランスコンダクタの電圧−電流変換を指数の関係とし
、前記出力電流が、前記第１コンデンサの両端にかかる
電圧の指数に比例するようにすることを特徴とする。 【０００８】指数的な関係を選択することによって、
微分電流をフィードバック電流に等しくし、微分器を直
接接続することができる。 【０００９】前記トランスコンダクタが第１及び第２主
電極及び制御電極を有する第１出力トランジスタを具え
、その第２主電極を前記第１出力端子に結合し、前記制
御電極と前記第１主電極とによって構成される接続を、
前記第１コンデンサと並列に配置することを特徴とする
本発明によるトランスコンダクタ・コンデンサ積分器を
用いて更に簡略化することができる。 【００１０】それぞれ、ベース、エミッタ及びコレクタ
が制御電極、第１主電極及び第２主電極に対応するバイ
ポーラトランジスタ、又は弱反転モードで動作し、それ
ぞれゲート、ソース及びドレインが上記電極に対応する
単極性ＭＯＳ トランジスタを選択することができる。 これらの種類のトランジスタの、トランジスタを流れる
電流と、制御電極と第１主電極との間の電位差との関係
が、指数関数であることは既知である。 【００１１】本発明によるトランスコンダクタ・コンデ
ンサ積分器の第２の例では、前記トランスコンダクタが
更に、第１及び第２主電極及び制御電極を有する第２出
力トランジスタを具え、該第２出力トランジスタの第１
主電極及び制御電極を、それぞれ対応する前記第１出力
トランジスタの第１主電極及び制御電極に接続し、前記
第２出力トランジスタの第２主電極を、前記フィードバ
ック電流の出力端子とすることを特徴とする。従って、
出力電流に比例するフィードバック電流が、第２出力ト
ランジスタによって供給される。 【００１２】本発明によるトランスコンダクタ・コンデ
ンサ積分器の第３の例では、前記電流除算器が：・各々
第１及び第２主電極及び制御電極を有する、第１、第２
、第３及び第４トランジスタを具え、前記第１トランジ
スタの制御電極を前記第２トランジスタの第１主電極に
接続し、前記第２及び第３トランジスタの制御電極をノ
ードに接続し、前記第３トランジスタの第１主電極を前
記第４トランジスタの制御電極に接続し、前記第１トラ
ンジスタの制御電極を前記第１入力端子に結合し、前記
第１トランジスタの第２主電極を前記ノードに結合し、
前記第１及び第４トランジスタの第１主電極を第１電源
端子に接続し、前記第２及び第３トランジスタの第２主
電極を第２電源端子に結合し、更に前記電流除算器が ・前記ノードに結合した第１バイアス電流源と、・前記
第４トランジスタの第２主電極に結合された第１電流端
子と、前記第１出力トランジスタの制御電極に結合され
た第２電流端子とを有する電流ミラーとを具え、且つ前
記第１及び第２出力トランジスタの第１主電極を、第１
電源端子に接続することを特徴とする。 【００１３】第１〜第４トランジスタを、トランスリニ
アループに配置する。ここで、第１トランジスタを流れ
る電流と第２トランジスタを流れる電流との積は、第３
トランジスタを流れる電流と第４トランジスタを流れる
電流との積に等しい。この結果、電流ミラーを介してコ
ンデンサに供給される第４トランジスタを流れる電流は
、入力電流をフィードバック電流で割り算した商に比例
する。この比例定数は、出力電流を制御し、積分器を調
整することのできるバイアス電流源によって規定される
。 【００１４】トランスリニアループの第３トランジスタ
の機能及び第４トランジスタの機能を置き換えることに
よって、 電流除算器を簡略化することができる。この
ようにして、本発明によるトランスコンダクタ・コンデ
ンサ積分器の第４の例では、前記電流除算器が：・各々
第１及び第２主電極及び制御電極を有する、第１、第２
及び第３トランジスタを具え、前記第１トランジスタの
制御電極を前記第２トランジスタの第１主電極に接続し
、前記第２及び第３トランジスタの制御電極をノードに
おいて相互接続し、前記第３トランジスタの第１主電極
を前記第１出力トランジスタの制御電極に接続し、前記
第１トランジスタの制御電極を前記第１入力端子に結合
し、前記第１トランジスタの第２主電極を前記ノードに
結合させ、前記第１トランジスタの第１主電極を第１電
源端子に接続し、前記第２及び第３トランジスタの第２
主電極を第２電源端子に結合し；前記電流除算器が更に
、 ・前記ノードに結合された第１バイアス電流源とを具え
、且つ前記第１出力トランジスタの第１主電極を前記第
１電源端子に接続することを特徴とする。これによって
、 電流ミラー、第４トランジスタ及び第２出力トラン
ジスタを省略することができる。 【００１５】更にこの第４の例では、前記積分器が更に
、各々第１及び第２主電極及び制御電極を有する他の第
１及び第２トランジスタを具え、該他の第１トランジス
タの制御電極及び第１主電極を前記第１トランジスタの
制御電極及び第１主電極にそれぞれ接続し、前記他の第
２トランジスタの制御電極及び第１主電極を前記第１出
力トランジスタの制御電極及び第１主電極にそれぞれ接
続し、前記他の第１トランジスタの第２主電極を前記第
１出力トランジスタの制御電極に接続し、前記他の第２
トランジスタの第２主電極を前記第１トランジスタの制
御電極に接続することを特徴とすることができる。 【００１６】前記他の第１及び第２トランジスタは、コ
ンデンサの放電電流通路を構成する。この例では、積分
器は極めて低い電源電圧で動作、すなわちバイポーラト
ランジスタを選択する場合、極めて低い２個のベース−
エミッタ接続電圧で動作し、容易にカスケード接続する
ことができる。その理由は、入力電流と出力電流とが等
しい電圧値だからである。 【００１７】更に本発明によるトランスコンダクタ・コ
ンデンサ積分器の第４の例では、前記積分器が更に：・
他の入力電流を受信するための第２入力端子、及び他の
出力電流を供給するための第２出力端子と；・前記コン
デンサと容量がほぼ等しい第２コンデンサと； ・前記第１バイアス電流源の供給する電流とほぼ等しい
電流を供給する第２バイアス電流源と；・各々第１及び
第２主電極及び制御電極を有する、第４、第５及び第６
トランジスタを具え、前記第１、第２及び第３トランジ
スタ及び前記第１出力トランジスタのそれぞれに対応す
る電極と同様に、第４、第５及び第６トランジスタ及び
第２出力トランジスタの電極を、互いに接続するととも
に、前記第２入力端子と、前記第２出力端子と、前記第
２コンデンサと、前記第２バイアス電流源と、前記第１
電源端子と、前記第２電源端子とに接続し、前記積分器
が更に、 ・少なくとも１個の他の出力トランジスタから成る第１
グループを具え、各々の出力トランジスタが、前記第１
出力トランジスタの対応する電極に接続されている第１
主電極及び制御電極と、第２主電極とを有し、該第２主
電極の１個を前記第２出力トランジスタの制御電極に結
合し、その他の前記第２主電極を、前記第１出力端子に
おける出力電流に比例する電流を供給するその他の各出
力端子に結合させ、前記積分器が更に、・少なくとも１
個の他の出力トランジスタから成る第２グループを具え
、各々の出力トランジスタが、前記第２出力トランジス
タの対応する電極に接続されている第１主電極及び制御
電極と、第２主電極とを有し、該第２主電極の１個を前
記第１出力トランジスタの制御電極に結合し、その他の
前記第２主電極を、前記第２出力端子における出力電流
に比例する電流を供給するその他の各出力端子に結合さ
せることを特徴とする。 【００１８】この例は、差動入出力電流に好適であり、
高い同位相除去性を有し、入出力電流が等しい電圧値で
ある。このことによって、 この平衡積分器を容易にカ
スケード接続し、４乗ベキフィルタ段を構成できる。
更に入力端子が、仮想アースポイントを構成し、直列抵
抗によって、 入力電圧を容易に入力電流に変換するこ
とができる。 【００１９】 【実施例】以下図面を参照して実施例を説明するに、各
図面の対応する部分には、同一の参照番号を付す。図１
は、本発明による圧伸トランスコンダクタ・コンデンサ
積分器を示す基本ブロック図である。入力端子１におけ
る積分されるべき入力電流ｉｉｎと、微分器３で微分さ
れた微分電流ｉｄ とが、電流除算器９の入力端子５及
び７にそれぞれ供給される。この電流除算器９は、その
出力端子１１において： 【数１】 の関係を有する、入力電流ｉｉｎと入力電流ｉｄ との
割り算の商に比例する商電流ｉｑ を供給する。ここで
、Ｉｏ は、定電流である。 【００２０】電流除算器９の出力端子１１を、容量Ｃの
コンデンサ１３と、トランスコンダクタ１７の入力端子
１５に接続する。このトランスコンダクタ１７の出力端
子１９には、出力電流ｉｏｕｔ が流れる。トランスコ
ンダクタ１７は、電圧−電流関数ｆ（ｖ）： 【数２】 に従って、コンデンサ１３の両端の電圧ｖを、出力電流
ｉｏｕｔ に変換する。この関数は、一般的に非線形で
あり、出力電流ｉｏｕｔ に望ましくない信号ひづみを
供給してしまう。トランスコンダクタ１７は更に、出力
電流ｉｏｕｔ に比例あるいは、これに等しいフィード
バック電流ｉｆ を供給するための第２出力端子２１を
具えている。フィードバック電流ｉｆ と電圧ｖとが、
微分器３の入力端子２３及び２５にそれぞれ供給され、
この微分器３の出力端子２７に、微分された電流ｉｄ
が： 【数３】 に従って供給される。ここでＶｏ は、定電圧である。 更にここで： 【数４】 であると仮定する。ここでＫは、定数である。これによ
って、等式（３） は： 【数５】 となる。また、商電流ｉｑ がコンデンサ１３に流れる
ことから、等式（１） を用いて、 【数６】 と書くことができる。連鎖法則（合成関数の微分公式）
より： 【数７】 となる。等式（５） 及び（６） を、等式（７） に
代入することによって： 【数８】 となる。等式（８） を時間に対して積分すると：【数
９】 となる。 【００２１】出力電流ｉｏｕｔ は、入力電流ｉｉｎの
積分値に比例し、トランスコンダクタ１７の電圧−電流
関数ｆ（ｖ）とは完全に独立している。トランスコンダ
クタ１７の非線形性の結果生じる出力電流ｉｏｕｔ の
信号歪が除去される。ｆ（ｖ）を、伸張関数とすると、
商電流ｉｑ は、圧縮特性を有する。この場合、出力電
流ｉｏｕｔ が所定の変化をする場合のコンデンサ１３
の両端の電圧ｖの変化は、トランスコンダクタ１７の関
数ｆ（ｖ）が、線形の場合よりも小さくなる。したがっ
て、この積分器は、圧伸（すなわち、伸張及び圧縮）電
流モード積分器として機能し、低供給電圧の場合に極め
て好適である。 【００２２】トランスコンダクタ１７の関数ｆ（ｖ）と
して、種々の関数を、用いることができる。実際には、
図２に示されているように、微分器３を、その入力端子
２３と出力端子２７との単なる相互接続によって、置き
換えることができるように、関数ｆ（ｖ）を選択する。 この場合、【数１０】 でなければならない。等式（５）を、等式（１０） に
代入することによって、 【数１１】 となり、これをｖに対して積分すると、【数１２】 となる。ここで、Ｉｓは、定電流である。トランスコン
ダクタ１７の電圧−電流関数として、指数関数を選択す
ると、微分器３を、相互接続で置き換えることができる
。 等式（１２） に従う指数変換関数を有するトランスコ
ンダクタを、バイポーラトランジスタ、あるいは弱反転
モードで動作する単極性ＭＯＳ トランジスタで実現す
ることができる。 【００２３】図３ａは、バイポーラトランジスタから成
る一例を示しており、図３ｂは、弱反転モードで動作す
るＭＯＳ トランジスタから成る一例を示している。図
３ａにおいて、トランスコンダクタ１７は、第１出力ト
ランジスタＴ１と、第２出力トランジスタＴ２とを具え
、該第２出力トランジスタＴ２のベース−エミッタ接続
を、コンデンサ１３と並列に配置している。第１出力ト
ランジスタＴ１のコレクタを、出力端子１９に結合させ
、出力電流ｉｏｕｔ を供給する。第２出力トランジス
タＴ２のコレクタを、出力端子２１に接続させ、ｉｏｕ
ｔ に比例する電流ｉｆ を、電流除算器９の入力端子
７に供給する。この比率は、トランジスタＴ１及びＴ２
の相対的な寸法によって規定される。図３ｂに示されて
いる例は、図３ａに示されている例と類似しているが、
これは、弱反転モードで動作する第１及び第２単極性Ｍ
ＯＳ トランジスタから成り、ベース、エミッタ及びコ
レクタの代わりにゲート、ソース及びドレインをそれぞ
れ具えているものである。 【００２４】以下の例においては、単にバイポーラトラ
ンジスタを用いているものだけを示す。しかしながら、
それぞれの場合において、バイポーラトランジスタを、
弱反転モードで動作する単極性ＭＯＳ トランジスタで
置き換えることができる。この場合、ベース、エミッタ
及びコレクタを、それぞれゲート、ソース及びドレイン
に置き換えて読むものとする。 【００２５】図４は、図３ａに示されている積分器の変
形例を示す図である。電流除算器９は、ノード３２に電
流Ｉｏ を供給するバイアス電流源３０と、電流ミラー
３４と、トランスリニアループを構成する４個のトラン
ジスタＴ３，Ｔ４，Ｔ５及びＴ６とを具えている。トラ
ンジスタＴ３及びＴ４のベース−エミッタ直列接続と、
トランジスタＴ５及びＴ６のベース−エミッタ直列接続
とを、ノード３２と、負の電源端子３６との間に並列に
接続する。トランジスタＴ３及びＴ６のエミッタを、負
の電源端子に接続する。バイアス電流源と、トランジス
タＴ４及びＴ５のコレクタとを、正の電源端子３８に結
合させる。トランジスタＴ４のエミッタと、トランジス
タＴ３のベースとを、電流除算器９の入力端子５に接続
し、電流ｉｉｎが、トランジスタＴ４を流れるようにす
る。トランジスタＴ４のベースと、トランジスタＴ３の
コレクタとを、ノード３２に接続し、電流ｉｏ が、ト
ランジスタＴ３を流れるようにする。トランジスタＴ５
のエミッタと、トランジスタＴ６のベースとを、電流除
算器９の入力端子７に接続し、電流ｉｆ が、トランジ
スタＴ５を流れるようにする。例えば、この電流ｉｆ
を、ｉｏｕｔ と等しくなるように選択する。電流ミラ
ー３４の第１電流端子４１を、電流除算器９の出力端子
１１に結合させる。この出力端子１１を、トランジスタ
Ｔ６のコレクタにも接続する。電流ミラー３４の第２電
流端子４２を、コンデンサ１３の一方の端子に結合させ
、この他方の端子を、負の電源端子３６に接続する。最
終的に、商電流ｉｑ が、トランジスタＴ６と、コンデ
ンサ１３とを流れる。この商電流ｉｑ は、トランジス
タＴ３及びＴ４を流れる電流の積が、トランジスタＴ５
及びＴ６を流れる電流の積に等しい： 【数１３】 ものとして知られているトランスリニアループ原理に従
うものである。この等式（１３） は、ｉｄ とｉｏｕ
ｔ とが等しい場合に等式（６）と一致する。バイアス
電流源３０を調整することによって、この積分器を調整
することができる。こうしたことから、等式（６）が成
立する。 【００２６】図５は、図４の変形例を示す図である。こ
こでは、トランジスタＴ６及びＴ２と、電流ミラー３４
とが、省略されている。トランジスタＴ５のエミッタを
、電流除算器９の出力端子１１に接続し、この出力端子
１１を、トランスコンダクタ１７の入力端子１５を介し
て、トランジスタＴ１のベースに直接接続する。この結
果、図４のトランジスタＴ６の代わりにトランジスタＴ
１が、トランスリニアループ部分を構成する。結果とし
てここでは、図４のｉｏｕｔ の代わりに電流ｉｑ が
、トランジスタＴ５を流れる。 しかし、結果は、最終的に等式（１３）に依存している
。 【００２７】図６は、コンデンサ１３の放電通路を設け
ている一例を示す図である。２個のトランジスタＴ７及
びＴ８を、 図５に示されている積分器に加える。 ト
ランジスタＴ７及びＴ８のベース− エミッタ接続を、
トランジスタＴ３及びＴ４のベース− エミッタ接続
とそれぞれ並列に配置し、 トランジスタＴ７のコレク
タ電流がトランジスタＴ３のコレクタ電流、 すなわち
Ｉｏ と等しく、 且つトランジスタＴ８のコレクタ電
流がトランジスタＴ１のコレクタ電流、 すなわちｉｏ
ｕｔ と等しくなるようにする。 トランジスタＴ７の
コレクタを、 トランジスタＴ１のベースに接続し、
トランジスタＴ８のコレクタを、 トランジスタＴ３の
ベースに接続する。この結果、 電流ｉｉｎ＋ ｉｏｕ
ｔ が、 トランジスタＴ４を流れ、 電流ｉｑ ＋
Ｉｏ が、 トランジスタＴ５を流れる。 最終的に、
以下の等式が成立する： 【数１４】 等式（１４）の両辺には、 重複項Ｉｏ ＊ ｉｏｕｔ
を有し、 理論的に等式（１４）は等式（１３）と同
一である。 【００２８】図７は、平衡入力電流ｉｉｎ
１ 及びｉｉｎ２ を受信するための入力端子１ 及び
４４と、 平衡出力電流ｉｏｕｔ１及びｉｏｕｔ２を供
給するための出力端子１９及び４６とを有する平衡積分
器を示す図である。 この平衡積分器は、図５に示す種
類の２個の積分器を具えている。このうちの一方は、
図５に示す積分器と同一であり、 他方は、 コンデン
サ４８と、 バイアス電流源４０と、 トランジスタＴ
１１， Ｔ１３， Ｔ１４ 及びＴ１５ と、 入力端
子４４と、 出力端子４６とを具えている。これらの他
方の積分器のコンデンサなどを、 一方の積分器の対応
するコンデンサ１３、 バイアス電流源３０、 トラン
ジスタＴ１， Ｔ３， Ｔ４及びＴ５、 入力端子１、
出力端子１９と同様に、 互いに接続するとともに、
正の電源端子３８及び負の電源端子３６に接続する。更
にこの平衡積分器は、 トランジスタＴ１６ とトラン
ジスタＴ１７ とを具えている。トランジスタＴ１６
のベース− エミッタ接続を、 トランジスタＴ１１
のベース− エミッタ接続と並列に接続し、 トランジ
スタＴ１６ のコレクタを、 トランジスタＴ１のベー
スに接続する。トランジスタＴ１７ のベース− エミ
ッタ接続を、 トランジスタＴ１のベース− エミッタ
接続と並列に接続し、 トランジスタＴ１７ のコレク
タを、 トランジスタＴ１１ のベースに接続する。 【００２９】電圧Ｖ１がコンデンサ１３の両端に発生し
、 電圧Ｖ２がコンデンサ４８の両端に発生する。 コ
ンデンサ４８を、 コンデンサ１３と同等のものと仮定
する。 電流ｉｑ１ がコンデンサ１３を流れ、 電
流ｉｑ２がコンデンサ４８を流れる。 本質的なことで
はないが、 トランジスタＴ１６ 及びＴ１７ が、
トランジスタＴ１１ 及びＴ１と同一であると仮定する
と、 電流ｉｑ１＋ ｉｏｕｔ２及び電流ｉｑ２ ＋ｉ
ｏｕｔ１が、 トランジスタＴ５及びＴ１５ をそれぞ
れ流れる。 トランスリニアループＴ３，Ｔ４，Ｔ５及
びＴ６は： 【数１５】 に従う。 トランスリニアループＴ１３， Ｔ１４，
Ｔ１５ 及びＴ１７ は： 【数１６】 に従う。 等式（１５）及び（１６）を、 互いに引き
算し、 差電流ｉｉｎ１−ｉｉｎ２ をｉｉｎと等しい
ものとし、 差電流ｉｏｕｔ１ −ｉｏｕｔ２をｉｏｕ
ｔ と等しいものとすると、 等式（１３）と同様の結
果となる。 【００３０】トランスリニア原理より、 トランジスタ
電流が、 ゼロ入力値よりもかなり低い値であると仮定
することができる。 このことによって、 大きな動的
出力信号が得られる。 同位相電流を除去し、 積分器
を単にカスケード接続することができる。 その理由は
、 入力端子における電圧と、 出力端子における電圧
とが等しいからである。 入力端子１及び４４は、 仮
想アースポイントであり、 入力電圧源を、 単に抵抗
を介して接続することができる。 【００３１】図５，６及び７に示す回路は、 既に極め
て低電圧で動作する。 その理由は、 これらが、 電
源端子間にただ２個のベース− エミッタ接続を具えて
いるにすぎないからである。 【００３２】付加的なトランジスタを、 図４，５，６
及び７にて示す積分器のトランジスタＴ１と並列に接続
するとともに、 図７のトランジスタＴ１１ と並列に
接続することによって、 電流出力の数を増加させるこ
とができる。 並列トランジスタの寸法を適切に調整す
ることによって、 個々の出力電流に重みをかけること
ができる。 図７に示す平衡積分器では、 これらの付
加的なトランジスタには、 参照符号Ｔ１８，Ｔ１９，
Ｔ２０， Ｔ２１を付す。 このトランジスタＴ１８
及びＴ１９ のベース− エミッタ接続を、 トランジ
スタＴ１のベース− エミッタ接続と並列に配置し、
これらのコレクタを、 付加的な出力端子５０及び５２
にそれぞれ接続する。 また、 トランジスタＴ２０，
Ｔ２１ のベース− エミッタ接続を、 トランジスタ
Ｔ１１ のベース− エミッタ接続と並列に接続し、
これらのコレクタを、 付加的な出力端子５４及び５６
にそれぞれ接続する。 この平衡トランスコンダクタ・
コンデンサ積分器を記号的に図８ に示す。 端子１
を入力端子Ｉ とし、 端子４４を反転入力端子ＮＩ
とし、 端子４６，５４，５６を反転出力端子ＮＯ１，
ＮＯ２， ＮＯ３とし、 端子１９， ５０， ５２を
出力端子Ｏ１， Ｏ２， Ｏ３とする。 【００３３】
図９は、 ２個の平衡積分器Ａ及びＢを用い、４乗ベキ
フィルタ段を実現する一例を示す図である。４乗ベキフ
ィルタ関数の係数を、 トランジスタ寸法の比率によっ
て規定する。 正の係数は、 同相電流を組み合わせ、
信号電流を合計することによって得られる。 負の係
数は、 逆相の電流を組み合わせ、 信号電流を引き算
することによって得られる。 入力信号は、 フィルタ
入力端子６０及び６２に供給される。 出力信号は、
フィルタ出力端子６４及び６６から得ることができる。 積分器Ａの端子Ｉ 及びＮＩをそれぞれ、 フィルタ
入力端子６０及び６２と、 積分器Ａの端子ＮＯ１ 及
びＯ１と、 積分器Ｂの端子Ｏ３及びＮＯ３ とに接続
する。 積分器Ａの端子ＮＯ２ 及びＯ２と、 積分器
Ｂの端子ＮＯ２ 及びＯ２とを、 フィルタ出力端子６
４及び６６に接続する。 積分器Ａの端子ＮＯ３ 及び
Ｏ３を、 積分器Ｂの端子Ｉ 及びＮＩに接続するとと
もに、 積分器Ｂの端子ＮＯ１ 及びＯ１に接続する。 【００３４】４乗ベキフィルタ段の周波数応答特性は、
係数と、 図７に示す回路のコンデンサ１３及び４８
の値及びバイアス電流源３０及び４０の電流Ｉ０の大き
さとによって規定される。 ４乗ベキフィルタ段のフィ
ルタ特性は、 電流源３０及び４０を制御することによ
って調整することができる。
【図面の簡単な説明】
【図１】本発明によるトランスコンダクタ・コンデンサ
積分器を示す基本ブロック図である。 【図２】本発明によるトランスコンダクタ・コンデンサ
積分器の一例を示す基本ブロック図である。 【図３】本発明によるトランスコンダクタ・コンデンサ
積分器の他の一例を示す基本ブロック図である。 【図４】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図５】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図６】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図７】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図８】図７に示すトランスコンダクタ・コンデンサ積
分器を記号的に示す図である。 【図９】本発明による２個のトランスコンダクタ・コン
デンサ積分器から成る４乗ベキフィルタ段を示す図であ
る。 【符号の説明】 １ 積分器の第１入力端子 ３ 微分器 ５，７ 電流除算器９の入力端子 ９ 電流除算器 １１ 電流除算器９の出力端子 １３ 第１コンデンサ １５ トランスコンダクタ１７の入力端子１７ ト
ランスコンダクタ １９ トランスコンダクタ１７の第１出力端子（積分
器の第１出力端子） ２１ トランスコンダクタ１７の第２出力端子２３，
２５ 微分器３の入力端子 ２７ 微分器３の出力端子 ３０ 第１バイアス電流源 ３２ ノード ３４ 電流ミラー ３６ 負の電源端子 ３８ 正の電源端子 ４０ 第２バイアス電流源 ４１ 電流ミラー３４の第１電流端子４２ 電流ミ
ラー３４の第２電流端子４４ 積分器の第２入力端子 ４６ 積分器の第２出力端子 ４８ 第２コンデンサ
積分器を示す基本ブロック図である。 【図２】本発明によるトランスコンダクタ・コンデンサ
積分器の一例を示す基本ブロック図である。 【図３】本発明によるトランスコンダクタ・コンデンサ
積分器の他の一例を示す基本ブロック図である。 【図４】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図５】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図６】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図７】本発明によるトランスコンダクタ・コンデンサ
積分器を示す回路図である。 【図８】図７に示すトランスコンダクタ・コンデンサ積
分器を記号的に示す図である。 【図９】本発明による２個のトランスコンダクタ・コン
デンサ積分器から成る４乗ベキフィルタ段を示す図であ
る。 【符号の説明】 １ 積分器の第１入力端子 ３ 微分器 ５，７ 電流除算器９の入力端子 ９ 電流除算器 １１ 電流除算器９の出力端子 １３ 第１コンデンサ １５ トランスコンダクタ１７の入力端子１７ ト
ランスコンダクタ １９ トランスコンダクタ１７の第１出力端子（積分
器の第１出力端子） ２１ トランスコンダクタ１７の第２出力端子２３，
２５ 微分器３の入力端子 ２７ 微分器３の出力端子 ３０ 第１バイアス電流源 ３２ ノード ３４ 電流ミラー ３６ 負の電源端子 ３８ 正の電源端子 ４０ 第２バイアス電流源 ４１ 電流ミラー３４の第１電流端子４２ 電流ミ
ラー３４の第２電流端子４４ 積分器の第２入力端子 ４６ 積分器の第２出力端子 ４８ 第２コンデンサ
Claims (12)
- 【請求項１】 入力信号の積分値に比例する少なくと
も一つの出力信号を発生させるトランスコンダクタ・コ
ンデンサ積分器であって、前記入力信号を受信するため
の第１入力端子と、前記出力信号を供給するための第１
出力端子と、第１コンデンサと、該第１コンデンサに結
合された入力端子及び出力端子を有するトランスコンダ
クタとを具える積分器において、 ・前記入力信号を入力電流とし、前記出力信号を出力電
流とし、 ・前記トランスコンダクタの入力端子を前記第１コンデ
ンサに結合し、その出力端子を前記第１出力端子に結合
し、前記第１コンデンサの両端にかかる電圧を前記出力
電流に変換し、且つ前記積分器が更に、・前記出力電流
に比例するフィードバックの、前記第１コンデンサの両
端にかかる電圧についての微分値に比例する微分電流を
発生させる微分器と、 ・前記第１入力端子における入力信号を、前記微分信号
で割り算した商に比例する商電流を、前記第１コンデン
サに供給する電流除算器とを具えていることを特徴とす
るトランスコンダクタ・コンデンサ積分器。 - 【請求項２】 前記微分器を、前記フィードバック電
流と前記微分電流との直接電流通路とし、且つ前記トラ
ンスコンダクタの電圧−電流変換を指数の関係とし、前
記出力電流が、前記第１コンデンサの両端にかかる電圧
の指数に比例するようにすることを特徴とする請求項１
に記載のトランスコンダクタ・コンデンサ積分器。 - 【請求項３】 前記トランスコンダクタが、第１及び
第２主電極及び制御電極を有する第１出力トランジスタ
を具え、その第２主電極を前記第１出力端子に結合し、
前記制御電極と前記第１主電極とによって構成される接
続を、前記第１コンデンサと並列に配置することを特徴
とする請求項２に記載のトランスコンダクタ・コンデン
サ積分器。 - 【請求項４】 前記トランスコンダクタが更に、第１
及び第２主電極及び制御電極を有する第２出力トランジ
スタを具え、該第２出力トランジスタの第１主電極及び
制御電極を、それぞれ対応する前記第１出力トランジス
タの第１主電極及び制御電極に接続し、前記第２出力ト
ランジスタの第２主電極を、前記フィードバック電流の
出力端子とすることを特徴とする請求項３に記載のトラ
ンスコンダクタ・コンデンサ積分器。 - 【請求項５】 前記電流除算器が： ・各々第１及び第２主電極及び制御電極を有する、第１
、第２、第３及び第４トランジスタを具え、前記第１ト
ランジスタの制御電極を前記第２トランジスタの第１主
電極に接続し、前記第２及び第３トランジスタの制御電
極をノードに接続し、前記第３トランジスタの第１主電
極を前記第４トランジスタの制御電極に接続し、前記第
１トランジスタの制御電極を前記第１入力端子に結合し
、前記第１トランジスタの第２主電極を前記ノードに結
合し、前記第１及び第４トランジスタの第１主電極を第
１電源端子に接続し、前記第２及び第３トランジスタの
第２主電極を第２電源端子に結合し、更に前記電流除算
器が ・前記ノードに結合した第１バイアス電流源と、・前記
第４トランジスタの第２主電極に結合された第１電流端
子と、前記第１出力トランジスタの制御電極に結合され
た第２電流端子とを有する電流ミラーとを具え、且つ前
記第１及び第２出力トランジスタの第１主電極を、第１
電源端子に接続することを特徴とする請求項４に記載の
トランスコンダクタ・コンデンサ積分器。 - 【請求項６】 前記電流除算器が： ・各々第１及び第２主電極及び制御電極を有する、第１
、第２及び第３トランジスタを具え、前記第１トランジ
スタの制御電極を前記第２トランジスタの第１主電極に
接続し、前記第２及び第３トランジスタの制御電極をノ
ードにおいて相互接続し、前記第３トランジスタの第１
主電極を前記第１出力トランジスタの制御電極に接続し
、前記第１トランジスタの制御電極を前記第１入力端子
に結合し、前記第１トランジスタの第２主電極を前記ノ
ードに結合させ、前記第１トランジスタの第１主電極を
第１電源端子に接続し、前記第２及び第３トランジスタ
の第２主電極を第２電源端子に結合し；前記電流除算器
が更に、 ・前記ノードに結合された第１バイアス電流源とを具え
、且つ前記第１出力トランジスタの第１主電極を前記第
１電源端子に接続することを特徴とする請求項３に記載
のトランスコンダクタ・コンデンサ積分器。 - 【請求項７】 前記積分器が更に、各々第１及び第２
主電極及び制御電極を有する他の第１及び第２トランジ
スタを具え、該他の第１トランジスタの制御電極及び第
１主電極を前記第１トランジスタの制御電極及び第１主
電極にそれぞれ接続し、前記他の第２トランジスタの制
御電極及び第１主電極を前記第１出力トランジスタの制
御電極及び第１主電極にそれぞれ接続し、前記他の第１
トランジスタの第２主電極を前記第１出力トランジスタ
の制御電極に接続し、前記他の第２トランジスタの第２
主電極を前記第１トランジスタの制御電極に接続するこ
とを特徴とする請求項６に記載のトランスコンダクタ・
コンデンサ積分器。 - 【請求項８】 前記積分器が更に： ・他の入力電流を受信するための第２入力端子、及び他
の出力電流を供給するための第２出力端子と；・前記コ
ンデンサと容量がほぼ等しい第２コンデンサと； ・前記第１バイアス電流源の供給する電流とほぼ等しい
電流を供給する第２バイアス電流源と；・各々第１及び
第２主電極及び制御電極を有する、第４、第５及び第６
トランジスタを具え、前記第１、第２及び第３トランジ
スタ及び前記第１出力トランジスタのそれぞれに対応す
る電極と同様に、第４、第５及び第６トランジスタ及び
第２出力トランジスタの電極を、互いに接続するととも
に、前記第２入力端子と、前記第２出力端子と、前記第
２コンデンサと、前記第２バイアス電流源と、前記第１
電源端子と、前記第２電源端子とに接続し、前記積分器
が更に、 ・少なくとも１個の他の出力トランジスタから成る第１
グループを具え、各々の出力トランジスタが、前記第１
出力トランジスタの対応する電極に接続されている第１
主電極及び制御電極と、第２主電極とを有し、該第２主
電極の１個を前記第２出力トランジスタの制御電極に結
合し、その他の前記第２主電極を、前記第１出力端子に
おける出力電流に比例する電流を供給するその他の各出
力端子に結合させ、前記積分器が更に、・少なくとも１
個の他の出力トランジスタから成る第２グループを具え
、各々の出力トランジスタが、前記第２出力トランジス
タの対応する電極に接続されている第１主電極及び制御
電極と、第２主電極とを有し、該第２主電極の１個を前
記第１出力トランジスタの制御電極に結合し、その他の
前記第２主電極を、前記第２出力端子における出力電流
に比例する電流を供給するその他の各出力端子に結合さ
せることを特徴とする請求項６に記載のトランスコンダ
クタ・コンデンサ積分器。 - 【請求項９】 前記積分器を、前記制御電極、前記第
１主電極及び前記第２主電極がそれぞれベース、エミッ
タ及びコレクタに対応するバイポーラトランジスタで構
成することを特徴とする請求項３〜８のいづれか一項に
記載のトランスコンダクタ・コンデンサ積分器。 - 【請求項１０】 前記積分器を、前記制御電極、前記
第１主電極及び前記第２主電極がそれぞれゲート、ソー
ス及びドレインに対応する、弱反転モードで動作する単
極性ＭＯＳ トランジスタで構成することを特徴とする
請求項３〜８のいづれか一項に記載のトランスコンダク
タ・コンデンサ積分器。 - 【請求項１１】 前記第１バイアス電流源が供給する
電流の大きさを制御できるようにすることを特徴とする
請求項５〜１０のいづれか一項に記載のトランスコンダ
クタ・コンデンサ積分器。 - 【請求項１２】 請求項８〜１１のいづれか一項に記
載の第１及び第２積分器と、２個の相補フィルタ入力端
子と、２個の相補フィルタ出力端子とを具えるフィルタ
装置であって、前記積分器の各々が、前記第１入力端子
と前記第２入力端子とにそれぞれ相当する非反転入力端
子と相補反転入力端子とを有し、且つ前記第１出力端子
と前記第１グループの他の２個の出力トランジスタの第
２主電極にそれぞれ結合された他の２個の出力端子とに
相当する第１、第２及び第３反転出力端子を有し、且つ
前記第２出力端子と前記第２グループの他の２個の出力
トランジスタの第２主電極にそれぞれ結合された他の２
個の出力端子とに相当する、前記第１、第２及び第３反
転出力端子をそれぞれ相補する第１、第２及び第３非反
転出力端子を有し、且つ前記第１積分器の前記非反転入
力端子及び前記第１反転出力端子と前記第２積分器の前
記第１非反転出力端子とを、前記フィルタ入力端子の一
方に接続し、且つ前記第１及び第２積分器の第２反転出
力端子を、前記フィルタ出力端子の一方に接続し、且つ
前記第１積分器の第３反転出力端子を、前記第２積分器
の非反転入力端子及び第１反転出力端子に接続し、且つ
残りのフィルタ入力端子と、フィルタ出力端子と、前記
積分器の入力端子及び出力端子とを、相補的に対応する
ように接続し、これによって、４乗ベキ変換関数を有す
るフィルタ段を構成し、前記変換関数の係数を、積分器
のトランジスタの相対的な寸法によって規定することを
特徴とするフィルタ装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL9002154A NL9002154A (nl) | 1990-10-04 | 1990-10-04 | Companderende stroom-modus transconductor-c integrator. |
| NL9002154 | 1990-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04230588A true JPH04230588A (ja) | 1992-08-19 |
Family
ID=19857762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256602A Pending JPH04230588A (ja) | 1990-10-04 | 1991-10-03 | 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5189321A (ja) |
| EP (1) | EP0479374B1 (ja) |
| JP (1) | JPH04230588A (ja) |
| KR (1) | KR920008587A (ja) |
| DE (1) | DE69127524T2 (ja) |
| NL (1) | NL9002154A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042304B2 (en) * | 2002-11-28 | 2006-05-09 | Stmicroelectronics S.R.L. | Circuit device for realizing a non-linear reactive elements scale network |
| JP2012211809A (ja) * | 2011-03-31 | 2012-11-01 | Citizen Holdings Co Ltd | 物理量センサ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5235540A (en) * | 1990-04-26 | 1993-08-10 | Silicon Systems, Inc. | Parasitic insensitive programmable biquadratic pulse slimming technique |
| US5311088A (en) * | 1992-07-23 | 1994-05-10 | At&T Bell Laboratories | Transconductance cell with improved linearity |
| GB9303828D0 (en) * | 1993-02-25 | 1993-04-14 | Imperial College | Switched-transconductance techniques |
| US5959871A (en) * | 1993-12-23 | 1999-09-28 | Analogix/Portland State University | Programmable analog array circuit |
| US5966087A (en) * | 1998-02-26 | 1999-10-12 | Motorola, Inc. | Apparatus providing a substantially equal transconductance ratio and method |
| US8184390B1 (en) * | 2008-12-03 | 2012-05-22 | Link—A—Media Devices Corporation | Data pattern dependent amplitude adjustment |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4293820A (en) * | 1979-08-23 | 1981-10-06 | Centre De Recherche Industrielle Du Quebec | Positive feedback biquad filter |
| US4374335A (en) * | 1980-05-19 | 1983-02-15 | Precision Monolithics, Inc. | Tuneable I.C. active integrator |
| JPS58178725U (ja) * | 1982-04-15 | 1983-11-30 | 東光株式会社 | 非線形積分回路 |
| DE3408220A1 (de) * | 1984-03-07 | 1985-09-12 | Telefunken electronic GmbH, 7100 Heilbronn | Steuerbarer integrator |
| IT1182562B (it) * | 1985-09-23 | 1987-10-05 | Cselt Centro Studi Lab Telecom | Circuito integratore a larga banda |
| AU602031B2 (en) * | 1986-12-29 | 1990-09-27 | Sony Corporation | Filter circuit |
| GB2231424A (en) * | 1989-05-10 | 1990-11-14 | Philips Electronic Associated | Integrator circuit |
| US5012139A (en) * | 1989-10-30 | 1991-04-30 | Motorola Inc. | Full wave rectifier/averaging circuit |
-
1990
- 1990-10-04 NL NL9002154A patent/NL9002154A/nl not_active Application Discontinuation
-
1991
- 1991-09-26 EP EP91202493A patent/EP0479374B1/en not_active Expired - Lifetime
- 1991-09-26 DE DE69127524T patent/DE69127524T2/de not_active Expired - Fee Related
- 1991-09-27 US US07/766,890 patent/US5189321A/en not_active Expired - Fee Related
- 1991-10-01 KR KR1019910017382A patent/KR920008587A/ko not_active Abandoned
- 1991-10-03 JP JP3256602A patent/JPH04230588A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7042304B2 (en) * | 2002-11-28 | 2006-05-09 | Stmicroelectronics S.R.L. | Circuit device for realizing a non-linear reactive elements scale network |
| JP2012211809A (ja) * | 2011-03-31 | 2012-11-01 | Citizen Holdings Co Ltd | 物理量センサ |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69127524D1 (de) | 1997-10-09 |
| US5189321A (en) | 1993-02-23 |
| EP0479374B1 (en) | 1997-09-03 |
| KR920008587A (ko) | 1992-05-28 |
| DE69127524T2 (de) | 1998-02-26 |
| NL9002154A (nl) | 1992-05-06 |
| EP0479374A1 (en) | 1992-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5227681A (en) | Integration circuit | |
| US5440264A (en) | Frequency tuning system for tuning a center frequency of an analog bandpass filter | |
| EP0561099B1 (en) | Circuit device for suppressing the dependence from temperature and production process variables of the transconductance of a differential transconductor stage | |
| JPH04230588A (ja) | 圧伸電流モード・トランスコンダクタ・コンデンサ積分器 | |
| US4340868A (en) | Current mode biquadratic active filter | |
| NL8300954A (nl) | Electronisch filter, meer in het bijzonder voor verschillende doeleinden. | |
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| US4748422A (en) | Amplifier circuit suitable for use as an active filter circuit | |
| US4017750A (en) | Circuit arrangement for effectively making integrated impedances accurate | |
| KR19990008229A (ko) | 주파수 의존 저항기 | |
| Gunes et al. | CFA based fully integrated n th-order lowpass filter | |
| JP3411988B2 (ja) | 可変電圧電流変換回路 | |
| JPH0648775B2 (ja) | リープフロッグ・フィルタ | |
| ISHIBASHI et al. | A realization of low sensitivity RCCS-controlled monolithic integrators and their application to RC active filters | |
| US3746889A (en) | Transmission network exhibiting biquadratic transfer response | |
| JPS63193710A (ja) | 積分回路 | |
| JP2507010B2 (ja) | フィルタ回路 | |
| EP0397945B1 (en) | Variable impedance circuit | |
| JPH0320086B2 (ja) | ||
| JPH11163676A (ja) | フィルタ回路 | |
| JPH07240664A (ja) | アナログフィルタ | |
| JPH01311610A (ja) | 可変リアクタンス回路 | |
| JPH04304012A (ja) | フイルタ回路 | |
| JPH09331234A (ja) | 時定数発生回路 | |
| JPH0775299B2 (ja) | アクティブ・フィルタ回路 |