JPH063916B2 - ネツトワ−クノ−ド - Google Patents

Description

【発明の詳細な説明】 〔関連する分野〕 本発明は複数の端末が一つのノードを介して収容される
ネットワークのノード、特に、ネットワークとの接続を
行なう送受信バッファをこれら複数の端末が共有するネ
ットワークノードに関する。

〔従来の技術〕

第５図は、複数の端末がノード２１，２２，２３を介し
収容されているネットワーク１０を示している。図にお
いて、ノード２２は端末１１，１２，１３をそれぞれ加
入者線１，２，３を介して収容している。かかるネット
ワークのノードの構成の従来例を第１２図に示す。ノー
ド２２において、端末対応に端末インタフェイス回路
７，８，９が設けられ、各端末インタフェイス回路は端
末から送信されたデータをバッファしデータブロックの
到着を検出すると、アービタ回路３５に送信要求を送出
する。アービタ回路３５は、これらの送信要求に基づい
て送信を許可すべき端末インタフェイス回路を特定しデ
ータバス６への送信をアドレスバス１６を用いて許可す
る。送信権を獲得した端末インタフェイス回路はデータ
バス６を介し送信データを送信バッファ回路４に送出す
る。

この従来例はバス６がネットワークへの送信のみに用い
られている場合であるが送受信に用いられる場合の例を
第１３図に示す。アービタ回路３５は受信バッファ回路
１４からの送信要求も含め送信権の割りあて制御を行な
う。即ち、受信バッファ回路１４もネットワーク１０よ
りデータを受信すると制御線１４−１を介しアービタ回
路３５に送信要求を行なう。アービタ回路３５は、これ
らの送信要求に基づいて送信を許可すべき端末インタフ
ェイス回路及び受信バッファ回路１４を特定しデータバ
ス６への送信をアドレスバス１６を用いて許可する。送
信権を獲得した端末インタフェイス回路あるいは受信バ
ッファ回路１４は送信を行なう。端末インタフェイス回
路及び送信バッファ回路４は送出されたバス６上のデー
タブロックの宛先アドレスを検出し自己宛てのものなら
ばこれを受信する。

〔発明が解決しようとする問題点〕

これら従来例においては、アービタ回路３５はデータバ
ス６へのアクセスの競合を防止するだけであり、送信バ
ッファのオーバフローに対しては関与していない。送信
バッファのオーバフローに対しては、送信バッファと端
末インタフェイス間との間でフロー制御することによ
り、バッファーあふれを防止することが可能であるが、
フロー制御は一般に複雑であり、特に本例のように一つ
のバッファを複数の端末インタフェイスが共有する場合
はフロー制御のための処理は一層複雑となり、処理時間
の増大によりスループットの低下をもたらすという問題
点が生じる。

本発明の目的は上記の問題点を除去し、データバスのア
クセス制御とノードの送信バッファのフロー制御とを一
括して行ない、伝送制御のための処理を簡単にしスルー
プットの向上を図ることにある。

〔問題点を解決するための手段〕

本発明のネットワークノードは、端末対応に設けられた
複数の端末インタフェイス回路と、前記複数の端末イン
タフェイス回路からの前記ネットワークへの送信データ
をバッファする送信バッファ回路と、前記複数の端末イ
ンタフェイス回路と前記送信バッファとを接続するバス
と、前記複数の端末インタフェイス回路の各々からの送
信要求を入力し前記バスへの送信を許可する端末インタ
フェイス回路を特定すると共に前記送信バッファ回路の
バッファデータの量が一定以上の場合は送信許可を禁止
するアービタ回路とを含んで構成される。

また、本発明のネットワークノードは、端末対応に設け
られた複数の端末インタフェイス回路と、前記複数の端
末インタフェイス回路からの前記ネットワークへの送信
データをバッファする送信バッファ回路と、前記ネット
ワークから前記複数の端末インタフェイス回路への受信
データをバッファする受信バッファ回路と、前記複数の
端末インタフェイス回路と前記送信バッファ及び前記受
信バッファ回路とを接続するバスと、前記受信バッファ
回路及び前記複数の端末インタフェイス回路の各々から
の送信要求を入力し前記バスへの送信を許可する端末イ
ンタフェイス回路あるいは受信バッファ回路を特定する
と共に前記送信バッファ回路のバッファデータの量が一
定以上の場合は端末インタフェイス回路に対する送信許
可を禁止するアービタ回路とを含んで構成される。

更に本発明のネットワークノードは、端末対応に設けら
れた複数の端末インタフェイス回路と、前記複数の端末
インタフェイス回路からの前記ネットワークへの送信デ
ータをバッファする送信バッファ回路と、前記ネットワ
ークから前記複数の端末インタフェイス回路への受信デ
ータをバッファする受信バッファ回路と、前記複数の端
末インタフェイス回路と前記送信バッファ及び前記受信
バッファ回路とを接続するバスと、前記受信バッファ回
路の送信要求と前記複数の端末インタフェイス回路の各
々からのノード内通信の送信要求及び前記複数の端末イ
ンタフェイス回路の各々からのノード間通信の送信要求
とを入力し前記バスへの送信許可する端末インタフェイ
ス回路あるいは受信バッファ回路を特定すると共に前記
送信バッファ回路のバッファデータの量が一定以上の場
合はノード間通信の送信要求を行なっている端末インタ
フェイス回路に対する送信許可を禁止するアービタ回路
とを含んで構成される。

以上の構成において、本発明はノードのアービタ回路は
各端末あるいは端末インタフェイス回路に対し、ノード
内の送信バッファ回路がオーバフローしていないときに
限り送信権の割りあてを行ない制御の単純化と高速化を
計るものである。

〔実施例〕

以下、本発明の実施例について図面を参照して説明す
る。

第１図は本発明の第１の実施例のブロック図である。本
図は各端末からノードへの送信制御部分を示すものであ
り、図示はされていないが受信制御部分も有している。
第１２図の従来例と異なるのは、アービタ回路５の機能
構成並びに送信バッファ回路４がバッファ管理機能を有
しているという点である。

各端末からの送信データは一旦端末インタフェイス回路
のバッファ、端末インタフェイス回路７においてはバッ
ファ２５に格納される。バッファ２５はデータが格納さ
れると制御線７−１を介し送信要求をアービタ回路５に
供給する。端末インタフェイス回路８，９も同様に制御
線８−１，９−１を介し送信要求を行なう。アービタ回
路５は、送信バッファ回路４が受信可能ならば送信権の
割りあて制御を行ない、受信不可ならば割りあてを禁止
する。受信可能ならば、アービタ回路５は、送信アドレ
スデータをアドレスバス１６に送出する。端末インタフ
ェイス回路７のデコーダ２４はこれをデコードし、自己
のアドレスならばバッファ２５を起動し送信を行なう。
送信が終了すると、アービタ回路５への送信要求の送出
を停止する。アービタ回路５は、送信バッファ回路４が
受信可ならば、送信要求を行なっている別の端末インタ
フェイス回路に送信権を与える。第２図および第３図は
それぞれ送信バッファ回路４およびアービタ回路５の例
を示すブロック図である。送信バッファ回路４において
は、書き込み制御回路４３は端末インタフェイス回路の
送信動作に基づきバッファメモリ４１への書き込みを行
なうと共にアップダウンカウンタ４４をインクリメント
する。一方、読み出し制御回路４２はネットワーク１０
から送信許可信号に基づきバッファメモリ４１からの読
み出しを行なうと共にアップダウンカウンタ４４をデク
リメントする。従って、アップダウンカウンタ４４はバ
ッファメモリ４１内に格納されているデータの量を示
す。検出回路４５は、アップダウンカウンタ４４の出力
値が予め設定されたデータ量より大きくなるとこれを検
出し、制御線４−１によりアービタ回路５に受信不可を
通知する。アービタ回路５は、送信要求を制御線７−
１，８−１，９−１を介しアドレス入力に受信する読み
出し専用メモリ（ＲＯＭ）３１、ラッチ回路３２及びゲ
ート回路３０とから構成されている。ＲＯＭとラッチ回
路とを用いたアービタ回路は特許出願公開番号昭61-308
38「送信権制御装置」に記載されているが、本図のアー
ビタ回路はこれを用いたものである。ラッチ回路３２に
ラッチされた送信アドレスデータ（送信を許可する端末
のアドレスケ）は、ＲＯＭ３１のアドレス入力に供給さ
れると共に、ゲート回路３０に供給される。ゲート回路
３０は制御線４−１により送信バッファ回路４の受信不
可を通知されると、送信アドレスデータのアドレスバス
１６への送出を禁止する。従って、送信バッファ回路が
あふれそうな場合は送信は禁止されるので、バッファメ
モリ４１はオーバフローすることはない。なお、検出回
路４５のスレッシュホールド値をバッファメモリ４１の
メモリ量と最大データブロック長とに基づいて設定する
ものとしたが、各端末インタフェイス回路から送信バッ
ファ回路４への書き込みをバッファメモリの最小単位
（例えば、８ビット）毎に行なう場合は、検出回路４５
はバッファメモリ４１に空領域があるか否かに基づいて
アービタ回路５を制御することもできる。

第４図は本発明の第２の実施例のブロック図である。第
１の実施例では、端末インタフェイス回路に対し送信制
御を行なうのに対し、本実施例は、端末に対し直接行な
うものである。即ち、端末からの送信データを端末イン
タフェイス回路においてブロック単位でバッファするこ
となく送信制御を行なうものである。送信バッファ回路
４、アービタ回路５の機能は第１の実施例に用いたもの
と同じであり、端末インタフェイス回路の構成及び加入
者線の論理的な構成が異なる。端末１１は送信すべきデ
ータブロックが生じると加入者線１のチャンネル１−１
を用いて送信要求を送出する。この要求は端末インタフ
ェイス回路７を中継してアービタ回路５に供給される。
端末１２，１３の送信要求も同様に扱われる。デコーダ
２４はアドレスバス１６により供給される送信アドレス
をデコードしデコード結果、即ち送信可か否かをチャン
ネル１−２を用いて、端末１１に通知する。端末１１は
送信可ならばチャンネル１−３を用いて送信を開始し、
送信データはドライバ２６を介し直接データバス６に送
出される。端末１１は、送信の終了と同時にチャンネル
１−１を用いて送信要求の送出を停止する。加入者線は
３つチャンネルを有する構成となっているが、これはそ
れぞれに物理的な線を与えてもよいし、第６図に示す様
に周期Ｔの時分割多重によりチャンネルを与えてもよ
い。同図(a)は端末からノードへの信号のフレーム構
成、同図(b)はノードから端末への信号のフレーム構成
を示す。図において、Ｆは周期Ｔの開始を与える同期信
号であり、ＸＲ、ＸＥはそれぞれ送信要求、送信許可を
示し、ＸＭＴ ＤＡＴＡおよびＲＣＶ ＤＡＴＡはそれ
ぞれ送信データおよび受信データのフィールドを示す。

第７図は本発明の第３の実施例のブロック図である。こ
れは、各端末はネットワーク１０からの受信もデータバ
ス６を介して行なう実施例である。本実施例では、受信
バッファ回路１４はデータバス６に接続されると共に、
アービタ回路５に対し制御線１４−１を介して送信要求
を行なう。受信バッファ回路１４は送信が許可されると
データバス６に受信データを送出する。端末インタフェ
イス回路、例えば端末インタフェイス回路７ではアドレ
スフィルタ２７により受信されたデータブロックのアド
レス情報を分析し自己宛のものならば、加入者線１の受
信用のチャンネル１−４に供給する。第８図は本実施例
に用いるアービタ回路５の一例を示すブロック図であ
る。ＲＯＭ３１は各端末からの送信要求を供給する制御
線７−１，８−１，９−１及び送信バッファ回路４から
の受信可を通知する制御線４−１、受信バッファ回路１
４からの送信要求を供給する制御線１４−１をそのアド
レス入力に接続している。ＲＯＭ３１には、制御線４−
１が受信不可を示しているときは、制御線１４−１から
の送信要求のみを受け付け、受信可を示しているとき
は、制御線７−１，８−１，９−１及び１４−１のすべ
てを受け付けるようプログラムしておく。なを、この場
合制御線４−１により受信可か否かの信号の供給はデー
タバス６に供給されるデータブロックの終了時点に同期
して行なう。即ち、送信バッファ回路４のバッファメモ
リ４１の空き領域が最大データブロック長以下になって
もその時点でサービス中のデータブロックの受信は認め
れる。本実施例では、データバス６を介し送信チャンネ
ルと受信チャンネルとが接続されているので、ノード内
での折り返し通信が可能となる。

第９図は本発明の第４の実施例のブロック図である。本
実施例は、各端末インタフェイス回路に送信用のバッフ
ァ２５及び受信用のバッファ２８を具備した構成であ
り、端末インタフェイス回路はバッファ２５にデータが
到着した時点で送信要求を行なう。

第１０図は本発明の第５の実施例のブロック図である。
本実施例においては、各端末、例えば端末１１はノード
間通信（ネットワーク１０を介しての通信）とノード内
通信（ネットワーク１０を介さずデータバス６で折り返
す通信）とを区別して送信要求を行なう。図において、
加入者線１のチャンネル１−１はノード間通信の送信要
求信号を通知しチャンネル１−１″はノード内通信の送
信要求信号を通知する。各端末インタフェイス回路７，
８，９は両送信要求に対応し制御７−１′，７−１″，
８−１′，８−１″，９−１′９−１″によりアービタ
回路５にこれらの送信要求を通知する。第１１図は本実
施例に用いるアービタ回路５の一例のブロック図であ
る。本アービタ回路は、入力される送信要求を受信バッ
ファ回路１４の送信要求、ノード間通信の送信要求及び
ノード内通信要求の３つのグループに分けて処理するも
のであり、本アービタ回路の動作原理は昭和５９年度電
子通信学会通信部門全国大会講演番号１８９、長谷川
他、「400Mbps同期式パケットループにおけるノード内
通信権制御の一検討」に記載されている。ＲＯＭ３４及
びラッチ回路３８はノード間通信の送信要求を有する端
末間での送信権の割りあて制御を行ない、ＲＯＭ３５及
びラッチ回路３９はノード内通信の送信要求を有する端
末間での送信権の割りあて制御を行なっている。アドレ
ス発生回路（ＧＥＮ）５４は受信バッファ回路１４の送
信アドレスを生成し、アドレス発生回路（ＧＥＮ）５５
はいずれの端末あるいは受信バッファ回路をも特定しな
いダミーアドレスを生成している。従って、セレクタ４
０はノード内通信の送信要求に対する送信アドレス、ノ
ード間通信の送信要求に対する送信アドレス、受信バッ
ファ回路１４の送信アドレス及びダミーアドレスのいづ
れかを選択する。この選択制御は、ＲＯＭ３３及びラッ
チ回路３７より成るグループ間アービタ回路により行な
われる。ＲＯＭ３３のアドレス入力には、ＮＯＲゲート
５１の出力即ちノード内通信の送信要求の有無を示す信
号、ＡＮＤゲート５３の出力及び制御線１４−１により
受信バッファ回路１４の送信要求が供給される。ＡＮＤ
ゲート５３にはＮＯＲゲート５２の出力即ちノード間通
信の送信要求の有無を示す信号が供給されるが、制御線
４−１により送信バッファ回路４が受信不可を通知して
きた場合はノード間通信の送信要求が生じていたとして
もＡＮＤゲート５３の禁止制御により受理されない。こ
の禁止制御により、送信バッファ回路４が受信可の状態
においては、全ての送信要求の中から送信権を与えるも
のが特定されるが、受信不可の状態においては、受信バ
ッファ回路１４及びノード内通信の送信要求の中から送
信権を与えるものが特定される。

〔発明の効果〕

本発明によれば、ネットワークへの送信バッファがオー
バーフローすることなくノード内のデータバスへの送信
が制御されるので、ノードと端末インタフェイス回路あ
るいは端末との間のフロー制御を必要としない。従っ
て、伝送制御が簡単となりスループットを向上させるこ
とができると云う効果がある。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示すブロック図、第２
図は第１図の送信バッファ回路の一例を示すブロック
図、第３図は第１図のアービタ回路の一例を示すブロッ
ク図、第４図は本発明の第２の実施例を示すブロック
図、第５図は本発明を用いるネットワークのブロック
図、第６図は加入者線の構成の一例を示すフレーム構成
図、第７図は本発明の第３の実施例を示すブロック図、
第８図はアービタ回路の別の一例を示すブロック図、第
９図は本発明の第４の実施例を示すブロック図、第１０
図は本発明の第５の実施例を示すブロック図、第１１図
はアービタ回路の更に別の一例を示すブロック図、第１
２図及び第１３図は従来例を示すブロック図である。 図において、１，２，３…加入者線、４…送信バッファ
回路、５…アービタ回路、６，１６…バス、７，８，９
…加入者インタフェイス回路、１０…ネットワーク、１
１，１２，１３…端末、１４…受信バッファ回路、２
１，２２，２３…ノード、２４…デコーダ、２５，２
８，４１はバッファ、２６…ドライバ、２７…アドレス
フィルタ、３１，３３，３４，３５…ＲＯＭ、３２，３
７，３８，３９…ラッチ回路、３０，５１，５２，５３
…ゲート、４０…セレクタ、４２…読み出し制御回路、
４３…書き込み制御回路、４４…カウンタ、４５…検出
回路、５４，５５…アドレス発生回路を示す。

Claims (6)

【特許請求の範囲】
1. 【請求項１】ネットワークに接続されると共に複数の端
   末を収容するネットワークノードにおいて、端末対応に
   設けられた複数の端末インタフェイス回路と、この複数
   の端末インタフェイス回路からのネットワークへの送信
   データをバッファし格納データ量を示すアップダウンカ
   ウンタが予め設定した値を越えたとき受信不可信号を出
   力する送信バッファ回路と、この送信バッファ回路と前
   記複数の端末インタフェイス回路とを接続するバスと、
   前記複数の端末インタフェイス回路の各々からの送信要
   求を入力し前記バスへの送信を許可する端末インタフェ
   イス回路を特定すると共に前記送信バッファ回路から前
   記受信不可信号が出力されたとき前記バスへの送信の許
   可を禁止するアービタ回路とを含むことを特徴とするネ
   ットワークノード。
2. 【請求項２】前記端末インタフェイス回路は端末からの
   送信要求信号に基づき前記アービタ回路に送信要求を行
   ない前記アービタ回路から送信が許可されると送信許可
   信号を端末に送出することを特徴とする特許請求の範囲
   第１項記載のネットワークノード。
3. 【請求項３】ネットワークに接続されると共に複数の端
   末を収容するネットワークノードにおいて、端末対応に
   設けられた複数の端末インタフェイス回路と、この複数
   の端末インタフェイス回路からのネットワークへの送信
   データをバッファし格納データ量を示すアップダウンカ
   ウンタが予め設定した値を越えたとき受信不可信号を出
   力する送信バッファ回路と、ネットワークから前記複数
   の端末インタフェイス回路への受信データをバッファす
   る受信バッファ回路と、この受信バッファ回路と前記送
   信バッファ回路と前記複数の端末インタフェイス回路と
   を接続するバスと、前記受信バッファ回路及び前記複数
   の端末インタフェイス回路の各々からの送信要求を入力
   し前記バスへの送信を許可する端末インタフェイス回路
   あるいは受信バッファ回路を特定すると共に前記送信バ
   ッファ回路から前記受信不可信号が出力されたとき端末
   インタフェイス回路に対する送信許可を禁止するアービ
   タ回路とを含むことを特徴とするネットワークノード。
4. 【請求項４】前記端末インタフェイス回路は端末からの
   送信要求信号に基づき前記アービタ回路に送信要求を行
   ない前記アービタ回路から送信が許可されると送信許可
   信号を端末に送出すること特徴とする特許請求の範囲第
   ３項記載のネットワークノード。
5. 【請求項５】ネットワークに接続されると共に複数の端
   末を収容するネットワークノードにおいて、端末対応に
   設けられた複数の端末インタフェイス回路と、この複数
   の端末インタフェイス回路からのネットワークへの送信
   データをバッファし格納データ量を示すアップダウンカ
   ウンタが予め設定した値を越えたとき受信不可信号を出
   力する送信バッファ回路と、ネットワークから前記複数
   の端末インタフェイス回路への受信データをバッファす
   る受信バッファ回路と、この受信バッファ回路と前記送
   信バッファ回路と前記複数の端末インタフェイス回路と
   を接続するバスと、前記受信バッファ回路の送信要求と
   前記複数の端末インタフェイス回路の各々からのノード
   内通信の送信要求及び前記複数の端末インタフェイス回
   路の各々からのノード間通信の送信要求とを入力し前記
   バスへの送信を許可する端末インタフェイス回路あるい
   は受信バッファ回路を特定すると共に前記送信バッファ
   回路から前記受信不可信号が出力されたときノード間通
   信の送信要求を行なっている端末インタフェイス回路に
   対する送信許可を禁止するアービタ回路とを含むことを
   特徴とするネットワークノード。
6. 【請求項６】前記端末インタフェイス回路は端末からの
   ノード内通信の送信要求信号及びノード間通信の送信要
   求に基づき前記アービタ回路にノード内通信及びノード
   間通信の送信要求を行ない前記アービタ回路から送信が
   許可されると送信許可信号を端末に送出することを特徴
   とする特許請求の範囲第５項記載のネットワークノー
   ド。