JPH0640258B2

JPH0640258B2 - 下線・傍線生成装置

Info

Publication number: JPH0640258B2
Application number: JP59086375A
Authority: JP
Inventors: 宏之青木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1984-04-28
Filing date: 1984-04-28
Publication date: 1994-05-25
Anticipated expiration: 2009-05-25
Also published as: KR850007710A; JPS60231275A; KR900004948B1

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はドットマトリクス構造の文字フォント情報を扱
う文書作成装置、文字出力装置等に用いられる下線・傍
線生成装置に関する。

〔発明の技術的背景とその問題点〕

文書作成装置等、規定されたドットマトリクス構成の文
字フォントを扱う装置に於いて、規定されたドットマト
リクス構成の文字フォントを或る倍率で拡大・縮小する
ことのできる機能をもたせる場合、従来では、第１図
(a)乃至(b)に示すように、原文字パターンドットsd…か
ら、単純にドットを増加、又は削除する、所謂、単純拡
大縮小方式が採られていた。尚、ここでは原文字パター
ンドットをパターン変換してドット位置を変えて新たな
展開ドットを得る処理をドット補間と称している。

このような従来の拡大・縮小手段は、比較的簡単かつ安
価に実現できるが、例えば斜線部分に於ける階段状の形
成部（括れ）が目立つ等、出力されるパターン形状が本
来の表現すべき文字形態から逸れてしまい、認識し難い
不自然な文字表現になってしまうという不都合があっ
た。

また、上記したような従来のドット補間手段に於いて
は、原文字パターン、又は任意の拡大・縮小倍率をもつ
文字パターンを任意の角度をもって斜形化、又は転回さ
せた変形字体を得たい際に、これを容易に得ることがで
きず、又その変形範囲を大幅に制約しても、変換された
文字パターンに歪みが生じ、変換精度が大幅に低下して
忠実性の高いパターン変換を行なうことができないとい
う不都合があった。

又、上記したような転回文字、斜形文字等の変形文字に
対しては、その主走査方向の占有文字幅が、角度、更に
はそれに加わる拡大縮小倍率によっても様々に変化し、
従って、その各変形文字に対して、常に文字幅に応じた
長さの下線・傍線を引かなければならない。

〔発明の目的〕

本発明は上記実情に鑑みなされたもので、Ｘ・Ｙ座標で
表わされる所定ドットマトリクス構成の文字パターンを
少なくとも主走査方向又は副走査方向に任意の指定角度
をもたせてドット補間し、転回又は斜形化して変形文字
パターンを得るパターン変換機構に於いて、比較的簡単
な構成により、指定された任意の傾斜角をもつドット補
間後の変形文字に対し、その各文字毎に文字配列方向に
最適長をもって下線・傍線のパターンを展開できる下線
・傍線生成装置を提供することを目的とする。

〔発明の概要〕

本発明は、Ｘ・Ｙ座標で表わされる所定ドットマトリク
ス構成の文字パターンを少なくとも主走査方向又は副走
査方向に任意の指定角度をもたせてドット補間し、展
開、又は斜形化した変形文字パターンを得るパターン変
換機構に於いて、パターン変換された文字に対し、Ｘ・
Ｙライン上の外接する長方形のエリアの少なくとも一辺
の長さを算出し、その情報をもとに、文字の主走査方向
の長さに対するＸ方向又はＹ方向の展開ドット数を得
て、そのドット数データに従い、該当する変形文字パタ
ーンに対応する下線又は傍線パターンを展開する構成と
したもので、これにより、前記各変形文字に対して、常
に最適長をもって下線・傍線パターンを展開できる。

〔発明の実施例〕

以下、図面を参照して本発明の一実施例を説明する。

第２図は本発明の一実施例を示す回路ブロック図であ
り、第３図乃至第１１図はそれぞれ上記実施例の動作説
明図である。図中、１０はシステム全体の制御を司るCP
U、１１はメインメモリ（MM）、１２はCPUバスである。
１３は表示制御回路(CRT-C)１４はフレームメモリ（F
M）、１５はパラレル−シリアル変換回路、１６はCRT表
示部、１７は印字制御部、１８はラインバッファ、１９
はシリアルドットプリンタである。

２１はパターン変換時に於ける変換後の副走査方向（第
６図に示すＳｓ）の幅（主走査の間隔×回転）に相当す
るサイズ（Ｖsize）（第７図に示すＶsize）を表わすレ
ジスタ、２２は同主走査方向（第６図に示すＳｍ）の幅
に相当するサイズ（Ｈsize）（第７図に示すＨsize）を
表わすレジスタである。２３は上記レジスタ２１の内容
に従う長さをもって下線・傍線のドットパターンを発生
し、ラインバッファ１８に書込む下線／傍線制御部であ
る。２４は文字の斜形化、転回時等に於ける指定角度に
応じた角度情報（三角関数データ）を貯える三角関数テ
ーブルである。２５はパターン変換時に於いて基準文字
高を越えた変換処理後の文字パターンを上記基準文字高
を単位にゾーン分けするためのゾーン指定用のレジスタ
である。２６及び２７は文字の拡大・縮小倍率に従う、
展開ドット間隔を示すドット刻み幅(dx,dy)を貯えるレ
ジスタ、２８はパターン変換された文字に対し、０〜７
ドットの範囲で選択的にオフセットを与えるためのオフ
セットレジスタ、２９はオフセットレジスタ２８のオフ
セット値に従うドット数をもってオフセットデータ（非
表示を表わす“０”）を生成するオフセットデータ生成
部である。

３１乃至４９はそれぞれドット補間アドレスを生成する
ための構成要素を成すもので、３１は第７図に示すよう
なｘ成分を含む副走査方向（Ｓｓ）のドット刻み幅（DX
1）を貯えるレジスタ、３２は第７図に示すようなｘ成
分を含む主走査方向（Ｓｍ）のドット刻み幅（DX2）を
貯えるレジスタ、３３はｘ成分を含む主走査方向の初期
値（イニシャルアドレス；Ｘ１init）を貯えるレジス
タ、３４はｙ成分を含む副走査方向のドット刻み幅（DY
1）を貯えるレジスタ、３５はｙ成分を含む主走査方向
のドット刻み幅（DY2）を貯えるレジスタ、３６はｙ成
分を含む副走査方向の初期値（イニシャルアドレス；Ｙ
１init)を貯えるレジスタである。上記各レジスタ３１
〜３６に貯えられるドット補間アドレスはそれぞれ整数
部のデータと小数部のデータからなる。

３７は上記レジスタ３１の内容とｘ成分を含む副走査方
向のドット位置を示すレジスタ４２の内容とを加算する
加算回路（ADD-A）、３８は上記レジスタ３２の内容と
ｘ成分を含む主走査方向のドット位置を示すレジスタ４
４の内容とを加算する加算回路（ADD-B）、３９は上記
レジスタ３４の内容とｙ成分を含む副走査方向のドット
位置を示すレジスタ４６の内容とを加算回路（ADD-
C）、４０は上記レジスタ３５の内容とｙ成分を含む主
走査方向のドット位置を示すレジスタ４８の内容とを加
算する加算回路(ADD-D)である。

４１は１文字分のドット補間処理の開始時に上記レジス
タ３３の内容を選択し、以後、一回の主走査が行われる
度に加算回路３７の出力を選択するデータセレクタ、４
２はデータセレクタ４１で選択されたｘ成分を含む整数
部と小数部で表わされるドット補間時の新たなドットア
ドレスを貯えるレジスタ、４３は主走査の開始時に上記
レジスタ４２の内容を選択し、以後、１ドット分の補間
処理毎に加算回路３８の出力を選択するデータセレク
タ、４４はデータセレクタ４３で選択されたｘ成分を含
むドット補間時の新たなドットアドレスを貯えるレジス
タである。４５は１文字分のドット補間処理の開始時に
上記レジスタ３６の内容を選択し、以後、一回の主走査
が行われる度に加算回路３９の出力を選択するデータセ
レクタ、４６はデータセレクタ４５で選択されたｙ成分
を含む整数部と小数部で表わされるドット補間時の新た
なドットアドレスを貯えるレジスタ、４７は主走査の開
始時に上記レジスタ４６の内容を選択し、以後、１ドッ
ト分の補間処理毎に加算回路４０の出力を選択するデー
タセレクタ、４８はデータセレクタ４７で選択されたｙ
成分を含むドット補間時の新たなドットアドレスを貯え
るレジスタである。４９は上記各データセレクタ４１，
４３，４５，４７を制御する選択制御回路(SC)である。

５０は後述する補間値との比較を行なうための比較値、
すなわち、閾値（th）を貯えるレジスタである。

５１は漢字を含む所定ドットマトリクス単位（１６×１
６ドット）の文字パターンデータが格納された漢字パタ
ーンメモリ（KPM）である。５２は漢字パターンメモリ
５１より読出された１文字分のドットパターンを貯え
る、高速RAMにより構成されている１文字バッファであ
り、ここでは１文字分のドットパターンをその周囲をオ
フドット（“０”）のビットパターンで埋めた状態で記
憶する。５３は１文字バッファ５２に貯えられた文字パ
ターンデータのうち、レジスタ４４，４８の各整数部の
値に従い、新たなドットを囲む１格子４点のドット情報
を選択的に出力するビット選択回路である。５４はビッ
ト選択回路５３より出力される４ビットの情報を貯える
レジスタである。

５５乃至５７はビット選択回路５３より出力されるドッ
ト情報のパターンを認識し、４点のドットで囲まれる新
ドットの補間値を選択的に切替え制御するドットパター
ン認識部（DSP）の構成要素をなすもので、５５はレジ
スタ５４のビット内容から４点のドットパターン状態を
認識し、後述する特定のドットパターン状態である際
に、更にその周囲の特定の２格子分のドット情報を順次
選択すべくビット選択回路５３を制御する判別制御回
路、５６はこの判別制御回路５５の制御で読出された４
ビットの情報を貯えるレジスタ、５７は判別制御回路５
５の制御で読出された２格子分のドット情報とレジスタ
５４のドット情報とのドットパターン状態に応じた１ビ
ットの補間値切替選択信号を出力するドット判別回路で
ある。

５８はレジスタ４４に貯えられた小数部の値（５ビット
のｘ成分を含む主走査方向オフセット値）とレジスタ５
４に貯えられた４点のドット情報とドット判別回路５７
より出力される１ビットの補間値切替選択信号とを入力
情報として、前記４点のドット情報で囲まれた領域内に
於ける新たなドットのドット補間値（Qxy）を出力する
補間テーブルROMであり、ここでは２５６Ｋビット（３
２Ｋ×８ビット）のマスクROMを用い、前記した１５ビ
ットの読出しアドレスに従い、８ビット（０〜２５５レ
ベル）の補間値を出力する。

５９は補間テーブルROM５８より出力される補間値とレ
ジスタ５０に貯えられた閾値との比較をとるコンパレー
タであり、補間値が比較値、即ち閾値を越えた際にオン
ドット（輝点）を示す“１”レベルの信号を出力する。
６０はコンパレータ５９より出力されたドット情報を順
次貯え、文字パターンが展開されるメモリの書込みビッ
ト単位（ここでは８ビット単位とする）毎にCPUバス１
２上に出力するシフトレジスタである。

第３図乃至第１１図はそれぞれ上記一実施例の動作を説
明するための図である。

第３図(a)乃至(f)はそれぞれ補間処理により生成される
新たなドットを囲む１格子４点のドット情報（ドットパ
ターン）と補間テーブルROM５８に設定された補間値の
レベル区分とテーブルタイプとの関係を示す図であり、
ここでは、補間値を０〜２５５段階の輝度（明暗レベ
ル）で表わし、その区分された一部の領域を等高線で示
している。尚、このドット補間処理の具体的な動作につ
いては、特願昭５８−１９３７５２号（ドット補間制御
方式）に開示されている。

第４図は前記１格子４点のドットパターンのうち、１ド
ットのみがオン（“１”）又はオフ（“０”）である際
のテーブルタイプの選択切替例を説明するためのもの
で、ドットパターン認識部(DSP)は、例えば周囲４点の
ドット（Ｄ０，Ｄ１，Ｄ２，Ｄ３）のうち、１点のみが
オフ、即ち“０”（図では白抜きで示すＤ０）である
際、更にその周囲の格子の特定ドット（Da,Db）のオン
・オフ状態を認識し、Da,Db＝“１”であれば、第３図
(d)に示すようなコーナタイプのテーブル（Ｔ１）を選
択し、又、Da,Dbの少なくとも何れか一方が“０”であ
れば、第３図(f)に示すような斜形タイプのテーブル
（Ｔ０）を選択する。このように、４点のドット領域内
に位置する新たなドットの補間値は、その４点のドット
が上記したような特定のパターンをなすとき、更にその
周囲のドット状態によって定められる。

第５図(a)乃至(d)は各種のパターン変換例を示すもの
で、図中、Smは主走査方向、Ssは副走査方向をそれぞれ
示し、図(a)は正体（又は長体、平体）、図(b)は斜体、
図(c)は下揃え斜体、図(d)は回転体をそれぞれ示してい
る。

第６図(a)，(b)は、ドット補間処理の出力対象即ちイメ
ージ出力対象と、その際のドット補間時に於ける主走査
方向（Sm）及び副走査方向（Ss）との関係を説明するた
めの図であり、図(a)はCRTの際のドット補間時に於ける
主走査、及び副走査の方向、図(b)はプリントアウトの
際のドット補間時に於ける主走査、及び副走査の方向を
それぞれ示している。このように、CRT表示出力時のド
ット補間処理と、プリントアウト時のドット補間処理と
では主走査方向と副走査方向とが互に入替わった状態と
なる。

第７図は各種設定データの対応関係を示す図である。

第８図はドット補間処理によりパターン変換された文字
と、その文字に外接する長方形（正方形を含む）との関
係を示す図である。

第９図は各種変形文字に対する文字ピッチ（CP）及び行
ピッチ（LP）の設定例を示す図である。

第１０図は各種変形文字に対する下線の展開例を示す図
である。

第１１図はゾーン指定動作を説明するための図である。

ここで、一実施例の動作を説明する。ドット補間時に於
いて、CPU１０は、外部より入力されたドット補間指定
情報に従い、各種レジスタの初期設定を行なう。即ち、
CPU１０は、補間テーブルROM５８より生成される補間値
との比較を行なうための比較値即ち閾値（th）をレジス
タ５０にセットした後、指定された拡大縮小倍率に従う
基準となるドット刻み幅（dx,dy；拡大縮小倍率の逆数
値）を算出して、これをレジスタ２６，２７にセット
し、更に、回転又は斜体の際は、その指定角度に従う三
角関数データ（sin，cos，tan）を三角関数テーブル２
４にセットする。その後、これらレジスタ２６，２７、
及び三角関数テーブル２４の設定データ（sin，cos，ta
n）をもとに、ドット補間アドレスを生成するための初
期値（イニシャルアドレス；X1 init,Y1 init)、及びド
ット刻み幅（DX1，DY1，DX2，DY2）を算出し、これらの
データをレジスタ31乃至３６にセットするとともに、拡
大、転回等のパターン変換によって生ずる文字高、文字
幅の変動に伴うＶサイズ、Ｈサイズの各データ(Vsize,H
size)を算出して、これをレジスタ２１，２２にセット
し、更に、ゾーン分けが生ずる際は、そのゾーン数を算
出して、このデータをレジスタ２５にセットする。更
に、ドット補間された文字をその出力時に１〜７ドット
の範囲内で移動させる場合（例えばドット補間されたル
ビ文字、半角文字等を例えばプリントアウト時に１〜７
ビットの範囲をもって上下移動させる場合等）、又はパ
ターン変換された文字の主走査方向ドット数が、その出
力対象となるイメージメモリの書込み幅（８ドット）の
倍数とならず、イメージメモリ側のバイト境界（書込み
幅）と合わせる必要が生じた場合等に於いては、オフセ
ット用のレジスタ２８に１〜７ドットの範囲内でオフセ
ット値がセットされる。

上記したような各レジスタの初期設定を終了した後、CP
U１０は以下のようなドット補間アドレスの生成処理を
開始する。

ここでは、先ず、ドット補間が第５図(a)に示すような
正体（又は長体、平体）を出力対象として行われる場合
（例えば単純な拡大・縮小）を例にとり全体の動作を説
明する。このドット補間時に於いては、レジスタ３１に
「０」、レジスタ３２にドット刻み幅「dx」、レジスタ３
３に主走査方向（Sm）の初期値「sx」、レジスタ３４に
ドット刻み幅「dy」、レジスタ３５に「０」、レジスタ３
６に副走査方向（Ss）の初期値「sy」がそれぞれセット
される。

ここで上記レジスタ３２，３４にセットされるドット刻
み幅（dx,dy）は拡大縮小倍率の逆数値として与えられ
る。又、レジスタ３３には、〔Ix＝(dx-1)/2〕でなるIx
が初期値（sx）として与えられ、レジスタ３６には〔Iy
＝(dy-1)/2〕でなるIyが初期値(sy)として与えられるも
ので、dx又はdyが「１」以下のとき（即ち拡大時）は、Ix
又はIyが負となって１文字バッファ５２の原文字パター
ン格納領域外のアドレスを示し、dx又はdyが「１」以上の
とき（即ち縮小時）はIx又はIyが正となって１文字バッ
ファ５２の原文字パターン格納領域内のアドレスを示
す。又、レジスタ５０には補間テーブルROM５８より出
力される補間値と比較をとり、新ドットの何れのレベル
以上のものを意味のあるドットとするかを決定するため
の任意レベル(0〜255レベル）の比較値即ち閾値（th）
がセットされる。

更にCPU１０は、漢字パターンメモリ５１より、ドット
補間対象となる１文字分のドットパターンデータを読出
し、この文字パターンデータを１文字バッファ５２に書
込む。この際、１文字バッファ５２には、上述したよう
に、ドット補間対象となる１文字分のドットパターンデ
ータが、その周囲を意味の無い“０”のドットで囲まれ
た状態で記憶される。

上記レジスタ３１〜３６へのデータセット、及び１文字
バッファ５２への補間対象文字パターンの取出しが終了
した後、選択制御回路４９の制御の下に、レジスタ３
３，３６に貯えられたイニシャルドットアドレスとなる
データ（sx,sy）が選択回路４１，４５により選択さ
れ、それぞれ対応するレジスタ４２，４６に貯えられ
る。更に主走査の開始にあたって、上記レジスタ４２，
４６に貯えられたデータ（sx,sy）が選択回路４３，４
７により選択され、それぞれ対応するレジスタ４４，４
８に貯えられる。

このレジスタ４４，４８に貯えられたデータ（sx,sy）
は、その整数部の値がビット選択回路５３に与えられ、
小数部の値が補間テーブルROM５８に与えられる。

ビット選択回路５３は上記入力された整数部の値にもと
づいて１文字バッファ５２より、１格子４点のドット情
報を選択し、補間テーブルROM５８に供給する。この
際、拡大時（dx,dy,＜１)に於いては、ビット選択回路
５３に、１文字バッファ５２の原文字パターン格納領域
外のアドレスを示す負の値が与えられることから、原文
字パターン格納領域外のドットを含む１格子４点のドッ
ト情報よりドット選択を開始する。又、縮小時（dx,dy
＞１）に於いては、ビット選択回路５３に、１文字バッ
ファ５２の原文字パターン格納領域内のアドレスを示す
正の値が与えられることから、原文字パターン格納領域
内の１格子４点のドット情報よりドット選択を開始す
る。

補間テーブルROM５８は、上記レジスタ４４，４８から
の各オフセット値（計１０ビット）と、ビット選択回路
５３からの周囲４点のドット情報と、ドットパターン認
識部（DSP）からの１ビットの補間値切替選択信号とを
入力情報として、その内容に従う８ビットの補間値（Qx
y）を出力する。この際、ビット選択回路５３より出力
された１格子４点のドットパターンがドットパターン認
識部（DSP）により認識され、第４図に示す如く、特定
のドットパターンである際は、更にその周囲の格子の特
定のドットのオン・オフ状態を認識して、そのドット状
態に応じた１ビットの補間値切替選択信号を出力する。
即ち、例えば、第４図に示す如く、周囲４点のドット(D
0,D1,D2,D3)のうち、１点のみがオフ即ち“０”（図で
は白抜きで示すD0）である際は、更にその周囲の格子の
特定ドット（Da,Db）のオン・オフ状態を認識し、Da,Db
＝“１”であれば、第３図(d)に示すようなコーナタイ
プのテーブル（T1）を選択し、又、Da,Dbの少なくとも
何れか一方が“０”であれば、第３図(f)に示すような
斜形タイプのテーブル（T0）を選択すべく補間値切替選
択信号を出力する。又、周囲４点のドット(D0,D1,D2,D
3)のうち、１点のみがオン即ち“１”（図では黒点で示
すD0）である際は、更にその周囲の格子の特定ドット
（Da,Db）のオン・オフ状態を認識し、Da,Db＝“０”で
あれば、第３図(a)に示すようなコーナタイプのテーブ
ル（T1）を選択し、又、Da,Dbの少なくとも何れか一方
が“１”であれば、第３図(e)に示すような斜形タイプ
のテーブル（T0）を選択すべく補間値切替選択信号を出
力する。このように、４点のドット領域内に位置する新
たなドットの補間値は、その４点のドットが上記したよ
うな特定のパターンをなすとき、更にその周囲のドット
状態によって定められる。そして上記補間テーブルROM
５８より出力された８ビット(0〜255レベル）の補間値
はコンパレータ５９に入力されて、レジスタ３６に貯え
られた比較値即ち閾値と比較され、補間値が閾値を越え
ていれば、意味のあるドットであることを示す、“１”
レベルの信号を出力し、又、補間値が閾値を越えていな
ければ、意味の無いドットであることを示す、“０”レ
ベルの信号を出力する。

一方、補間テーブルROM５８より１ドットの補間値が出
力された後、レジスタ４４の内容とレジスタ３２の内容
とが加算回路３８により加算されるとともに、レジスタ
４８の内容とレジスタ３５の内容とが加算回路４０によ
り加算され、その各加算結果のデータが選択制御回路49
の制御のもとにそれぞれ対応するデータセレクタ４３，
４７により選択されて、レジスタ４４，４８に貯えられ
る。この際、主走査方向のドット刻み幅を示すレジスタ
３２，３５のうち、レジスタ３２には、指定された拡大
縮小倍率に従うドット刻み幅(dx)が設定されているが、
レジスタ３５には、正体（又は長体、平体）のドット補
間であることから上述した如く「０」が設定されており、
従って、レジスタ４４の内容（ドットアドレス）は、１
ドットの補間処理毎に、指定された拡大縮小倍率に従う
ドット刻み幅(dx)をもって逐次更新されるが、レジスタ
４８の内容は結果的に更新されず初期設定時のデータが
そのまま保持される。又、１回の主走査が終了する毎
に、レジスタ４２の内容とレジスタ３１の内容とが加算
回路３７により加算されるとともに、レジスタ４６の内
容とレジスタ３４の内容とが加算回路３９により加算さ
れ、その加算結果のデータが選択制御回路４９の制御の
もとにそれぞれ対応するデータセレクタ４１，４５によ
り選択されて、レジスタ４２，４６に貯えられる。この
際、副走査方向のドット刻み幅を示すレジスタ３１，３
４のうち、レジスタ３４には、指定された拡大縮小倍率
に従うドット刻み幅(dy)が設定されているが、レジスタ
31には、正体（又は長体、平体）のドット補間であるこ
とから上述した如く「０」が設定されており、従って、レ
ジスタ４６の内容（ドットアドレス）は、１回の主走査
が行われる毎に、指定された拡大縮小倍率に従うドット
刻み幅(dy)をもって更新されるが、レジスタ４２の内容
は結果的に更新されず初期設定時のデータがそのまま保
持される。

このようにして、順次、補間テーブルROM58より、新た
なドットアドレスに対する補間値が出力され、この補間
値が、コンパレータ５９により、レジスタ５０の閾値(t
h)と比較されて、新たなドット情報が生成される。

そして上記コンパレータ５９より出力された補間処理後
の新ドット情報は、順次、シフトレジスタ６０に貯えら
れ、１バイト単位でCPUバス１２上に送出される。

この際、CPUバス１２上に送出されるドット補間処理さ
れた文字パターンデータが、例えばプリントアウト用と
して印字制御部１７のラインバッファ１８に書込まれる
場合であって、かつオフセットレジスタ２８に１〜７ド
ット範囲内のオフセット値がセットされている場合（例
えばドット補間されたルビ文字をプリントアウト時にｉ
(i＝1,2,…,7）ドット下方へ移動させる場合）、又は、
パターン変換された文字の主走査方向ドット数が、その
出力対象となるイメージメモリの書込み幅（８ドット）
の倍数とならず、イメージメモリ側のバイト境界（書込
み幅）と合わせる必要が生じ、オフセットレジスタ２８
に、そのオフセット値(i)が設定されている場合等に於
いては、そのオフセットレジスタ２８のオフセット値
(i)に従い、オフセットデータ生成部２９よりオフセッ
トデータ（ｉ個の“0")が生成されて、該データが主走
査の開始に先立ち、シフトレジスタ６０にセットされ、
その後に続いてドット補間されたデータ即ち、変換処理
された文字パターンドットが書込まれる。

上記した動作は正体（又は長体、平体）を出力対象とし
た場合であったが、例えば回転体を出力対象とした場合
のドット補間アドレスの生成処理時に於いては、レジス
タ３１〜３６の全てに、指定回転角に伴う三角関数テー
ブル２４内の所定三角関数データが一要素として含まれ
るデータがセットされる。

即ち、指定された回転角を〔θ₀〕、原フォントのｘ方
向ドット数を〔ａ＋１〕、原フォントのｙ方向ドット数
を〔ｂ＋１〕とすると、レジスタ３１には、DX1＝-dx・sinθ₀ レジスタ３２には、DX2＝dx・cosθ₀ レジスタ３４には、DY1＝dy・cosθ₀ レジスタ３５には、DY2＝dy・sinθ₀ がそれぞれセットされる。

又、レジスタ３３（X1init）、及びレジスタ36（Y1ini
t）には、 (1) ０゜≦θ₀≦９０゜のとき、 X1init＝1/2a-1/2(a+1-dx)cos2θ₀ (2) ９０゜≦θ₀≦１８０゜のとき、 Y1init＝1/2b+1/2(b+1-dy)cos2θ₀ (3) １８０゜≦θ₀≦２７０゜のとき、Ｘ１init＝1/2a+1/2(a+1-dx)cos2θ₀ (4) ２７０゜≦θ₀≦３６０゜のとき、 Y1init＝1/2b-1/2(b+1-dy)cos2θ₀ をそれぞれセットする。

上述を如くして、転回角度（θ₀）に従う三角関数デー
タを含むドット刻み幅、イニシャルアドレス等の各設定
値（DX1,DX2,DY1,DY2,X1init,Y1init)を算出し、それぞ
れ対応するレジスタ３１〜３６にセットした後、上述し
たような主走査方向、及び副走査方向に対するドット補
間アドレス生成処理を順次実行することにより、指定角
度（θ₀）に従った転回文字パターンドットが得られ
る。

又、斜形化文字を出力対象とした場合のドット補間アド
レスの生成処理時に於いては、レジスタ３１〜３６のう
ちの特定のレジスタに、指定傾斜角に従う三角関数テー
ブル２４内の所定三角関数データを一要素として含んだ
データがセットされる。

即ち、指定された斜体角を〔θ₀〕、原フォントのｘ方
向ドット数を〔ａ＋１〕、原フォントのｙ方向ドット数
を〔ｂ＋１〕とすると、０゜≦θ₀≦９０゜の範囲で、レジスタ３１には、DX1＝dx・tanθ₀ レジスタ３２には、DX2＝dx レジスタ３４には、DY1＝dy レジスタ３５には、DY2＝０がそれぞれセットされ、又、レジスタ３３にはレジスタ３６には、 Y1init＝-1/2(1-dy) がそれぞれセットされる。

上述の如くして、傾斜角度（θ₀）に従う三角関数デー
タを含むドット刻み幅、イニシャルアドレス等の各設定
値（DX1,DX2,DY1,DY2,X1init,Y1init)を算出し、それぞ
れ対応するレジスタ３１〜３６にセットした後、上述し
たような主走査方向、及び副走査方向に対するドット補
間アドレス生成処理を順次実行することにより、指定角
度（θ₀）に従って斜形化された斜体文字パターンドッ
トが得られる。

上述したような、指定角度（θ₀）に従う三角関数デー
タを含むドット刻み幅、イニシャルアドレス等の各設定
値（DX1,DX2,DY1,DY2,X1init,Y1init)をもとに、上述し
たような主走査方向、及び副走査方向に対するドット補
間アドレス生成処理を順次実行して、その生成されたド
ット補間アドレスをもとに新たにドット情報を得る。こ
の新たなドット情報は、上記同様に、順次シフトレジス
タ６０に貯えられ、バイト（８ビット）単位でCPUバス
１２を経由し、出力対象となる、例えば印字制御部１７
のラインバッファ１８に書込まれる。

この際、ラインバッファ１８は、通常印字文字高のドッ
ト構成に対応するビット幅（例えば縦８×３＝２４ドッ
ト）で構成されており、従って上述したような回転体文
字、斜体文字等の変形文字に対しては、縮小パターンの
場合を除き、２４ドットのサイズには収まらない。そこ
で、このような場合は、上述したレジスタ初期設定の際
に、新たに生成される文字パターンを複数のゾーンに分
けるべく、CPU１０が、指定された変換字体及びその角
度、拡大縮小倍率等をもとに変換された文字に対しての
ゾーン数を算出し、このゾーン数を表わすデータをゾー
ン指定用のレジスタ２５にセットして、ゾーン単位のパ
ターン書込み毎に上記レジスタ２５の内容をデクリメン
ト（−１）し、その内容が「０」となるまでは、各ゾーン
のパターンデータを同一文字パターンとして扱う。即
ち、ゾーン指定用レジスタ２５により指定されたゾーン
に対しては、その各パターン間に空白エリア（即ち行間
隔）を介在させず、連続するドット印字指定を行なう。
この際のゾーン分けの一例を第１１図に示している。

上記ゾーン数の算出手段は、第７図、及び第８図に示す
ように、指定された、回転角度／斜体角度／拡大縮小倍
率等から、変換（変形）された文字に対して外接するｘ
・ｙ方向の長方形（正方形を含む）の大きさを求め、そ
の方形の互に接する２辺の各ドット数（x・yドット数）
を求めて、これを前述したレジスタ初期設定の際に、Ｖ
サイズ(Vsize)、Ｈサイズ(Hsize)のデータとして、レジ
スタ２１，２２にセットしておくことにより、容易に認
識できる。即ち、或る角度をもって変換された文字に対
しては、その文字の書込み（取扱い）が、当該文字に外
接する水平・垂直線上の長方形のエリアをベースとして
行われるもので、例えばプリントアウトの際のドット補
間処理時に於いては、レジスタ２２に貯えられたＨサイ
ズ(Hsize)のデータをラインバッファ１８のビット幅
「２４」で除算することにより、容易に上記ゾーン数を
求めることができ、又、表示出力の際のドット補間処理
時に於いては、レジスタ２１に貯えられたＶサイズ(Vsi
ze)のデータを１表示行のビット幅「２４」で除算する
ことにより、容易にゾーン数を求めることができる。

又、上記ゾーン指定用のレジスタ２５に任意のゾーン指
定データを固定的に付与することにより、指定された同
一ゾーンのイメージデータを連続的に繰返しイメージ展
開することができる。これにより、上記ドット補間処理
によって変形された文字パターンを更に、その一部又は
全部を冗長化した変形文字パターンとして印字又は表示
出力することもできる。

又、上記したＶサイズ(Vsize)、Ｈサイズ(Hsize)のデー
タは、文字ピッチの設定時、下線／傍線の処理時等に於
いても参照される。即ち、上記したような、走査方向に
任意の傾斜角度をもつドット補間によって得られる斜
形、転回等の文字は、その文字全体の高さ（文字高）及
び幅（文字幅）が、傾斜角度、更にはそれに加えた拡大
縮小倍率等によって様々に変化する。従って上記したよ
うな変形文字を通常の行、桁方向（ｘ，ｙ方向）をもっ
てイメージ出力した際、文字ピッチ、更には下線／傍線
等を、既存の固定的なパラメータ指定手段で定めること
ができない。

そこで、ここでは、文字ピッチ、下線／傍線等の各処理
に対しても上述したような外接する長方形を文字のボデ
ィフェースとして取扱う。以下にこれらの処理手段を説
明する。

先ず文字ピッチの処理動作を説明する。上述の如くし
て、１文字分のドット補間処理が行われ、その新たに生
成された１文字分のドットイメージが、出力対象となる
例えば印字制御部17内のラインバッファ１８に展開され
る（書込まれる）度に、CPU１０は、レジスタ２１の内
容(Vsize)が更新されたか否かを判断する。そして、上
記レジスタ２１の内容が更新されていなければ、レジス
タ２１に貯えられたデータ(Vsize)に、更にその1/2の値
を加えたデータを文字ピッチを示す制御データとして印
字制御部１７に供給し、ラインバッファ１８上に展開さ
れる文字のピッチを制御する。又、上記レジスタ２１の
内容が更新される際は、その更新前のデータを特定レジ
スタ領域に保管しておき、その更新時に於いて特定レジ
スタ領域に保管した更新前のデータと更新されたデータ
との和の1/4の値を、更に上記レジスタ２１に貯えられ
た更新後のデータに加え、これを文字ピッチを示す制御
データとして印字制御部１７に供給し、ラインバッファ
１８上に展開される文字のピッチを制御する。

このように、或る角度をもって変換された文字に対して
は、その文字の書込み（取扱い）が、当該文字に外接す
る水平・垂直線上の長方形のエリアをベースとして行わ
れることから、その長方形の横幅（プリントアウトの場
合はVsize、表示出力の場合はHsize)をもとに、隣接す
る文字との間のピッチが定められる。行ピッチに対して
も上記同様のピッチ制御が行なわれる。この際の各種変
形文字に対する文字ピッチ（CP）、及び行ピッチ（LP）
の設定例を第９図に示している。

尚、上記したピッチ制御は、常に隣接する文字の占める
エリア（外接する長方形）を考慮しながらピッチを定め
たが、処理を簡素化するため、単純にその時々のレジス
タ２１（又はレジスタ２２）値をもとにピッチを定める
制御手段をとってもよい。

次に、上記した外接する長方形をもとに、下線／傍線を
出力する際の動作を説明する。この際、プリントアウト
の場合は、レジスタ２１に貯えられたデータ(Vsize)が
参照され、表示出力の場合は、レジスタ２２に貯えられ
たデータ(Hsize)が参照される。ここではプリントアウ
トの場合を例にとって下線／傍線の処理動作を説明す
る。印字制御部１７に設けられた下線／傍線制御部２３
は、CPUバス１２を介して入力される印字制御情報に含
まれる下線／傍線の指示に従い、ラインバッファ１８上
に下線又は傍線のドットを展開するが、上述したような
転回、斜体等の変形文字に対しては通常の文字幅による
ライン展開では対応がとれない。そこでレジスタ２１の
内容(Vsize)を常時入力し、下線／傍線の指示がある
と、そのときのレジスタ２１の更新データ内容に従うラ
イン長をもって下線／傍線のドットパターンを生成し、
ラインバッファ１８上に該当文字に対応させてパターン
展開する。この際の各種変形文字に対する下線の展開例
を第１０図に示す。

〔発明の効果〕

以上詳記したように本発明の下線・傍線生成装置によれ
ば、Ｘ・Ｙ座標で表わされる所定ドットマトリクス構成
の文字パターンを少なくとも主走査方向又は副走査方向
に任意の指定角度をもたせてドット補間し、展開、又は
斜形化した変形文字パターンを得るパターン変換機構に
於いて、パターン変換された文字に対し、Ｘ・Ｙライン
上の外接する長方形のエリアの少なくとも一辺の長さを
算出し、その情報をもとに、文字の主走査方向の長さに
対するＸ方向又はＹ方向の展開ドット数を得て、そのド
ット数データに従い、該当する変形文字パターンに対応
する下線又は傍線パターンを展開する構成としたことに
より、前記各変形文字に対して、常に最適長をもって下
線・傍線パターンを展開できる。

【図面の簡単な説明】

第１図(a)乃至(c)は、それぞれ従来のドット補間処理手
段を説明するための図、第２図は本発明の一実施例に於
ける要部の構成を示すブロック図、第３図乃至第１１図
はそれぞれ上記実施例の動作を説明するためのもので、
第３図(a)乃至(f)はそれぞれドット補間処理により生成
される新たなドットを囲む１格子４点のドット情報（ド
ットパターン）と補間テーブルROMに設定された補間値
のレベル区分とテーブルタイプとの関係を示す図、第４
図はテーブルタイプの選択切替動作を説明するための
図、第５図(a)乃至(d)はそれぞれパターン変換例を示す
図、第６図(a)，(b)はCRT表示の際の主・副走査方向と
プリントアウトの際の主・副走査方向とを対比して示す
図、第７図は各種設定データの関係を示す図、第８図は
ドット補間処理によりパターン変換された文字と、その
文字に外接する長方形との関係を示す図、第９図は各種
変形文字に対する文字ピッチ及び行ピッチの設定例を示
す図、第１０図は各種変形文字に対する下線の展開例を
示す図、第１１図はゾーン分け手段を説明するための図
である。１０……CPU、１１……メインメモリ(MM)、１２……CPU
バス、１３……表示制御回路（CRT-C）、１４……フレ
ームメモリ（FM）、１５……パラレル−シリアル変換回
路（P-S）、１６……CRT表示部、１７……印字制御部、
１８……ラインバッファ、１９……シリアルドットプリ
ンタ、２１，２２，２５，２６，２７，２８，３１，３
２，３３，３４，３５，３６，４２，４４，４６，４
８，５０，５４，５６……レジスタ、２３……下線／傍
線制御部、２４……三角関数テーブル、２９……オフセ
ットデータ生成部、３７，３８，３９，４０……加算回
路（ADD-A，ADD-B，ADD-C，ADD-D）、４１，４３，４
５，４７……データセレクタ、４９……選択制御回路(S
C)、５１……漢字パターンメモリ（KPM）、５２……１
文字バッファ、５３……ビット選択回路、５５……判別
制御回路、５７……ドット判別回路、５８……補間テー
ブルROM、５９……コンパレータ、６０……シフトレジ
スタ。

Claims

【特許請求の範囲】

【請求項１】Ｘ・Ｙ座標で表わされる所定ドットマトリ
クス構成の文字パターンを少なくとも主走査方向又は副
走査方向に任意の指定角度をもたせてドット補間し、転
回、又は斜形化した変形文字パターンを得るパターン変
換機構に於いて、パターン変換された文字の主走査方向
又は副走査方向の長さに対応する展開ドット数を貯える
記憶手段と、この記憶手段の内容に従い、該当する変形
文字パターンに対応して下線又は傍線パターンを展開す
る手段とを具備してなることを特徴とした下線・傍線生
成装置。