JPH0640275B2 - 音程可変装置 - Google Patents
音程可変装置Info
- Publication number
- JPH0640275B2 JPH0640275B2 JP58031247A JP3124783A JPH0640275B2 JP H0640275 B2 JPH0640275 B2 JP H0640275B2 JP 58031247 A JP58031247 A JP 58031247A JP 3124783 A JP3124783 A JP 3124783A JP H0640275 B2 JPH0640275 B2 JP H0640275B2
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- signal
- storage device
- address
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Description
【発明の詳細な説明】 この発明は音程可変装置に関し、特に音声信号および楽
音信号の音程を速度を一定として可変する場合における
不連続雑音の発生防止および低い周波数に対する音程の
正確な可変が行なえる音程可変装置に関するものであ
る。
音信号の音程を速度を一定として可変する場合における
不連続雑音の発生防止および低い周波数に対する音程の
正確な可変が行なえる音程可変装置に関するものであ
る。
音程可変装置は、速度を一定として音程のみを可変する
ものであって、テープレコーダから再生される楽音の音
程可変あるいは録音時における音程可変等に用いられ
る。そして、この音程可変装置は、一般に音声信号ある
いは楽音信号の一部を所定間隔で削除または重複させる
ことによって音程可変を行なうように構成されている。
ものであって、テープレコーダから再生される楽音の音
程可変あるいは録音時における音程可変等に用いられ
る。そして、この音程可変装置は、一般に音声信号ある
いは楽音信号の一部を所定間隔で削除または重複させる
ことによって音程可変を行なうように構成されている。
しかしながら、上述した従来の音程可変装置は、ただ単
に音声あるいは楽音信号の一部に対して削除または重複
処理を行なっているために、この削除および重複部分に
おいて雑音が発生すると共に、低域部分に不自然さが生
ずる問題を有している。
に音声あるいは楽音信号の一部に対して削除または重複
処理を行なっているために、この削除および重複部分に
おいて雑音が発生すると共に、低域部分に不自然さが生
ずる問題を有している。
この発明は、信号の削除および重複処理部分における雑
音の発生および低域の不自然化を防止した音程可変装置
を提供することを目的とするものである。
音の発生および低域の不自然化を防止した音程可変装置
を提供することを目的とするものである。
以下、図面を用いてこの発明による音程可変装置を詳細
に説明する。
に説明する。
第１図はこの発明による音程可変装置の一実施例を示す
回路図である。同図において、1 はローパスフィルタ、
2 はローパスフィルタ1 を介して入力されるアナログ入
力信号ＩＮをディジタル信号に変換するアナログ・ディ
ジタル変換回路、3 はアナログ・ディジタル変換回路2
から出力されるディジタル信号を記憶するランダムアク
セスメモリ、4 はランダムアクセスメモリ3 から読出さ
れたディジタル信号をアナログ値に変換するディジタル
・アナログ変換回路であって、その出力信号はローパス
フィルタ5 を介して出力信号ＯＵＴとして出力される。
6 ，7 は音程のアップおよびダウンを指令するアップ・
ダウンスイッチ、８は制御演算装置としてのマイクロコ
ンピュータであって、アナログ・ディジタル変換回路2
から出力される信号の取込みおよびランダムアクセスメ
モリ3 に対する制御信号を扱う入出力インターフェース
回路9 と、アップ・ダウンスイッチ6 ，7 の出力信号お
よびアナログ・ディジタル変換回路2 およびディジタル
・アナログ変換回路4 に対する制御信号の入出力を行な
う入出力インターフェース回路10と、この入出力インタ
ーフェース回路9 ，10および内部に設けられているラン
ダムアクセスメモリ11とインストラクションメモリとし
てのリードオンリーメモリ12に接続されたマイクロプロ
セッサ13と、このマイクロプロセッサ13の処理結果を外
部のディスプレイ14に供給する入出力インターフェース
回路15とによって構成されている。
回路図である。同図において、1 はローパスフィルタ、
2 はローパスフィルタ1 を介して入力されるアナログ入
力信号ＩＮをディジタル信号に変換するアナログ・ディ
ジタル変換回路、3 はアナログ・ディジタル変換回路2
から出力されるディジタル信号を記憶するランダムアク
セスメモリ、4 はランダムアクセスメモリ3 から読出さ
れたディジタル信号をアナログ値に変換するディジタル
・アナログ変換回路であって、その出力信号はローパス
フィルタ5 を介して出力信号ＯＵＴとして出力される。
6 ，7 は音程のアップおよびダウンを指令するアップ・
ダウンスイッチ、８は制御演算装置としてのマイクロコ
ンピュータであって、アナログ・ディジタル変換回路2
から出力される信号の取込みおよびランダムアクセスメ
モリ3 に対する制御信号を扱う入出力インターフェース
回路9 と、アップ・ダウンスイッチ6 ，7 の出力信号お
よびアナログ・ディジタル変換回路2 およびディジタル
・アナログ変換回路4 に対する制御信号の入出力を行な
う入出力インターフェース回路10と、この入出力インタ
ーフェース回路9 ，10および内部に設けられているラン
ダムアクセスメモリ11とインストラクションメモリとし
てのリードオンリーメモリ12に接続されたマイクロプロ
セッサ13と、このマイクロプロセッサ13の処理結果を外
部のディスプレイ14に供給する入出力インターフェース
回路15とによって構成されている。
このように構成された音程可変装置において、音声信号
あるいは楽音信号が入力信号ＩＮとして供給されると、
この入力信号ＩＮはローパスフィルタ1 を介してアナロ
グ・ディジタル変換回路2 に供給される。そして、この
アナログ・ディジタル変換回路2 においてディジタル値
に変換された入力信号は、一定の速度でランダムアクセ
スメモリ3 に順次書込まれる。そして、このランダムア
クセスメモリ3 に書込まれたデイジタル値の入力信号
は、可変ピッチによって書込みと交互に行なわれる。そ
して、この読出しのスピードをマイクロコンピュータ8
によって可変することにより、音程の可変が行なわれる
ことになる。つまり、第２図に示すように書込みに対し
て読出しスピードを遅くすると、ある時間を経過した時
点において書込みが読出しを追越してしまい、この時に
１周期分の入力情報が削除される。また読出しスピード
を上げると、ある時点において書込みを追越して重複読
出しが行なわれることにより、音程が高められる。そし
て、この場合における１周期間はランダムアクセスメモ
リ3 のスタート番地からエンド番地までのメモリ容量に
よって決まることになる。
あるいは楽音信号が入力信号ＩＮとして供給されると、
この入力信号ＩＮはローパスフィルタ1 を介してアナロ
グ・ディジタル変換回路2 に供給される。そして、この
アナログ・ディジタル変換回路2 においてディジタル値
に変換された入力信号は、一定の速度でランダムアクセ
スメモリ3 に順次書込まれる。そして、このランダムア
クセスメモリ3 に書込まれたデイジタル値の入力信号
は、可変ピッチによって書込みと交互に行なわれる。そ
して、この読出しのスピードをマイクロコンピュータ8
によって可変することにより、音程の可変が行なわれる
ことになる。つまり、第２図に示すように書込みに対し
て読出しスピードを遅くすると、ある時間を経過した時
点において書込みが読出しを追越してしまい、この時に
１周期分の入力情報が削除される。また読出しスピード
を上げると、ある時点において書込みを追越して重複読
出しが行なわれることにより、音程が高められる。そし
て、この場合における１周期間はランダムアクセスメモ
リ3 のスタート番地からエンド番地までのメモリ容量に
よって決まることになる。
但しこのままでは、情報の削除および重複部分において
信号の不連続点が発生し、この部分が鋭いポップ音とな
ってしまう。
信号の不連続点が発生し、この部分が鋭いポップ音とな
ってしまう。
次に、この発明の要旨であるこのポップ音の除去につい
て説明する。
て説明する。
ここで、上記ポップ音の除去はマイクロコンピュータ8
によって処理されており、そのフローチャートは第３図
に示すようになっている。まずスタートすると、ステッ
プＳ１において入力信号ＩＮがアナログ・ディジタル変
換回路2 においてディジタル信号に変換される。そし
て、このディジタル信号はステップＳ２においてランダ
ムアクセスメモリ3 に書込まれると同時に、マイクロコ
ンピュータ8 に取込まれてステップＳ３に示すゼロクロ
スポイントの検出が行なわれる。そして、この検出され
たゼロクロスポイントのアドレスは、アドレスメモリと
してのランダムアクセスメモリ11に記憶される。次に、
マイクロコンピュータ8 はステップＳ４において入力信
号のピークを検出し、このピークのアドレスをアドレス
メモリとしてのランダムアクセスメモリ11に記憶させ
る。この場合、入力信号は可聴帯の信号の複合波である
ためにその振幅のピークをホールドすることにより低い
周波数をピッチとして取出せるわけである。そして、書
込みが読出しにある程度近づいた場合には、ステップＳ
５においてこの条件を検出すると同時に、ステップＳ６
にジャンプする。ステップＳ６においてはゼロクロスポ
イントの判別を行ない、イエスであった場合には、ステ
ップＳ７に移行してピッチの谷の判別を行なう。そし
て、このステップＳ７における判別がイエスであった場
合には、ステップＳ８に移行してリードアドレスの変更
を行なう。そして、ステップＳ８の終了あるいはステッ
プＳ５，Ｓ６，Ｓ７の判別結果がノーであった場合に
は、ステップＳ９に移行して読出しに移行する。
によって処理されており、そのフローチャートは第３図
に示すようになっている。まずスタートすると、ステッ
プＳ１において入力信号ＩＮがアナログ・ディジタル変
換回路2 においてディジタル信号に変換される。そし
て、このディジタル信号はステップＳ２においてランダ
ムアクセスメモリ3 に書込まれると同時に、マイクロコ
ンピュータ8 に取込まれてステップＳ３に示すゼロクロ
スポイントの検出が行なわれる。そして、この検出され
たゼロクロスポイントのアドレスは、アドレスメモリと
してのランダムアクセスメモリ11に記憶される。次に、
マイクロコンピュータ8 はステップＳ４において入力信
号のピークを検出し、このピークのアドレスをアドレス
メモリとしてのランダムアクセスメモリ11に記憶させ
る。この場合、入力信号は可聴帯の信号の複合波である
ためにその振幅のピークをホールドすることにより低い
周波数をピッチとして取出せるわけである。そして、書
込みが読出しにある程度近づいた場合には、ステップＳ
５においてこの条件を検出すると同時に、ステップＳ６
にジャンプする。ステップＳ６においてはゼロクロスポ
イントの判別を行ない、イエスであった場合には、ステ
ップＳ７に移行してピッチの谷の判別を行なう。そし
て、このステップＳ７における判別がイエスであった場
合には、ステップＳ８に移行してリードアドレスの変更
を行なう。そして、ステップＳ８の終了あるいはステッ
プＳ５，Ｓ６，Ｓ７の判別結果がノーであった場合に
は、ステップＳ９に移行して読出しに移行する。
このようにして読出されたランダムアクセスメモリ3 の
出力信号は、ディジタル・アナログ変換回路4 において
アナログ値に変換された後に、ローパスフィルタ5 を介
して音程可変がなされた信号として出力されることにな
る。つまり、書込みが読出しにある程度近づくと、読出
し側においてもゼロクロスポイントとピーク検出を行な
っており、ゼロクロスポイントまたはピッチの谷の部分
に来た時に、書込みのピッチの谷で、ゼロクロスポイン
トの所にジャンプするように読出しアドレスの変更を行
なう。
出力信号は、ディジタル・アナログ変換回路4 において
アナログ値に変換された後に、ローパスフィルタ5 を介
して音程可変がなされた信号として出力されることにな
る。つまり、書込みが読出しにある程度近づくと、読出
し側においてもゼロクロスポイントとピーク検出を行な
っており、ゼロクロスポイントまたはピッチの谷の部分
に来た時に、書込みのピッチの谷で、ゼロクロスポイン
トの所にジャンプするように読出しアドレスの変更を行
なう。
このような処理を実行しながら入力信号の一部削除およ
び重複を行なわせることによって、不連続部分における
鋭いポップ音の発生を抑える事ができると共に、低い周
波数におけるピッチの狂いがなくなり、これに伴って低
域および高域ともに自然な音程に変えられることにな
る。
び重複を行なわせることによって、不連続部分における
鋭いポップ音の発生を抑える事ができると共に、低い周
波数におけるピッチの狂いがなくなり、これに伴って低
域および高域ともに自然な音程に変えられることにな
る。
第４図は音程可変を示す波形図であって、第４図(a)に
示す入力波形をゼロクロスポイントのみで接続した場合
には、第４図(b)に示すように低い周波数におけるピッ
チの間隔が不安定となって不自然な音となってしまう。
これに対して、ピッチの谷部分において接続した場合に
は、第４図(c)に示すように低い周波数でのピッチ変化
が無くなって自然な音となる。なお、第４図におけるピ
ッチの谷とは、低周波数における信号レベルの低い部分
を示している。また、第４図は音程を30％程度下げた場
合であるが、音程を上げた場合も同様になる。
示す入力波形をゼロクロスポイントのみで接続した場合
には、第４図(b)に示すように低い周波数におけるピッ
チの間隔が不安定となって不自然な音となってしまう。
これに対して、ピッチの谷部分において接続した場合に
は、第４図(c)に示すように低い周波数でのピッチ変化
が無くなって自然な音となる。なお、第４図におけるピ
ッチの谷とは、低周波数における信号レベルの低い部分
を示している。また、第４図は音程を30％程度下げた場
合であるが、音程を上げた場合も同様になる。
以上説明したように、この発明による音程可変装置は、
入力信号波形の音程を上下する場合における波形の接続
を、そのピッチの谷部分において接続するものであるた
めに、信号の不連続性が防止されるので、ポップ音の発
生を防止すると共に、信号読出しを行う際の波形接続に
おいての低い周波数におけるピッチの狂いが無くなり、
いわゆるデジタル方式の音程可変による“ザッザッとい
う波の音”（電子的周期音）の発生を防止でき、音程可
変による不自然さがなくなる。
入力信号波形の音程を上下する場合における波形の接続
を、そのピッチの谷部分において接続するものであるた
めに、信号の不連続性が防止されるので、ポップ音の発
生を防止すると共に、信号読出しを行う際の波形接続に
おいての低い周波数におけるピッチの狂いが無くなり、
いわゆるデジタル方式の音程可変による“ザッザッとい
う波の音”（電子的周期音）の発生を防止でき、音程可
変による不自然さがなくなる。
第１図はこの発明による音程可変装置の一実施例を示す
回路図、第２図は音程可変の原理を示す図、第３図は第
１図に示す回路の動作を示すフローチャート、第４図は
音程可変の状態を示す波形図である。 1 ，5 ……ローパスフィルタ、2 ……アナログ・ディジ
タル変換回路、3 ……ランダムアクセスメモリ、4 ……
ディジタル・アナログ変換回路、6 ，7 ……アップ・ダ
ウンスイッチ、8 ……マイクロコンピュータ、14……デ
ィスプレイ。
回路図、第２図は音程可変の原理を示す図、第３図は第
１図に示す回路の動作を示すフローチャート、第４図は
音程可変の状態を示す波形図である。 1 ，5 ……ローパスフィルタ、2 ……アナログ・ディジ
タル変換回路、3 ……ランダムアクセスメモリ、4 ……
ディジタル・アナログ変換回路、6 ，7 ……アップ・ダ
ウンスイッチ、8 ……マイクロコンピュータ、14……デ
ィスプレイ。
Claims (1)
- 【請求項１】入力信号をデジタル信号に変換するアナロ
グ・デジタルコンバータと、 前記デジタル信号が書込まれる第１の記憶装置と、 前記入力信号のゼロクロスポイントを検出する検出回路
と、 前記入力信号のピーク値を検出するピーク検出回路と、 前記ピーク値とその前又は後のピーク値とを比較する第
１の演算部と、 前記第１の記憶装置に対する書込みと読出しとのアドレ
ス間隔を計算する第２の演算部と、 前記ゼロクロスポイントのアドレスを記憶する第２の記
憶装置と、 前記第２の演算部による演算の結果、前記第１の記憶装
置に対する書込みのアドレスと読出しのアドレスとの間
隔が所定の範囲に入ってきたとき、前記第１の演算部の
出力と前記第２の記憶装置の読出しアドレスとから、前
記第１の記憶装置の読出し信号のピッチの谷で且つゼロ
クロスポイントのアドレスに前記第１の記憶装置の読出
しアドレスをジャンプさせる読出しアドレス変更手段
と、 前記第１の記憶装置の読出しのデジタル信号をアナログ
信号に変換するデジタル・アナログコンバータと を備えたことを特徴とする音程可変装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031247A JPH0640275B2 (ja) | 1983-02-25 | 1983-02-25 | 音程可変装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58031247A JPH0640275B2 (ja) | 1983-02-25 | 1983-02-25 | 音程可変装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59157696A JPS59157696A (ja) | 1984-09-07 |
| JPH0640275B2 true JPH0640275B2 (ja) | 1994-05-25 |
Family
ID=12326039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58031247A Expired - Lifetime JPH0640275B2 (ja) | 1983-02-25 | 1983-02-25 | 音程可変装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640275B2 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3803363A (en) * | 1972-01-17 | 1974-04-09 | F Lee | Apparatus for the modification of the time duration of waveforms |
| JPS5124211A (en) * | 1974-08-23 | 1976-02-27 | Victor Company Of Japan | Onseishingono shuhasuhenkansochi |
| JPS57135408A (en) * | 1981-02-16 | 1982-08-21 | Matsushita Electric Ind Co Ltd | Time base converter of sound signal |
| JPS5897097A (ja) * | 1981-12-04 | 1983-06-09 | 松下電器産業株式会社 | 音声信号の時間軸変換装置 |
| JPH0697400B2 (ja) * | 1982-12-29 | 1994-11-30 | パイオニア株式会社 | 音程可変装置 |
-
1983
- 1983-02-25 JP JP58031247A patent/JPH0640275B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59157696A (ja) | 1984-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6590840B2 (en) | Recording medium reproduction apparatus | |
| JPS6343625Y2 (ja) | ||
| JPH0640275B2 (ja) | 音程可変装置 | |
| JPS6331120Y2 (ja) | ||
| JP2838159B2 (ja) | 音声信号処理装置 | |
| JPS6253093B2 (ja) | ||
| JPS6017797A (ja) | 録音再生装置 | |
| JP2541045B2 (ja) | イントロスキャン機能を有した再生装置 | |
| JPH0331279B2 (ja) | ||
| JPH0697400B2 (ja) | 音程可変装置 | |
| JPH035597B2 (ja) | ||
| JP2931019B2 (ja) | デジタルテープレコーダの曲間検出方式 | |
| JPH0962285A (ja) | デジタル再生装置 | |
| JPH0621084Y2 (ja) | ディジタルオーディオ記録媒体再生装置 | |
| JP2799084B2 (ja) | Ｃｄプレ−ヤ−のミュ−ト方法 | |
| JPH039199Y2 (ja) | ||
| JP2545053Y2 (ja) | アドレス設定装置 | |
| JPH0331280B2 (ja) | ||
| JP2519297Y2 (ja) | ディジタル記録・再生装置 | |
| JPH0574145B2 (ja) | ||
| JP2617194B2 (ja) | 電子楽器 | |
| JPH0515138U (ja) | 曲間判断機能を有した録再生装置 | |
| JPH02312064A (ja) | 磁気記録再生装置 | |
| JPH05165484A (ja) | カラオケ装置 | |
| JPS6331863B2 (ja) |