JPH039199Y2 - - Google Patents
Info
- Publication number
- JPH039199Y2 JPH039199Y2 JP5496585U JP5496585U JPH039199Y2 JP H039199 Y2 JPH039199 Y2 JP H039199Y2 JP 5496585 U JP5496585 U JP 5496585U JP 5496585 U JP5496585 U JP 5496585U JP H039199 Y2 JPH039199 Y2 JP H039199Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- zero
- memory
- detection means
- crossing point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000001514 detection method Methods 0.000 claims description 21
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 230000002401 inhibitory effect Effects 0.000 claims 1
- 230000015654 memory Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000005236 sound signal Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 210000000056 organ Anatomy 0.000 description 1
Description
「産業上の利用分野」
この考案は例えば電子楽器の音源として利用す
る信号を記憶する波形記憶装置に関する。 「従来技術」 シンセサイザと呼ばれる電子楽器は従来は電圧
制御発振器によつて目的の音程を持つ周波数の信
号を発生させ、この信号を波形成形してピアノ、
オルガン、フルート、バイオリン、ギター等の各
種の楽器音を発生させる方式を採つている。 これに対し近来半導体メモリが安価に使用でき
る状況となつたことにより各種の楽器の音、或い
は音声等の一部を半導体メモリに記憶し、この記
憶を読出すことにより各種の楽器信号を得る方法
が考えられている。再現する楽器信号の音程を変
えるにはメモリの読出速度を変えることによつて
行われる。 「考案が解決しようとする問題点」 半導体メモリに希望する音の信号を取込む際
に、目的とする音の頭を正確にとらえてメモリに
書込を開始しなければならない。 従来例えば第３図に示すような波形の信号Ｓを
メモリに取込む際に信号のレベルが設定値V1を
越えた時点T1をとらえ、この時点T1からAD変換
されたデイジタル符号化信号をメモリに書込む動
作を開始させている。 この信号取込方式による場合メモリの頭部にい
きなり電圧V1を持つ信号が書込まれてしまう。
この信号を読出して音として再現すると頭部にお
いて電圧V1を持つ信号が再現されるためスパイ
クノイズが発生する欠点を持つ。この欠点を解消
するには信号がゼロクロスした時点、例えばT2
からメモリに書込を開始させるように構成すれば
よい。 然し乍ら信号Ｓは多くの時点でゼロクロス点を
持ち、どのゼロクロス点から書込を開始させるか
を決定することはむずかしい。特に目的とする信
号Ｓの前には周囲の雑音Ｎが存在する。雑音Ｎに
もゼロクロス点が存在するから雑音Ｎと目的の信
号Ｓを区別しなければならないのでゼロクロス点
から書込を開始させることはむずかしい。 「問題点を解決するための手段」 この考案ではゼロクロス点が存在するとメモリ
への書込を開始させるが、信号のレベルが所定値
を越えるまでの間はゼロクロス点が存在する毎に
メモリのアドレスを初期アドレスに戻し、ゼロク
ロス点からの信号を常時メモリに書込む動作を操
返し行わせる。 信号のレベルが所定値V1を越えた時点T1以後
はメモリのアドレスを初期アドレスに戻す動作を
禁止させ信号の書込動作を継続させる。 従つてこの考案によればメモリには常にゼロク
ロス点から信号を取込むことができる。然も所定
のレベルを越えた時点の直前に存在したゼロクロ
ス点からの信号を記憶することができるから目的
とする信号を確実に取り込むことができる。 「実施例」 第１図にこの考案の一実施例を示す。図中１は
入力端子を示す。入力端子１には例えばマイクロ
ホン、或いはその他にギターマイク、レコードピ
ツクアツプ等の信号源が接続され各種の音の信号
を入力する。入力端子１に入力された信号はAD
変換器２と信号検出手段３に与えられる。 AD変換器２は入力された信号を常時AD変換
し、そのAD変換出力をメモリ４に与えている。
メモリ４は随時書込、読出が可能なRAM或いは
SRAM等を用いることができる。 ５はメモリ４にアドレス信号を与えるアドレス
カウンタを示す。このアドレスカウンタ５には可
変分周器６を通じてクロツク源７からクロツクパ
ルスが与えられる。書込時は可変分周器６は一定
の分周比に設定されるが、読出時は例えばキイボ
ード８からの操作によつて可変分周器６の分周比
が変化され、メモリ４の読出速度を任意の速度に
選択し、再現する音の音程を任意に選定し楽曲の
演奏ができるようにしている。尚音の再生系とし
ては例えばDA変換器２１と、低周波増幅器２２
と、スピーカ２３とによつて構成される。また必
要に応じてメモリ４に取込んだ波形データを記録
する例えばフロツピイデイスク装置のような外部
記憶手段２４が設けられる。 ９はゼロクロス検出手段を示す。このゼロクロ
ス検出手段９はAD変換器２の最上位ビツトの信
号が与えられる時定数回路９Ａと、この時定数回
路９Ａの出力を極性反転するインバータ９Ｂと、
インバータ９Ｂの出力とAD変換器２の最上位ビ
ツトの信号の排他的論理和をとる排他的論理和回
路９ｃとによつて構成される。 AD変換器２は変換コードフオーマツトが例え
ば下記表に示すシンメトリカルオフセツトのI′S
コンプリメントを用いたとすると最上位ビツトＢ
１が「０」か「１」かによつて信号の極性を検出
することができる。
る信号を記憶する波形記憶装置に関する。 「従来技術」 シンセサイザと呼ばれる電子楽器は従来は電圧
制御発振器によつて目的の音程を持つ周波数の信
号を発生させ、この信号を波形成形してピアノ、
オルガン、フルート、バイオリン、ギター等の各
種の楽器音を発生させる方式を採つている。 これに対し近来半導体メモリが安価に使用でき
る状況となつたことにより各種の楽器の音、或い
は音声等の一部を半導体メモリに記憶し、この記
憶を読出すことにより各種の楽器信号を得る方法
が考えられている。再現する楽器信号の音程を変
えるにはメモリの読出速度を変えることによつて
行われる。 「考案が解決しようとする問題点」 半導体メモリに希望する音の信号を取込む際
に、目的とする音の頭を正確にとらえてメモリに
書込を開始しなければならない。 従来例えば第３図に示すような波形の信号Ｓを
メモリに取込む際に信号のレベルが設定値V1を
越えた時点T1をとらえ、この時点T1からAD変換
されたデイジタル符号化信号をメモリに書込む動
作を開始させている。 この信号取込方式による場合メモリの頭部にい
きなり電圧V1を持つ信号が書込まれてしまう。
この信号を読出して音として再現すると頭部にお
いて電圧V1を持つ信号が再現されるためスパイ
クノイズが発生する欠点を持つ。この欠点を解消
するには信号がゼロクロスした時点、例えばT2
からメモリに書込を開始させるように構成すれば
よい。 然し乍ら信号Ｓは多くの時点でゼロクロス点を
持ち、どのゼロクロス点から書込を開始させるか
を決定することはむずかしい。特に目的とする信
号Ｓの前には周囲の雑音Ｎが存在する。雑音Ｎに
もゼロクロス点が存在するから雑音Ｎと目的の信
号Ｓを区別しなければならないのでゼロクロス点
から書込を開始させることはむずかしい。 「問題点を解決するための手段」 この考案ではゼロクロス点が存在するとメモリ
への書込を開始させるが、信号のレベルが所定値
を越えるまでの間はゼロクロス点が存在する毎に
メモリのアドレスを初期アドレスに戻し、ゼロク
ロス点からの信号を常時メモリに書込む動作を操
返し行わせる。 信号のレベルが所定値V1を越えた時点T1以後
はメモリのアドレスを初期アドレスに戻す動作を
禁止させ信号の書込動作を継続させる。 従つてこの考案によればメモリには常にゼロク
ロス点から信号を取込むことができる。然も所定
のレベルを越えた時点の直前に存在したゼロクロ
ス点からの信号を記憶することができるから目的
とする信号を確実に取り込むことができる。 「実施例」 第１図にこの考案の一実施例を示す。図中１は
入力端子を示す。入力端子１には例えばマイクロ
ホン、或いはその他にギターマイク、レコードピ
ツクアツプ等の信号源が接続され各種の音の信号
を入力する。入力端子１に入力された信号はAD
変換器２と信号検出手段３に与えられる。 AD変換器２は入力された信号を常時AD変換
し、そのAD変換出力をメモリ４に与えている。
メモリ４は随時書込、読出が可能なRAM或いは
SRAM等を用いることができる。 ５はメモリ４にアドレス信号を与えるアドレス
カウンタを示す。このアドレスカウンタ５には可
変分周器６を通じてクロツク源７からクロツクパ
ルスが与えられる。書込時は可変分周器６は一定
の分周比に設定されるが、読出時は例えばキイボ
ード８からの操作によつて可変分周器６の分周比
が変化され、メモリ４の読出速度を任意の速度に
選択し、再現する音の音程を任意に選定し楽曲の
演奏ができるようにしている。尚音の再生系とし
ては例えばDA変換器２１と、低周波増幅器２２
と、スピーカ２３とによつて構成される。また必
要に応じてメモリ４に取込んだ波形データを記録
する例えばフロツピイデイスク装置のような外部
記憶手段２４が設けられる。 ９はゼロクロス検出手段を示す。このゼロクロ
ス検出手段９はAD変換器２の最上位ビツトの信
号が与えられる時定数回路９Ａと、この時定数回
路９Ａの出力を極性反転するインバータ９Ｂと、
インバータ９Ｂの出力とAD変換器２の最上位ビ
ツトの信号の排他的論理和をとる排他的論理和回
路９ｃとによつて構成される。 AD変換器２は変換コードフオーマツトが例え
ば下記表に示すシンメトリカルオフセツトのI′S
コンプリメントを用いたとすると最上位ビツトＢ
１が「０」か「１」かによつて信号の極性を検出
することができる。
【表】
よつて第２図Ａに示すアナログ信号ＳをAD変
換した仮想デイジタル波形Ｍから最上位ビツトＢ
１は第２図Ｅに示すような矩形波Peとなる。従
つてこの矩形波Peをゼロクロス検出手段９に与
え、ゼロクロス検出手段９から第２図Ｆに示すゼ
ロクロス検出信号Pfを得る。このゼロクロス検
出信号Pfをリセツト禁止制御手段１１を構成す
るアンドゲート１１Ｃの一方の入力端子に与え
る。 リセツト禁止制御手段１１はフリツプフロツプ
１１Ａと、インバータ１１Ｂ及びアンドゲート１
１Ｃとによつて構成することができる。フリツプ
フロツプ１１Ａはセツト入力端子STを有し、信
号の取込開始に先だつて第２図Ｃに示すセツト指
令信号Pcを与えフリツプフロツプ１１Ａをセツ
ト状態に設定する。この設定により出力端子は
Ｌ論理となり、このＬ論理信号をインバータ１１
Ｂを通じてアンドゲート１１Ｃの他方の入力端子
に与える。これによりアンドゲート１１Ｃは開の
状態に制御され、ゼロクロス検出手段９から出力
されるゼロクロス検出信号Pfをアドレスカウン
タ５のリセツト端子Ｒに与える。 リセツト禁止制御手段１１の前段側に信号検出
手段３が設けられる。信号検出手段３は例えば両
波整流回路３Ａと電圧比較器３Ｂとによつて構成
することができる。両波整流回路３Ａは入力端子
１に入力されたアナログ信号Ｓを両波整流し、例
えば正極性の脈流信号に変換する。この正極性の
脈流信号を電圧比較器３Ｂに与え設定電圧VRと
比較する。アナログ信号の振幅が設定電圧VRを
越えると電圧比較器３Ｂは第２図Ｂに示す矩形波
Peを出力する。この矩形波Pbの最初の立上りで
フリツプフロツプ１１Ａはリセツトされ出力端子
Ｑは第２図Ｄに示すようにＨ論理に立上がる。 フリツプフロツプ１１Ａがリセツトされること
によりインバータ１１Ｂの出力はＬ論理となりア
ンドゲート１１Ｃは閉の状態に制御され、ゼロク
ロス検出信号Pfの通過を禁止する状態となる。 （実施例の動作） 従つてこの実施例の構造によれば第２図Ｃに示
すセツト指令信号Pcに同期してアドレスカウン
タ５が計数を始め、メモリ４にAD変換信号の取
込みを開始するが、時間T1でゼロクロス検出信
号Pfがアンドゲート１１Ｃを通じてアドレスカ
ウンタ５のリセツト端子Ｒに与えられるからアド
レスカウンタ５はリセツトされメモリ４に与えて
いるアドレスを初期アドレスに戻す。時点T1後
にアドレスカウンタ５は再びクロツクパルスの計
数を開始し、メモリ４に信号ＳのAD変換値を書
込む。 時点T2で再びゼロクロス検出信号Pfがカウン
タ５に与えられメモリ４のアドレスを再び初期ア
ドレスに戻す。時点T2後にカウンタ５は再び計
数を始めメモリ４にアナログ信号Ｓのデイジタル
符号化信号を書込む。時点T3で再びゼロクロス
検出信号Pfがカウンタ５に与えられアドレスを
初期アドレスに戻す。 時点T3後メモリ４は再び信号の書込を開始す
る。時点T4でアナログ信号Ｓが設定電圧VRを越
える。これによつて信号検出手段３はフリツプフ
ロツプ１１Ａをリセツトさせアンドゲート１１Ｃ
を閉に制御する。 従つて時点T4以後は信号Ｓがゼロクロスして
もアドレスカウンタ５がリセツトされることがな
く書込が継続される。この結果メモリ４には時点
T3以後の信号が書込まれ、目的の信号をゼロク
ロス点直後から取込むことができる。 「考案の作用効果」 以上説明したようにこの考案によれば目的とす
る信号のゼロクロス点直後からの波形データをメ
モリ４に取込むことができる。よつてメモリ４に
取込んだ信号を読出して音として放音する際に音
の始まりがゼロレベルに近い小レベルの部分から
始まるから音の始まり部分でノイズが発生するこ
とがない。従つて質のよい音を得ることができ
る。
換した仮想デイジタル波形Ｍから最上位ビツトＢ
１は第２図Ｅに示すような矩形波Peとなる。従
つてこの矩形波Peをゼロクロス検出手段９に与
え、ゼロクロス検出手段９から第２図Ｆに示すゼ
ロクロス検出信号Pfを得る。このゼロクロス検
出信号Pfをリセツト禁止制御手段１１を構成す
るアンドゲート１１Ｃの一方の入力端子に与え
る。 リセツト禁止制御手段１１はフリツプフロツプ
１１Ａと、インバータ１１Ｂ及びアンドゲート１
１Ｃとによつて構成することができる。フリツプ
フロツプ１１Ａはセツト入力端子STを有し、信
号の取込開始に先だつて第２図Ｃに示すセツト指
令信号Pcを与えフリツプフロツプ１１Ａをセツ
ト状態に設定する。この設定により出力端子は
Ｌ論理となり、このＬ論理信号をインバータ１１
Ｂを通じてアンドゲート１１Ｃの他方の入力端子
に与える。これによりアンドゲート１１Ｃは開の
状態に制御され、ゼロクロス検出手段９から出力
されるゼロクロス検出信号Pfをアドレスカウン
タ５のリセツト端子Ｒに与える。 リセツト禁止制御手段１１の前段側に信号検出
手段３が設けられる。信号検出手段３は例えば両
波整流回路３Ａと電圧比較器３Ｂとによつて構成
することができる。両波整流回路３Ａは入力端子
１に入力されたアナログ信号Ｓを両波整流し、例
えば正極性の脈流信号に変換する。この正極性の
脈流信号を電圧比較器３Ｂに与え設定電圧VRと
比較する。アナログ信号の振幅が設定電圧VRを
越えると電圧比較器３Ｂは第２図Ｂに示す矩形波
Peを出力する。この矩形波Pbの最初の立上りで
フリツプフロツプ１１Ａはリセツトされ出力端子
Ｑは第２図Ｄに示すようにＨ論理に立上がる。 フリツプフロツプ１１Ａがリセツトされること
によりインバータ１１Ｂの出力はＬ論理となりア
ンドゲート１１Ｃは閉の状態に制御され、ゼロク
ロス検出信号Pfの通過を禁止する状態となる。 （実施例の動作） 従つてこの実施例の構造によれば第２図Ｃに示
すセツト指令信号Pcに同期してアドレスカウン
タ５が計数を始め、メモリ４にAD変換信号の取
込みを開始するが、時間T1でゼロクロス検出信
号Pfがアンドゲート１１Ｃを通じてアドレスカ
ウンタ５のリセツト端子Ｒに与えられるからアド
レスカウンタ５はリセツトされメモリ４に与えて
いるアドレスを初期アドレスに戻す。時点T1後
にアドレスカウンタ５は再びクロツクパルスの計
数を開始し、メモリ４に信号ＳのAD変換値を書
込む。 時点T2で再びゼロクロス検出信号Pfがカウン
タ５に与えられメモリ４のアドレスを再び初期ア
ドレスに戻す。時点T2後にカウンタ５は再び計
数を始めメモリ４にアナログ信号Ｓのデイジタル
符号化信号を書込む。時点T3で再びゼロクロス
検出信号Pfがカウンタ５に与えられアドレスを
初期アドレスに戻す。 時点T3後メモリ４は再び信号の書込を開始す
る。時点T4でアナログ信号Ｓが設定電圧VRを越
える。これによつて信号検出手段３はフリツプフ
ロツプ１１Ａをリセツトさせアンドゲート１１Ｃ
を閉に制御する。 従つて時点T4以後は信号Ｓがゼロクロスして
もアドレスカウンタ５がリセツトされることがな
く書込が継続される。この結果メモリ４には時点
T3以後の信号が書込まれ、目的の信号をゼロク
ロス点直後から取込むことができる。 「考案の作用効果」 以上説明したようにこの考案によれば目的とす
る信号のゼロクロス点直後からの波形データをメ
モリ４に取込むことができる。よつてメモリ４に
取込んだ信号を読出して音として放音する際に音
の始まりがゼロレベルに近い小レベルの部分から
始まるから音の始まり部分でノイズが発生するこ
とがない。従つて質のよい音を得ることができ
る。
第１図はこの考案の一実施例を示すブロツク
図、第２図はこの考案の動作を説明するための波
形図、第３図は従来技術の不都合を説明するため
の波形図である。 １：入力端子、２：AD変換器、３：信号検出
手段、４：メモリ、５：アドレスカウンタ、６：
可変分周器、７：クロツク源、８：キイーボー
ド、９：ゼロクロス検出手段、１１：リセツト禁
止制御手段。
図、第２図はこの考案の動作を説明するための波
形図、第３図は従来技術の不都合を説明するため
の波形図である。 １：入力端子、２：AD変換器、３：信号検出
手段、４：メモリ、５：アドレスカウンタ、６：
可変分周器、７：クロツク源、８：キイーボー
ド、９：ゼロクロス検出手段、１１：リセツト禁
止制御手段。
Claims (1)
- 【実用新案登録請求の範囲】 Ａ 記憶すべきアナログ信号をデイジタル符号化
信号に変換するAD変換器と、 Ｂ このAD変換器のAD変換出力を記憶する記
憶手段と、 Ｃ この記憶手段にアドレス信号を与えるアドレ
スカウンタと、 Ｄ 上記アナログ信号のゼロクロス点を検出し、
ゼロクロス点検出毎に上記アドレスカウンタの
計数値を初期値にリセツトするゼロクロス点検
出手段と、 Ｅ 上記アナログ信号が予め設定したレベルを越
えたことを検出する信号検出手段と、 Ｆ この信号検出手段が上記アナログ信号のレベ
ルが設定値を越えたことを検出すると上記ゼロ
クロス点検出手段によるアドレスカウンタに対
するリセツト動作を禁止するリセツト禁止制御
手段と、 から成る波形記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5496585U JPH039199Y2 (ja) | 1985-04-13 | 1985-04-13 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5496585U JPH039199Y2 (ja) | 1985-04-13 | 1985-04-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61170198U JPS61170198U (ja) | 1986-10-22 |
| JPH039199Y2 true JPH039199Y2 (ja) | 1991-03-07 |
Family
ID=30577201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5496585U Expired JPH039199Y2 (ja) | 1985-04-13 | 1985-04-13 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH039199Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6267597A (ja) * | 1985-09-19 | 1987-03-27 | カシオ計算機株式会社 | 外部音波形記憶装置 |
-
1985
- 1985-04-13 JP JP5496585U patent/JPH039199Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61170198U (ja) | 1986-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2013082C (en) | Pitch shift apparatus | |
| JPH0196700A (ja) | 電子楽器の入力制御装置 | |
| KR20160106239A (ko) | 실시간 조율이 가능한 악보생성 어플리케이션을 구비한 모바일 단말기 | |
| JPH03205656A (ja) | 早聞き装置 | |
| JPS5975294A (ja) | 楽音合成装置 | |
| JP2546202B2 (ja) | 波形発生装置 | |
| JPS60119672A (ja) | 楽器音符号の読出装置 | |
| JPH0326468B2 (ja) | ||
| JPH0334000Y2 (ja) | ||
| JPS6017496A (ja) | 楽音合成装置 | |
| JPS5644175A (en) | Reproduction system | |
| JP2617194B2 (ja) | 電子楽器 | |
| JPS6153696A (ja) | 電子楽器 | |
| JPS61245196A (ja) | 楽音発生方法および装置 | |
| JPS6017797A (ja) | 録音再生装置 | |
| JP2545053Y2 (ja) | アドレス設定装置 | |
| JPS6236233B2 (ja) | ||
| JPH0451838B2 (ja) | ||
| JPH0348639Y2 (ja) | ||
| JPH0356891Y2 (ja) | ||
| JPS60145497U (ja) | 自動リズム演奏装置 | |
| JPH0547997U (ja) | 音響再生装置 | |
| JPS61209495A (ja) | 自動演奏装置 | |
| JP2600630B2 (ja) | 自動演奏装置 | |
| JPH0533400B2 (ja) |