JPH0697400B2 - 音程可変装置 - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、音声信号および楽音信号の音程を可変する音
程可変装置に関するものである。

［背景技術］ 従来、音程を可変する装置として特開昭54-124606号公
報に示すものがあった．つまり、単語、音節、あるいは
これより更に短い音声セグメントを結合編集して合成さ
れた音声信号即ち音素片を比較的短期間のものとし、接
続部における波形の不連続及びピッチ周波数の変動なし
に結合する方法に関するものである。即ち、短時間の音
素片は相隣る音素片の少なくとも結合部については波形
は類似しているので各音素片の時間軸をそれぞれ若干修
正することにより、接続部をなめらかに結合していくも
のである。

以上のように、従来技術では結合される音素片の接続部
について、波形の類似度を信号のレベルの形で把握し、
これにもとづき音素片を時間軸に適当な時間的修正を施
すことにより合成音声信号の品質を高めるものであっ
た。つまり、接続波形と被接続波の接続部でのずれが最
も少なくなるような所を演算して求め接続するものであ
る。

［発明が解決しようとする課題］ したがって、接続部における誤差により波形の不連続は
免れないものであった。すなわち、この不連続により、
ポップ音の発生ばかりではなく、聴覚上の違和感や異音
を感じることもあった。

［課題を解決するための手段］ そこで、本発明は、上記の点に鑑みて成されたもので、
その課題を解決する手段として、 入力信号をデジタル信号に変換するA/D変換器と、この
デジタル信号を記憶する第１の記憶装置と、入力信号の
ピーク値を検出するピーク検出手段と、このピーク値と
その前又は後のピーク値を比較してピーク値の最小値に
対応するゼロクロス点を求める第１の演算手段と、第１
の記憶装置への書き込みと読出しとのアドレス間隔を計
算する第２の演算手段と、少なくとも第１の記憶装置へ
の書き込み及び読出しのアドレスと読出しの速さを制御
する制御手段と、第１の記憶装置から読出したデジタル
信号をアナログ信号に変換するデジタル・アナログ変換
器とを備え、 設定される可変音程の音程量に従って、第２の演算手段
によって入力信号に対する第１の記憶装置と制御手段と
のアドレス操作による一部削除又は重複処理を行なう場
合の出力信号波形の接続を、第１の演算手段により得ら
れるゼロクロス点において行なうことを特徴としたもの
である。

［実施例］ ここに、本発明の一実施例を第１図に示す。

図において、１はローパスフィルタ、２は入力信号をデ
ジタル信号に変換するA/D変換器、３はデジタル信号を
アナログ信号に変換し出力するD/A変換器、４は入力信
号を記憶するRAM、５はA/D変換器２及びD/A変換器３にC
PUのクロック信号に同期したクロック信号を供給して制
御すると共に、RAM4に記憶・読出しタイミングのタイミ
ング速度・アドレス指定速度等の制御信号を供給する等
の制御を行うマイクロコンピュータ、６、７は音程を変
えるためのタクトスイッチで、UP又はDOWNスイッチの１
プッシュごとに所定量の音程変化を１段階づつ変化する
指示をCPUに対して出すことができ、８はディスプレイ
装置、９は記憶装置、10はインストラクションROMであ
る。

次に動作について説明する。

まず、音声等の入力信号は、ローパスフィルタ１を介し
てA/D変換器２でA/D変換され、一定速度でRAM4に書き込
み・記憶される。前記RAM4への記憶と読出しは交互に行
なわれ、読出す時には読出し速度を可変することによ
り、音程を変えるものである。すなわち、CPUから連続
する記憶用アドレスデータをRAM4に供給して入力信号を
記憶・書き込みしてゆき且つRAM4の記憶容量が満杯にな
るごとに最初のアドレスデータを付与して順次循環的に
入力信号を記憶する処理を行なう。一方、タクトスイッ
チ６、７により指示された音程変化量に従った所定の速
度で読出し用アドレスデータをRAM4に供給し且つ記憶・
書き込み用アドレスデータの進行速度とこの読出し用ア
ドレスデータの進行度合いとの交差しそうなアドレスデ
ータ近辺での演算処理等の処理結果から、音程を高める
場合の２度読出し等又は音程を低める場合のデータ削除
での読出し等の処理を行なう。第３図では、読出し速度
を遅くして音程を下げる場合の説明図を示している。図
において、一周期はRAM4のスタート番地からエンド番地
までの記憶容量で決まるもので、この場合50msとしてい
る。音程を下げるために前記読出し速度を遅くすると、
前記RAM4への書き込みの速度である記憶速度が一定のた
め、550ms後には書き込みされた記憶情報が、読出し情
報の一周期分（一周期分）を追いこしてしまう。したが
って、この時一周期分の情報が削除される。逆に、音程
を高くする場合には読出し速度を記憶速度より速くすれ
ばよい。但し、この時は同じ情報を重複して読出す所が
生じる。

しかしながら、このままでは情報が前記削除又は重複す
る部分において信号の不連続点が発生し、鋭いポップ音
の原因となる。そこで、前記ポップ音を除去するシステ
ムの説明を行う。

第１図、第２図において、ローパスフィルタ１を介して
入力された音声等の入力信号は、A/D変換器２でA/D変換
され、RAM4に記憶されると共に、マイクロコンピュータ
５内のCPUにおいて、前記入力信号のデジタル信号は、
ピーク値の検出が行われる。さらに、前記ピーク値はデ
ータメモリ１として、RAM9に記憶される。次に前記信号
が＋側振幅から−側振幅に変わるとポイント、即ちゼロ
クロスポイントの検出が前記CPUで行われ、前記ゼロク
ロスポイントのWRITEアドレスはRAM9内にアドレスメモ
リー１として記憶される。

そして、前記データメモリー１とそれ以前のピーク値、
即ちデータメモリー２との比較が行われ、小さい方のデ
ータをデータメモリー２に記憶され、ピーク値の最小値
が求められる。それと同時にその直後のゼロクロスポイ
ントのアドレスがアドレスメモリー２として記憶され
る。

この様にすれば、音声、楽音等の信号は普通可聴周波数
帯の信号の複号波であるから、振幅のピークをホールド
する事により、低い周波数ピッチとして、取り出すこと
ができ、また、前記ピーク値の最小値によりピッチの谷
の部分を検出することができる。これを図４（１）の波
形でみれば、時間軸上２目盛り分が低い周波数ピッチに
該当し、またピーク値の最小値は同図の時間軸上２目盛
り目の中間部分が該当する。

尚、前記ピーク値の最小値の検出は、予めRAM9を分割し
ておき（実施例では４分割としている）、その一つのブ
ロック範囲内で行われる。

前記検出が終わった時点で、そのブロックに対応するア
ドレスメモリー３にアドレスメモリー２のアドレスが転
送される。さらに、書き込み（WRITE）が読出し（REA
D）にある程度近づいた場合、読出しにおいてアドレス
メモリー３のWRITEアドレスと常に比較しており、WRITE
及びREADアドレス値が等しくなると読出しアドレスを変
更し、他のポイントへジャンプする。等しくない時には
タクトスイッチ６、７で設定された音程の高低に対応す
るように読出し速度を可変して出力する。

また、第２図のアドレスメモリー３のA,B,C,Dにはピー
ク値の最小値付近のゼロクロスするアドレスが記憶され
ており、このアドレスと順次読出しているアドレスがA,
B,C,Dのいずれかのアドレスと一致したときに、一致し
たアドレスよりも大きく順次読出しているアドレスに最
も近いアドレスに更新する。一方、音程を高める場合
は、一致したアドレスよりも小さく順次読出しているア
ドレスに最も近いアドレスに更新し、且つそれぞれ順次
記憶・書き込んでいる書き込みアドレスを跨がないよう
にする。跨ぐような場合はアドレスの更新をしない。

30％音程を下げた出力波形を得る場合についてみると、
第４図に示すような書込波形（１）が入力されると、単
にゼロクロスポイントのみで波形が接続される場合には
（２）のような出力波形を得る。即ち、前記ゼロクロス
ポイントでの接続点では信号が不連続となり低い周波数
でのピッチ間隔が一定でないため不自然な音が出力され
る。そこで、第４図（３）に示す本発明のように、振幅
幅（ピーク値）が最小の所、即ちピッチの谷の部分のゼ
ロクロスポイントで信号が接続されるので、低い周波数
でのピッチの変化がなくなり、低域、高域でも自然に音
程を変えることができる。また、信号の不連続点での鋭
いポップ音の発生を最小にすることができる。尚、第３
図における１周期に対応して第４図の時間軸１目盛りを
１周期として図示するが、第３図に示す１フレームに対
応する長さまで第４図に示していない。

尚、本発明によれば音程を一定として出力速度を変化さ
せることも可能である。

［発明の効果］ 以上のように本発明によれば、入力信号波形の音程を上
又は下に変化する場合における信号波形の接続を、入力
信号波形のピーク値の最小値に対応するゼロクロスポイ
ントにおいて接続するので、使用するRAM等による記憶
容量の制限のために起こる信号波形の不連続性を防止で
き、ポップ音の発生を防止できるばかりではなく、聴覚
認識の低い部分での接続によるものゆえ波形接続による
違和感や異音を感じることもなく、音声信号、楽音信号
を出力速度一定で音程を自由に可変することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す図、第２図はマイクロ
コンピュータの動作を示すフローチャート、第３図は本
発明の動作を説明する図、第４図は本発明を説明する波
形図である。 １……ローパスフィルタ ２……A/D変換器 ３……D/A変換器 ４、９……記憶装置 ５……マイクロコンピュータ ６、７……タクトスイッチ ８……ディスプレイ装置 10……インストラクションROM

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力信号をデジタル信号に変換するA/D変
   換器と、前記デジタル信号を記憶する第１の記憶装置
   と、前記入力信号のピーク値を検出するピーク検出手段
   と、前記ピーク値とその前又は後のピーク値を比較して
   前記ピーク値の最小値に対応するゼロクロス点を求める
   第１の演算手段と、前記第１の記憶装置への書き込みと
   読出しとのアドレス間隔を計算する第２の演算手段と、
   少なくとも前記第１の記憶装置への書き込み及び読出し
   のアドレスと読出しの速さを制御する制御手段と、前記
   第１の記憶装置から読出したデジタル信号をアナログ信
   号に変換するデジタル・アナログ変換器とを備え、 設定される可変音程の音程量に従って、前記第２の演算
   手段によって入力信号に対する前記第１の記憶装置と前
   記制御手段とのアドレス操作による一部削除又は重複処
   理を行なう場合の出力信号波形の接続を、前記第１の演
   算手段により得られる前記ゼロクロス点において行なう
   ことを特徴とする音程可変装置。