JPH0640548B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0640548B2 JPH0640548B2 JP62204709A JP20470987A JPH0640548B2 JP H0640548 B2 JPH0640548 B2 JP H0640548B2 JP 62204709 A JP62204709 A JP 62204709A JP 20470987 A JP20470987 A JP 20470987A JP H0640548 B2 JPH0640548 B2 JP H0640548B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- type
- current
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 230000015556 catabolic process Effects 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 8
- 239000007924 injection Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 7
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特にバーチカルタイプのバ
イポーラトランジスタの構造に関する。
イポーラトランジスタの構造に関する。
従来、この種のバーチカルタイプのバイポーラトランジ
スタは、第２図に示すように、比較的低濃度の拡散層か
らなるＰ型ベース層２中にＮ＋型エミッタ層３を形成
し、Ｐ型ベース層２の濃度とＮ＋型エミッタ層３の深さ
を調節することにより、所望の電流増幅率ｈfeを得てい
た。
スタは、第２図に示すように、比較的低濃度の拡散層か
らなるＰ型ベース層２中にＮ＋型エミッタ層３を形成
し、Ｐ型ベース層２の濃度とＮ＋型エミッタ層３の深さ
を調節することにより、所望の電流増幅率ｈfeを得てい
た。
上述した従来の構造のトランジスタのコレクタ−エミッ
タ耐圧ＢＶCOは一般にベース−コレクタ耐圧ＢＶCBO、
電流増幅率ｈteとの間にＢＶCO＝ＢＶCBO／（ｈfe）1/n
という関係を有しており、電流増幅率ｈfeを大きくする
と、コレクタ−エミッタ耐圧が急激に低下して、高耐圧
トランジスタが実現しにくいという欠点がある。
タ耐圧ＢＶCOは一般にベース−コレクタ耐圧ＢＶCBO、
電流増幅率ｈteとの間にＢＶCO＝ＢＶCBO／（ｈfe）1/n
という関係を有しており、電流増幅率ｈfeを大きくする
と、コレクタ−エミッタ耐圧が急激に低下して、高耐圧
トランジスタが実現しにくいという欠点がある。
本発明の目的は、電流増幅率が大きくてもコレクタ−エ
ミッタ耐圧の低下しない半導体装置を提供することにあ
る。
ミッタ耐圧の低下しない半導体装置を提供することにあ
る。
本発明の半導体装置は、一導電型半導体基板上に形成さ
れた逆導電型ベース層と該ベース層中に形成された一導
電型エミッタ層とを有する半導体装置において、前記エ
ミッタ層の周囲にはその上に電極が設けられてなくかつ
前記エミッタ層より浅い高濃度の逆導電型拡散層が形成
され、これによりコレクタ電流が小さい領域における基
板表面のエミッタ注入効率を低下させコレクタ−エミッ
タ耐圧を大きくしたものである。
れた逆導電型ベース層と該ベース層中に形成された一導
電型エミッタ層とを有する半導体装置において、前記エ
ミッタ層の周囲にはその上に電極が設けられてなくかつ
前記エミッタ層より浅い高濃度の逆導電型拡散層が形成
され、これによりコレクタ電流が小さい領域における基
板表面のエミッタ注入効率を低下させコレクタ−エミッ
タ耐圧を大きくしたものである。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例の断面図であり、本発明を集
積回路に適用してＮＰＮトランジスタを形成した場合を
示す。
積回路に適用してＮＰＮトランジスタを形成した場合を
示す。
第１図において、Ｐ型シリコン基板７にはコレクタ抵抗
を低減するためのＮ＋型埋込層４とＮ＋型拡散層５とが
形成されており、その上のコレクとなるＮ型エピタキシ
ャル層１の不純物濃度は所望の耐圧を得るのに適当な濃
度となっている。そしてこのＮ型エピタキシャル層１中
にはＰ−型ベース層２が形成されており、このＰ−型ベ
ース層２中にＮ＋型エミッタ層３が形成されている。そ
して更に、このＮ＋型エミッタ層３の周囲には、その上
に電極が設けられてなくかつこのエミッタ層３より浅い
Ｐ＋型拡散層８が形成されている。尚第１図において６
はＰ＋型分離層である。
を低減するためのＮ＋型埋込層４とＮ＋型拡散層５とが
形成されており、その上のコレクとなるＮ型エピタキシ
ャル層１の不純物濃度は所望の耐圧を得るのに適当な濃
度となっている。そしてこのＮ型エピタキシャル層１中
にはＰ−型ベース層２が形成されており、このＰ−型ベ
ース層２中にＮ＋型エミッタ層３が形成されている。そ
して更に、このＮ＋型エミッタ層３の周囲には、その上
に電極が設けられてなくかつこのエミッタ層３より浅い
Ｐ＋型拡散層８が形成されている。尚第１図において６
はＰ＋型分離層である。
このように構成された本実施例の電流増幅率とコレクタ
電流の関係と従来構造のトランジスタとの比較を第３図
に示す。
電流の関係と従来構造のトランジスタとの比較を第３図
に示す。
第３における曲線Ａが本実施例の特性曲線であり、コレ
クタ電流Ｉｃが小さい領域で急激に電流増幅率ｈfeが低
下し、コレクタ電流が大きな領域ではやや従来構造のト
ランジスタを下まわった特性となっている。
クタ電流Ｉｃが小さい領域で急激に電流増幅率ｈfeが低
下し、コレクタ電流が大きな領域ではやや従来構造のト
ランジスタを下まわった特性となっている。
前述したごとくコレクタ−エミッタ耐圧ＢＶCOは、ベー
スコレクタ耐圧ＢＶCBOと電流増幅率ｈfeとの間にＢＶ
CO＝ＢＶCBO／（ｈfe）1/nという関係を有し、この耐圧
ＢＶCOを決めているｈfeはコレクタ電流Ｉｃの小さい領
域のもので決定される。すなわち、実使用時のコレクタ
電流が数ｍＡ〜数Ａのトランジスタの場合、耐圧が決定
される電流は数μＡから数ｍＡと３桁小さい。このため
耐圧を決めているｈfeに関するコレクタ電流は実使用コ
レクタ電流に比べて小さいものとなる。本実施例のトラ
ンジスタのＢＶCOは、実験結果によるとほぼＢＶCBOと
同一の値を示した。それに対し従来構造のトランジスタ
のＢＶCOはｈfeに従ってＢＶCBOの値の1/2〜1/3に低下
した。
スコレクタ耐圧ＢＶCBOと電流増幅率ｈfeとの間にＢＶ
CO＝ＢＶCBO／（ｈfe）1/nという関係を有し、この耐圧
ＢＶCOを決めているｈfeはコレクタ電流Ｉｃの小さい領
域のもので決定される。すなわち、実使用時のコレクタ
電流が数ｍＡ〜数Ａのトランジスタの場合、耐圧が決定
される電流は数μＡから数ｍＡと３桁小さい。このため
耐圧を決めているｈfeに関するコレクタ電流は実使用コ
レクタ電流に比べて小さいものとなる。本実施例のトラ
ンジスタのＢＶCOは、実験結果によるとほぼＢＶCBOと
同一の値を示した。それに対し従来構造のトランジスタ
のＢＶCOはｈfeに従ってＢＶCBOの値の1/2〜1/3に低下
した。
これは半導体理論でよく知られているエミッタ注入効率
と、ベース抵抗の考えで説明され、本発明もこの原理を
利用したものである。
と、ベース抵抗の考えで説明され、本発明もこの原理を
利用したものである。
すなわち、コレクタ電流Ｉｃの小さい領域においてはエ
ミッタから注入される電流はベース抵抗が大きいためエ
ミッタの下面、第１図における矢印９で示した電流はほ
とんどなく、矢印９Ａで示した表面に近い、ベース抵抗
が小さい領域での電流が、本実施例においても、従来構
造のトランジスタにおいても支配的となる。
ミッタから注入される電流はベース抵抗が大きいためエ
ミッタの下面、第１図における矢印９で示した電流はほ
とんどなく、矢印９Ａで示した表面に近い、ベース抵抗
が小さい領域での電流が、本実施例においても、従来構
造のトランジスタにおいても支配的となる。
Ｐ＋型拡散層（Ｐ＋型ベース層）８の層抵抗値は数１０
Ω／□、またエミッタ下面のＰ−型ベース層２の層抵抗
値は数１００Ω／□であり１桁の差がある。エミッタか
ら注入される電流ＩＥはほぼコレクタ電流Ｉｃに等し
く、ＶBEが大きくなる程大きくなる。
Ω／□、またエミッタ下面のＰ−型ベース層２の層抵抗
値は数１００Ω／□であり１桁の差がある。エミッタか
ら注入される電流ＩＥはほぼコレクタ電流Ｉｃに等し
く、ＶBEが大きくなる程大きくなる。
ベース抵抗とベース電流による電圧降下は、表面に近い
Ｐ＋型ベース層の方がエミッタ下面のＰ−型ベース層よ
り小さい。ＶBE（Ｐ−型ベース層）＞ＶBE（Ｐ＋型ベー
ス層）となる。また、ＶBEは約０．５〜０．６ＶでＩＥ
≒Ｉｃが流れるため、Ｐ＋型ベース層のＶBEがＰ−型ベ
ース層のＶBEより先にしきい値を越える。この時のコレ
クタ電流は、ＶBEがしきい値を少し越えるだけなのでそ
の値は小さい。すなわち、コレクタ電流の小さい領域で
は表面に近いＰ＋型ベース層にエミッタから注入された
電流が流れると言える。
Ｐ＋型ベース層の方がエミッタ下面のＰ−型ベース層よ
り小さい。ＶBE（Ｐ−型ベース層）＞ＶBE（Ｐ＋型ベー
ス層）となる。また、ＶBEは約０．５〜０．６ＶでＩＥ
≒Ｉｃが流れるため、Ｐ＋型ベース層のＶBEがＰ−型ベ
ース層のＶBEより先にしきい値を越える。この時のコレ
クタ電流は、ＶBEがしきい値を少し越えるだけなのでそ
の値は小さい。すなわち、コレクタ電流の小さい領域で
は表面に近いＰ＋型ベース層にエミッタから注入された
電流が流れると言える。
本実施例においては、このエミッタ−ベース接合が実質
的にＮ＋Ｐ＋という、高濃度，高濃度接合となっている
ため、エミッタ注入効率が下がり、ｈfeも低下する。こ
れに対し従来の構造のトランジスタにおいては、Ｎ＋Ｐ
−接合となっているため、エミッタ注入効率が大きく、
小さなコレクタ電流の領域においても大きなｈfeを示
す。
的にＮ＋Ｐ＋という、高濃度，高濃度接合となっている
ため、エミッタ注入効率が下がり、ｈfeも低下する。こ
れに対し従来の構造のトランジスタにおいては、Ｎ＋Ｐ
−接合となっているため、エミッタ注入効率が大きく、
小さなコレクタ電流の領域においても大きなｈfeを示
す。
また、コレクタ電流の大きな領域、すなわちベース電流
が大きくなってくると、矢印９で示したエミッタ下面よ
りの注入電流が支配的になるため、表面での注入効率の
低下する分だけ本実施例のｈfeは従来構造のトランジス
タより低下するが、エミッタ底面での注入電流の占る割
合が大きいため、実用上は全く問題とならない。
が大きくなってくると、矢印９で示したエミッタ下面よ
りの注入電流が支配的になるため、表面での注入効率の
低下する分だけ本実施例のｈfeは従来構造のトランジス
タより低下するが、エミッタ底面での注入電流の占る割
合が大きいため、実用上は全く問題とならない。
以上説明したように本発明は、エミッタ層の周囲にベー
ス層と同一導電型の不純物拡散層を形成することによ
り、コレクタ電流と電流増幅率が大きくしてもコレクタ
−エミッタ耐圧の大きな半導体装置が容易に得られる効
果がある。
ス層と同一導電型の不純物拡散層を形成することによ
り、コレクタ電流と電流増幅率が大きくしてもコレクタ
−エミッタ耐圧の大きな半導体装置が容易に得られる効
果がある。
第１図は本発明の一実施例の断面図、第２図は従来の半
導体装置の一例の断面図、第３図は本発明の一実施例の
コレクタ電流と電流増幅率との関係図である。 １……Ｎ型エピタキシャル層、２……Ｐ−型ベース層、
３……Ｎ＋型エミッタ層、４……Ｎ＋型埋込層、５……
Ｎ＋型拡散層、６……Ｐ＋型分離層、７……Ｐ型シリコ
ン基板、８……Ｐ＋型拡散層、９，９Ａ……電流を示す
矢印。
導体装置の一例の断面図、第３図は本発明の一実施例の
コレクタ電流と電流増幅率との関係図である。 １……Ｎ型エピタキシャル層、２……Ｐ−型ベース層、
３……Ｎ＋型エミッタ層、４……Ｎ＋型埋込層、５……
Ｎ＋型拡散層、６……Ｐ＋型分離層、７……Ｐ型シリコ
ン基板、８……Ｐ＋型拡散層、９，９Ａ……電流を示す
矢印。
Claims (1)
- 【請求項１】一導電型半導体基板上に形成された逆導電
型ベース層と該ベース層中に形成された一導電型エミッ
タ層とを有する半導体装置において、前記エミッタ層の
周囲にはその上に電極が設けられてなくかつ前記エミッ
タ層より浅い高濃度の逆導電型拡散層が形成されこれに
よりコレクタ電流が小さい領域における基板表面のエミ
ッタ注入効率を低下させコレクタ−エミッタ耐圧を大き
くしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62204709A JPH0640548B2 (ja) | 1987-08-17 | 1987-08-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62204709A JPH0640548B2 (ja) | 1987-08-17 | 1987-08-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6446972A JPS6446972A (en) | 1989-02-21 |
| JPH0640548B2 true JPH0640548B2 (ja) | 1994-05-25 |
Family
ID=16495014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62204709A Expired - Fee Related JPH0640548B2 (ja) | 1987-08-17 | 1987-08-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640548B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61284961A (ja) * | 1985-06-10 | 1986-12-15 | Toshiba Corp | 半導体装置 |
-
1987
- 1987-08-17 JP JP62204709A patent/JPH0640548B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6446972A (en) | 1989-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0640548B2 (ja) | 半導体装置 | |
| JPS6133261B2 (ja) | ||
| JPH0582534A (ja) | 半導体装置 | |
| JP2771311B2 (ja) | 半導体装置 | |
| JP2729059B2 (ja) | 半導体装置 | |
| JPH0499328A (ja) | バイポーラトランジスタ | |
| JP2763432B2 (ja) | 半導体装置 | |
| JP2833913B2 (ja) | バイポーラ集積回路装置 | |
| JPS6022504B2 (ja) | 半導体装置の製造方法 | |
| JP2547870B2 (ja) | 半導体装置 | |
| JPS60152062A (ja) | 半導体装置 | |
| JPS63219163A (ja) | 半導体集積回路 | |
| JPH06224214A (ja) | 縦型バイポーラトランジスタおよび横型バイポーラトランジスタ | |
| JP2558472B2 (ja) | 半導体集積回路 | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPH02132837A (ja) | 半導体装置 | |
| JPS6255307B2 (ja) | ||
| JPH0132666B2 (ja) | ||
| JPH0547780A (ja) | 半導体装置 | |
| JPS6188561A (ja) | トランジスタ | |
| JPH04305936A (ja) | トランジスタの製造方法 | |
| JPH0727912B2 (ja) | 半導体装置 | |
| JPS6393154A (ja) | 半導体装置 | |
| JPS63219164A (ja) | 半導体集積回路 | |
| JPS60150669A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |