JPH0727912B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0727912B2 JPH0727912B2 JP63113184A JP11318488A JPH0727912B2 JP H0727912 B2 JPH0727912 B2 JP H0727912B2 JP 63113184 A JP63113184 A JP 63113184A JP 11318488 A JP11318488 A JP 11318488A JP H0727912 B2 JPH0727912 B2 JP H0727912B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- region
- base
- emitter
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、バイポーラトランジスタに関し、特に安全動
作領域を減少させることなく低電流側の電流増幅率ｈFE
リニアリティーを改善したバイポーラトランジスタに関
する。
作領域を減少させることなく低電流側の電流増幅率ｈFE
リニアリティーを改善したバイポーラトランジスタに関
する。
従来の一般的なトランジスタの素子断面図を第４図に示
す。すなわちコレクタ基板１にベース領域２、エミッタ
領域３、各電極5,6を構成する形となっている。
す。すなわちコレクタ基板１にベース領域２、エミッタ
領域３、各電極5,6を構成する形となっている。
この様なトランジスタでは、第３図に示す電流増幅率ｈ
FEのリニアリティーカーブＡが得られコレクタ電流（I
C）の低電流側のｈFE比（ｈFE（IC′）/hFE（IC''））
が約０、９程度となっており、例えばＡ級、Ｂ級などの
電力増幅回路などに用いられる場合、低電流側のｈFEが
低いほど出力波形に歪みを生じ、入力信号を正常に増幅
できない欠点があった。
FEのリニアリティーカーブＡが得られコレクタ電流（I
C）の低電流側のｈFE比（ｈFE（IC′）/hFE（IC''））
が約０、９程度となっており、例えばＡ級、Ｂ級などの
電力増幅回路などに用いられる場合、低電流側のｈFEが
低いほど出力波形に歪みを生じ、入力信号を正常に増幅
できない欠点があった。
このｈFE比が下がる原因はエミッタからの少数キャリア
の注入が低電流のICになる程エミッタベース接合のバル
ク部分より表面近傍で起こる割合が増えてくるためであ
り、注入された少数キャリアがベースバルク部分よりベ
ース表面部分の方で多く再結合し、ベース電流に寄与す
ることによる。
の注入が低電流のICになる程エミッタベース接合のバル
ク部分より表面近傍で起こる割合が増えてくるためであ
り、注入された少数キャリアがベースバルク部分よりベ
ース表面部分の方で多く再結合し、ベース電流に寄与す
ることによる。
そこで、この問題を解決するために第１図に示されるよ
うな、コレクタ基板１に所定の方法でベース領域２、エ
ミッタ領域３を形成した後、電極５、６を構成し、エミ
ッタベース結合の基板露出側のベース領域２内に高濃度
ベース領域７が形成されたトランジスタがある。
うな、コレクタ基板１に所定の方法でベース領域２、エ
ミッタ領域３を形成した後、電極５、６を構成し、エミ
ッタベース結合の基板露出側のベース領域２内に高濃度
ベース領域７が形成されたトランジスタがある。
しかしながら、第１図に示される構造のトランジスタで
は、低電流側のｈFE比を改善することはできるが、ベー
ス・エミッタ間の抵抗が高濃度ベース領域７によって低
下しているため、電流の制限ができず、熱的に安定に動
作する領域である安定動作領域は減少してしまう。した
がって、本発明の目的は、第４図に示された従来技術の
安定動作領域を悪化させることなく、第１図に示された
従来技術のように低電流側のｈFE比を改善させたトラン
ジスタを提供することにある。
は、低電流側のｈFE比を改善することはできるが、ベー
ス・エミッタ間の抵抗が高濃度ベース領域７によって低
下しているため、電流の制限ができず、熱的に安定に動
作する領域である安定動作領域は減少してしまう。した
がって、本発明の目的は、第４図に示された従来技術の
安定動作領域を悪化させることなく、第１図に示された
従来技術のように低電流側のｈFE比を改善させたトラン
ジスタを提供することにある。
本発明のバイポーラトランジスタは、一導電型の第１の
半導体領域と、該第１の半導体領域の表面に設けられた
他の導電型の第２の半導体領域と、該第２の半導体領域
の表面に設けられた前記一導電型の第３の半導体領域
と、前記第２の半導体領域に接続して設けられた第１の
電極と、前記第２の半導体領域の表面に前記第３の半導
体領域と接しかつ前記第１の電極とは接しないように前
記第２の半導体領域と前記第３の半導体領域との間に設
けられた前記第２の半導体領域よりも高濃度の前記他の
導電型の第４の半導体領域と、前記第３の半導体領域に
接続して設けられた第２の電極とを有することを特徴と
する。
半導体領域と、該第１の半導体領域の表面に設けられた
他の導電型の第２の半導体領域と、該第２の半導体領域
の表面に設けられた前記一導電型の第３の半導体領域
と、前記第２の半導体領域に接続して設けられた第１の
電極と、前記第２の半導体領域の表面に前記第３の半導
体領域と接しかつ前記第１の電極とは接しないように前
記第２の半導体領域と前記第３の半導体領域との間に設
けられた前記第２の半導体領域よりも高濃度の前記他の
導電型の第４の半導体領域と、前記第３の半導体領域に
接続して設けられた第２の電極とを有することを特徴と
する。
次に本発明について図面を用いて説明する。
第２図は本発明の一実施例の断面図である。本実施例で
は、第１図に記載された従来技術と同様に、コレクタ基
板１に所定の方法でベース領域２、エミッタ領域３を形
成した後、電極５、６を構成するのでありが、従来技術
と異なる点はベース電極６の下から、エミッタ領域まで
連続して高濃度ベース領域を形成するのではなく、ベー
ス・エミッタ結合近傍にのみ形成されている点で異な
る。したがって、本実施例では、ベース領域２内部のシ
リーズ抵抗RBを従来のトランジスタと同程度に大きくす
ることができ、ｈFEリニアリティを改善すると同時に、
トランジスタの順方向安全動作領域の拡大を図ることが
できる。
は、第１図に記載された従来技術と同様に、コレクタ基
板１に所定の方法でベース領域２、エミッタ領域３を形
成した後、電極５、６を構成するのでありが、従来技術
と異なる点はベース電極６の下から、エミッタ領域まで
連続して高濃度ベース領域を形成するのではなく、ベー
ス・エミッタ結合近傍にのみ形成されている点で異な
る。したがって、本実施例では、ベース領域２内部のシ
リーズ抵抗RBを従来のトランジスタと同程度に大きくす
ることができ、ｈFEリニアリティを改善すると同時に、
トランジスタの順方向安全動作領域の拡大を図ることが
できる。
以上説明した様に、本発明は高濃度ベース領域７を構成
することにより、従来のトランジスタの低電流側ｈFE比
を0.9より0.95以上に改善できた（第４図Ｂ）。すなわ
ち、高濃度ベース領域７を設けることにより低電流側で
支配的であったベース表面部分の少数キャリアの注入を
おさえベース再結合電流の増加を防ぐことができたこと
による。
することにより、従来のトランジスタの低電流側ｈFE比
を0.9より0.95以上に改善できた（第４図Ｂ）。すなわ
ち、高濃度ベース領域７を設けることにより低電流側で
支配的であったベース表面部分の少数キャリアの注入を
おさえベース再結合電流の増加を防ぐことができたこと
による。
さらに、エミッタとベース結合の近傍にのみ高濃度ベー
ス領域を設けることによって、ベース・エミッタ間の抵
抗を保っており、安定動作領域が減少することはない。
ス領域を設けることによって、ベース・エミッタ間の抵
抗を保っており、安定動作領域が減少することはない。
尚、今回確認したNPN型トランジスタのベース表面濃度
は最大値でベース領域２で約５×1018atm/cm3高濃度ベ
ース領域で約１×1019atm/cm3である。
は最大値でベース領域２で約５×1018atm/cm3高濃度ベ
ース領域で約１×1019atm/cm3である。
第１図は第４図の問題点を解決した従来のトランジスタ
の断面図、第２図は本発明の他の実施例の断面図、第３
図はｈFEリニアリティカーブを示す図、第４図は従来の
断面図である。 １……コレクタ基板、２……ベース領域、３……エミッ
タ領域、４……絶縁膜、５……エミッタ電極、６……ベ
ース電極、７……高濃度ベース領域、AB……ｈFEリニア
リティカーブ、Ｉc1,Ic2……IC電流値。
の断面図、第２図は本発明の他の実施例の断面図、第３
図はｈFEリニアリティカーブを示す図、第４図は従来の
断面図である。 １……コレクタ基板、２……ベース領域、３……エミッ
タ領域、４……絶縁膜、５……エミッタ電極、６……ベ
ース電極、７……高濃度ベース領域、AB……ｈFEリニア
リティカーブ、Ｉc1,Ic2……IC電流値。
Claims (1)
- 【請求項１】一導電型の第１の半導体領域と、該第１の
半導体領域の表面に設けられた他の導電型の第２の半導
体領域と、該第２の半導体領域の表面に設けられた前記
一導電型の第３の半導体領域と、前記第２の半導体領域
に接続して設けられた第１の電極と、前記第２の半導体
領域の表面に前記第３の半導体領域と接しかつ前記第１
の電極とは接しないように前記第２の半導体領域と前記
第３の半導体領域との間に設けられた前記第２の半導体
領域よりも高濃度の前記他の導電型の第４の半導体領域
と、前記第３の半導体領域に接続して設けられた第２の
電極とを有することを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113184A JPH0727912B2 (ja) | 1988-05-09 | 1988-05-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113184A JPH0727912B2 (ja) | 1988-05-09 | 1988-05-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01282866A JPH01282866A (ja) | 1989-11-14 |
| JPH0727912B2 true JPH0727912B2 (ja) | 1995-03-29 |
Family
ID=14605684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113184A Expired - Lifetime JPH0727912B2 (ja) | 1988-05-09 | 1988-05-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727912B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5712552A (en) * | 1980-06-27 | 1982-01-22 | Hitachi Ltd | High dielectric resisting semiconductor device |
| JPS61284961A (ja) * | 1985-06-10 | 1986-12-15 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-05-09 JP JP63113184A patent/JPH0727912B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01282866A (ja) | 1989-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08279561A (ja) | バイポーラトランジスタ並びに該バイポーラトランジスタを用いた増幅器および集積回路 | |
| JPH049378B2 (ja) | ||
| US3980900A (en) | Multipurpose switching circuits utilizing a novel semiconductor device | |
| GB1533156A (en) | Semiconductor integrated circuits | |
| US3968511A (en) | Semiconductor device with additional carrier injecting junction adjacent emitter region | |
| US4160986A (en) | Bipolar transistors having fixed gain characteristics | |
| JPH01282866A (ja) | 半導体装置 | |
| JPS62128561A (ja) | 半導体装置 | |
| JPS6457665A (en) | Heterojunction bipolar transistor | |
| JPS6116569A (ja) | 半導体集積回路装置 | |
| JPS5833707Y2 (ja) | トランジスタ回路装置 | |
| JPS60261170A (ja) | 半導体スイツチ | |
| JPH0338747B2 (ja) | ||
| JPH0640548B2 (ja) | 半導体装置 | |
| JPS60116170A (ja) | 半導体装置 | |
| JPS59181058A (ja) | 半導体装置 | |
| JPH043431A (ja) | 半導体装置 | |
| JPS59125651A (ja) | 抵抗負荷型集積回路装置 | |
| JPS5784162A (en) | Semiconductor device | |
| JPS6262059B2 (ja) | ||
| JPH02144924A (ja) | 縦型バイポーラトランジスタ | |
| JPS63289958A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS63215073A (ja) | バイポ−ラ集積回路 | |
| JPH05275631A (ja) | バイポーラ集積回路装置 | |
| JPS60152062A (ja) | 半導体装置 |