JPH0640618B2 - エコ−キヤンセラ - Google Patents
エコ−キヤンセラInfo
- Publication number
- JPH0640618B2 JPH0640618B2 JP23588786A JP23588786A JPH0640618B2 JP H0640618 B2 JPH0640618 B2 JP H0640618B2 JP 23588786 A JP23588786 A JP 23588786A JP 23588786 A JP23588786 A JP 23588786A JP H0640618 B2 JPH0640618 B2 JP H0640618B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- tap coefficient
- echo
- received signal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】 〔概要〕 エコーキャンセラにおいて、記憶回路から演算周期内に
古い順に読出した受信信号と対応する係数とを演算回路
に加えて演算周期内で使用する係数を更新した後、記憶
回路から読出した受信信号と組合せて記憶回路に書込む
と共に、演算回路で更新した係数と受信信号とを用いて
演算を行う様にして、演算回路の効率を向上させると共
に、記憶回路の動作速度を低下させる様にしたものであ
る。
古い順に読出した受信信号と対応する係数とを演算回路
に加えて演算周期内で使用する係数を更新した後、記憶
回路から読出した受信信号と組合せて記憶回路に書込む
と共に、演算回路で更新した係数と受信信号とを用いて
演算を行う様にして、演算回路の効率を向上させると共
に、記憶回路の動作速度を低下させる様にしたものであ
る。
本発明はエコーキャンセラの改良に関するものである。
第４図はエコーキャンセラを使用する回線構成図例を示
す。
す。
図に示す様にＡ側とＢ側とは伝送路１，２によって接続
されているが、この伝送路は長距離伝送路、例えば衛星
回線である。今、Ａ側からの信号ｘは伝送路１を介して
Ｂ側のハイブリッド回路４に加えられるが、ここでのイ
ンピーダンス不整合によりエコー信号ｙが生ずる。
されているが、この伝送路は長距離伝送路、例えば衛星
回線である。今、Ａ側からの信号ｘは伝送路１を介して
Ｂ側のハイブリッド回路４に加えられるが、ここでのイ
ンピーダンス不整合によりエコー信号ｙが生ずる。
このエコー信号ｙは伝送路２を介して再びＡ側に戻って
通話妨害となるので、この様なエコー信号をできる丈け
抑圧する為に設けられたのがエコーキャンセラ５，６で
ある。
通話妨害となるので、この様なエコー信号をできる丈け
抑圧する為に設けられたのがエコーキャンセラ５，６で
ある。
エコーキャンセラ５はエコーを発生する部分（以下，エ
コー経路と云う）の伝送特性に近似した伝送特性を持
ち、Ａ側からの信号ｘを取り込んで近似のエコー信号
（以下，擬似エコー信号と云う） を発生させて，実際のエコー信号ｙと逆相で化さするこ
とによりエコー信号がある程度打ち消されて減衰したエ
コー信号（以下，残留エコー信号と云う）ｅがＡ側に戻
る。
コー経路と云う）の伝送特性に近似した伝送特性を持
ち、Ａ側からの信号ｘを取り込んで近似のエコー信号
（以下，擬似エコー信号と云う） を発生させて，実際のエコー信号ｙと逆相で化さするこ
とによりエコー信号がある程度打ち消されて減衰したエ
コー信号（以下，残留エコー信号と云う）ｅがＡ側に戻
る。
この為、通話妨害の程度は改善されるが、このエコーキ
ャンセラの動作効率を高くすることが必要である。
ャンセラの動作効率を高くすることが必要である。
尚、エコーキャンセラ６はＢ側に戻るエコー信号を抑圧
するためのものである。
するためのものである。
第５図はエコーキャンセラのブロック図、第６図はたた
み込み演算部の動作説明図を示す。
み込み演算部の動作説明図を示す。
第５図に示す様にエコーキャンセラにはエコー経路のイ
ンパルス応答に対応する係数ｈｉを記憶する係数記憶回
路８と，受信信号ｘｎを記憶する受信信号記憶回路７と
があり、ここから読出された係数ｈiと受信信号ｘｎと
のたたみ込み演算をたたみ込み演算部10で行うことによ
りエコー経路（図示せず）で生ずるエコー信号ｙｎを抑
圧する擬似エコー信号 を発生する。
ンパルス応答に対応する係数ｈｉを記憶する係数記憶回
路８と，受信信号ｘｎを記憶する受信信号記憶回路７と
があり、ここから読出された係数ｈiと受信信号ｘｎと
のたたみ込み演算をたたみ込み演算部10で行うことによ
りエコー経路（図示せず）で生ずるエコー信号ｙｎを抑
圧する擬似エコー信号 を発生する。
そして、加算器11で を求めることによりエコー信号を抑圧すると共に、抑圧
しきれなかった残留エコー信号ｅｎを用いて適応制御部
12，係数更新演算部９で通話中に自動的にｈｉをエコー
経路のインパルス応答に近づけ，即ち同定してエコー信
号を抑圧する様にしている。
しきれなかった残留エコー信号ｅｎを用いて適応制御部
12，係数更新演算部９で通話中に自動的にｈｉをエコー
経路のインパルス応答に近づけ，即ち同定してエコー信
号を抑圧する様にしている。
ここで、エコーキャンセラでは下記の式を用いてたたみ
こみ演算等が行われる。
こみ演算等が行われる。
・たたみこみ演算（擬似エコー信号 の発生） ・加算（残留エコー信号ｅｎの算出） ・係数変更演算（ｈｉの算出） 但し ここで、たたみ込み演算は第６図に示す様に受信信号記
憶回路７及び係数記憶回路８からの受信信号ｘn-i及び
係数ｈｉを用いてフイルタ的な演算をするのでｈｉをタ
ップ係数，Ｎをタップ数と云う。
憶回路７及び係数記憶回路８からの受信信号ｘn-i及び
係数ｈｉを用いてフイルタ的な演算をするのでｈｉをタ
ップ係数，Ｎをタップ数と云う。
又，(3)式においてｎは時系列を表し，ある時刻(n+1)で
のｈｉ（第６図に示す様に複数個のタップ係数のうちの
ｉ番目の係数），即ち はその前の時刻ｎでの 即ちｈｉを用いて求められる。尚、Ｋｎ制御係数を示
す。
のｈｉ（第６図に示す様に複数個のタップ係数のうちの
ｉ番目の係数），即ち はその前の時刻ｎでの 即ちｈｉを用いて求められる。尚、Ｋｎ制御係数を示
す。
第７図は従来例のブロック図、第８図は第７図の動作説
明図を示す。第８図の左側の記号は第７図中の同じ信号
の部分の動作を示す。
明図を示す。第８図の左側の記号は第７図中の同じ信号
の部分の動作を示す。
以下、タップ数Ｎ＝512 として第８図を参照しながら第
７図の動作を説明する。
７図の動作を説明する。
先ず、入力する直列PCM 信号ｘｎは直列/ 並列変換回路
（図示せず）で並列データに変換された後、ｘn-iに対
応する が受信信号記憶回路７及び係数記憶回路８内の対応する
アドレスに書込まれる。
（図示せず）で並列データに変換された後、ｘn-iに対
応する が受信信号記憶回路７及び係数記憶回路８内の対応する
アドレスに書込まれる。
尚、この記憶回路から読出された信号ｘn-iはμ- Law
又はA - Lawで８ビットに圧縮されているので、演算を
容易にする為に乗算回路13内の伸張部分（図示せず）で
伸張して直線的な信号に変換されるとする。
又はA - Lawで８ビットに圧縮されているので、演算を
容易にする為に乗算回路13内の伸張部分（図示せず）で
伸張して直線的な信号に変換されるとする。
又、２つの記憶回路の読出し，書込みは独立に行えると
する。
する。
さて、演算開始信号が入力すると、上記の(1)式を演算
するために読出しアドレスが受信信号記憶回路７及び係
数記憶回路８に加えられ、ここから が読出されて乗算回路13で乗算され、加減算回路14を介
して演算結果がアキュムレータ15に格納されて が加減算回路の入力側に加えられる（第８図(a)- 〜
参照）。
するために読出しアドレスが受信信号記憶回路７及び係
数記憶回路８に加えられ、ここから が読出されて乗算回路13で乗算され、加減算回路14を介
して演算結果がアキュムレータ15に格納されて が加減算回路の入力側に加えられる（第８図(a)- 〜
参照）。
次に、上記と同じ様に２つの記憶回路７，８から が読出され、乗算回路13で乗算されて が得られ、これが加減算回路14で１つ前のアキュムレー
タ15の値（以下，ACCと省略する）と加算されて が得られ，アキュムレータ15に加えられるので、アキュ
ムレータ15の値はこの値に更新され再び加減算回路14に
加えられる。
タ15の値（以下，ACCと省略する）と加算されて が得られ，アキュムレータ15に加えられるので、アキュ
ムレータ15の値はこの値に更新され再び加減算回路14に
加えられる。
この演算を512 回繰り返すとアキュムレータ15に第８図
(a)- に示す様に擬似エコー が格納され、これが加減算回路14に加えられる。
(a)- に示す様に擬似エコー が格納され、これが加減算回路14に加えられる。
一方、端子SIN からエコー信号ｙｎが加減算回路14の
（−）端子に加えられるので上記の(2)式の演算が行わ
れ、求められた残留エコー信号ｅｎはアキュムレータ1
5，出力レジスタ16を介して出力される（第８図(a)-
参照）。
（−）端子に加えられるので上記の(2)式の演算が行わ
れ、求められた残留エコー信号ｅｎはアキュムレータ1
5，出力レジスタ16を介して出力される（第８図(a)-
参照）。
次に、このｅｎを利用してＫ算出回路12で上記(4)式に
よりＫｎの算出が行われる。
よりＫｎの算出が行われる。
更に、上記の(3)式により次の時刻のタップ係数 を求める為、乗算回路13内のセレクタ（図示せず）の動
作により再度，受信信号記憶回路７から読出されたｘｎ
とＫｎが乗算されてＫｎ・ｘｎが加減算回路14に加えら
れる（第８図(b)- ，，参照）。
作により再度，受信信号記憶回路７から読出されたｘｎ
とＫｎが乗算されてＫｎ・ｘｎが加減算回路14に加えら
れる（第８図(b)- ，，参照）。
ここでは、係数記憶回路８から再度，読出された が加えられているので加算されて がアキュムレータ15に格納されて係数記憶回路８の のアドレスの所に書込まれ係数が更新される（第８図
(b)- ，参照）。
(b)- ，参照）。
これを512 回繰り返して記憶さた係数を に更新すると共に、受信信号記憶回路に新しい信号ｘ
n+1が入って元の最古の信号ｘn-511が捨てられるので、
再び上記の演算が繰り返される。
n+1が入って元の最古の信号ｘn-511が捨てられるので、
再び上記の演算が繰り返される。
尚、 を更新する際の とｘn-iの読出しはたたみ込み演算の時と異なり１タイ
ムストロットずれるので、読出しアドレスのタイミング
がその様に送出される（第８図(b)- アドレス参照）。
ムストロットずれるので、読出しアドレスのタイミング
がその様に送出される（第８図(b)- アドレス参照）。
上記の様に(1)式を演算したら(2)式の演算を行い、それ
が終れば(3)式を演算すると云う様に逐次演算していく
ので、(1)式と(3)式で同じ信号ｘn-iと係数ｈｉを２回
読出し転送しなければならず演算回路の使用効率が悪く
なる。
が終れば(3)式を演算すると云う様に逐次演算していく
ので、(1)式と(3)式で同じ信号ｘn-iと係数ｈｉを２回
読出し転送しなければならず演算回路の使用効率が悪く
なる。
又、２つの記憶回路の動作は演算回路と同じ動作速度が
要求されるので消費電力が大きくなると云う２つの問題
点がある。
要求されるので消費電力が大きくなると云う２つの問題
点がある。
上記の問題点は第１図に示す様に、時刻ｎより１サンプ
ル時刻だけ古い時刻（ｎ−１）におけるｉ番目のタップ
係数 と時刻ｎよりｉサンプル時刻だけ古い受信信号ｘn-iを
１ワードとして、Ｎタップ分の受信信号とタップ係数を
記憶するＮワードの記憶部分と、該Ｎタップの中の最古
の受信データより１サンプル時刻だけ古い受信信号ｘ
n-Nを記憶する専用レジスタ部分とを有する記憶回路
と、乗算回路と加減算回路を含む演算回路とを設け、 該演算回路は、該専用レジスタ部分から受信信号
ｘn-N，該記憶部分から最後尾のタップ係数 を読み出し、該読み出した受信信号及びタップ係数を用
いて最後尾タップ係数の更新演算を行って１サンプル時
刻だけ新しいタップ係数 を求め、 更新タップ係数 と次のサンプル時刻の受信信号ｘn-(N-2)を該記憶部分
に書き込むと同時に、該専用レジスタ部分の内容をｘ
n-(N-1)に更新し、更新タップ係数 と受信信号ｘn-(N-1)とを乗算して累積演算を開始する
と共に、Ｎワードの記憶部分のアドレスを１アドレス変
化し、再び、 (1) 該記憶回路から受信信号とタップ係数を読み出
し、(2) 読み出したタップ係数の更新及び更新タップ
係数と対応する受信信号を該記憶回路へ書き込み、(3)
更新したタップ係数と該記憶回路から読み出した更新
タップ係数に対応する受信信号との乗算累積を繰り返し
実行して、擬似エコーを生成し、エコーを含む信号から
擬似エコーを差し引くことによりエコーを消去する様に
した本発明のエコーキャンセラにより解決される。
ル時刻だけ古い時刻（ｎ−１）におけるｉ番目のタップ
係数 と時刻ｎよりｉサンプル時刻だけ古い受信信号ｘn-iを
１ワードとして、Ｎタップ分の受信信号とタップ係数を
記憶するＮワードの記憶部分と、該Ｎタップの中の最古
の受信データより１サンプル時刻だけ古い受信信号ｘ
n-Nを記憶する専用レジスタ部分とを有する記憶回路
と、乗算回路と加減算回路を含む演算回路とを設け、 該演算回路は、該専用レジスタ部分から受信信号
ｘn-N，該記憶部分から最後尾のタップ係数 を読み出し、該読み出した受信信号及びタップ係数を用
いて最後尾タップ係数の更新演算を行って１サンプル時
刻だけ新しいタップ係数 を求め、 更新タップ係数 と次のサンプル時刻の受信信号ｘn-(N-2)を該記憶部分
に書き込むと同時に、該専用レジスタ部分の内容をｘ
n-(N-1)に更新し、更新タップ係数 と受信信号ｘn-(N-1)とを乗算して累積演算を開始する
と共に、Ｎワードの記憶部分のアドレスを１アドレス変
化し、再び、 (1) 該記憶回路から受信信号とタップ係数を読み出
し、(2) 読み出したタップ係数の更新及び更新タップ
係数と対応する受信信号を該記憶回路へ書き込み、(3)
更新したタップ係数と該記憶回路から読み出した更新
タップ係数に対応する受信信号との乗算累積を繰り返し
実行して、擬似エコーを生成し、エコーを含む信号から
擬似エコーを差し引くことによりエコーを消去する様に
した本発明のエコーキャンセラにより解決される。
本発明は下記の式により演算を行う様にした。
ここで、(1)′は上記の(1)式のｎをｎ−１に置換したも
のである。
のである。
この為、記憶回路20の受信信号記憶部分と係数記憶部分
とから古い信号ｘn-Nとそれに対応した係数 とを読出し、演算回路21の中の乗算回路でＫn-1・ｘn-N
を求めた後，加減算回路で更に を加算して(1)′式の演算をして更新した を乗算回路と係数記憶部分に供給する。
とから古い信号ｘn-Nとそれに対応した係数 とを読出し、演算回路21の中の乗算回路でＫn-1・ｘn-N
を求めた後，加減算回路で更に を加算して(1)′式の演算をして更新した を乗算回路と係数記憶部分に供給する。
次に、乗算回路は形成された を用いて、(2)′式の演算をｘn-N+1について行った後に
再び(1)′式の係数変更演算を行う。
再び(1)′式の係数変更演算を行う。
即ち、演算回路でたたみ込み演算と係数更新演算とを交
互に繰り返して を得た後、更に(3)′式を演算してエコー信号ｙｎを消
去する様にした。
互に繰り返して を得た後、更に(3)′式を演算してエコー信号ｙｎを消
去する様にした。
又、Ｋｎは(3)′式の実行後に算出する。
この様な演算方法により受信信号と係数の読出し，転送
を一回ですませることができるので、演算回路の使用効
率が向上すると共に、記憶回路の動作速度を従来の1/2
にした。
を一回ですませることができるので、演算回路の使用効
率が向上すると共に、記憶回路の動作速度を従来の1/2
にした。
第２図は本発明の実施例のブロック図，第３図は第２図
の動作説明図で、第３図中の左側の記号は第２図中の同
じ記号の部分の動作を示す。又、全図を通じて同一記号
は同一対象物を示し、条件は従来例と同一とする。
の動作説明図で、第３図中の左側の記号は第２図中の同
じ記号の部分の動作を示す。又、全図を通じて同一記号
は同一対象物を示し、条件は従来例と同一とする。
尚、受信信号記憶部分201,係数記憶部分202,レジスタ20
3,205 及びセレクタ204,206 は記憶回路20の、乗算回路
13，加減算回路14，アキュムレータ15,18,出力レジスタ
16，Ｋ算出回路17は演算回路21の構成部分である。
3,205 及びセレクタ204,206 は記憶回路20の、乗算回路
13，加減算回路14，アキュムレータ15,18,出力レジスタ
16，Ｋ算出回路17は演算回路21の構成部分である。
以下，Ｎ＝512 として第３図を参照しながら第２図の動
作を説明する。
作を説明する。
先ず、本発明は上記で説明した様に係数更新演算として を、たたみ込み演算として を演算することにより を求める。
このため、ｉ＝511 の時のｈ511に対応する受信信号は
ｘn-512となるが，第２図の受信信号記憶部分201 と係
数記憶部分202 に示す様に とこれに対応してｘn-511が１ワードとして書込まれて
いるので、レジスタ203 を設けてｘn-512を書込むと共
に、これを使用する時と受信信号記憶部分201 の信号を
使用する時があるので、外部の制御回路（図示せず）の
制御で駆動されたセレクタ204 でセレクトする様にし
た。
ｘn-512となるが，第２図の受信信号記憶部分201 と係
数記憶部分202 に示す様に とこれに対応してｘn-511が１ワードとして書込まれて
いるので、レジスタ203 を設けてｘn-512を書込むと共
に、これを使用する時と受信信号記憶部分201 の信号を
使用する時があるので、外部の制御回路（図示せず）の
制御で駆動されたセレクタ204 でセレクトする様にし
た。
又、第３図- ，に示す様に とｘn-512とは同時に乗算回路13に入力しなければなら
ないので、後者をレジスタ205 で遅延させている。
ないので、後者をレジスタ205 で遅延させている。
さて、レジスタ203 と係数記憶部分202 から読出された
ｘn-512と のうち前者とＫn-1とを乗算回路13で乗算し、これと とを加減算回路14で加算して を求め，この中にあるエレクタ（図示せず）によりアキ
ュムレータ18に格納し、係数記憶部分202 の を に更新すると共に、乗算回路13に加える（第３図- 〜
，及び書込みアドレス，書込みクロック参照）。
ｘn-512と のうち前者とＫn-1とを乗算回路13で乗算し、これと とを加減算回路14で加算して を求め，この中にあるエレクタ（図示せず）によりアキ
ュムレータ18に格納し、係数記憶部分202 の を に更新すると共に、乗算回路13に加える（第３図- 〜
，及び書込みアドレス，書込みクロック参照）。
そして、更新された と受信信号記憶部分201 から読出された信号ｘn-511と
を乗算回路13で乗算した を加減算回路14で加算し，アキュムレータ15に格納し，
加減算回路14に加える（第３図- ，，，，参
照）。
を乗算回路13で乗算した を加減算回路14で加算し，アキュムレータ15に格納し，
加減算回路14に加える（第３図- ，，，，参
照）。
次に、Ｋn-1・ｘ511の乗算を乗算回路13で求め、これと とを加減算回路14で加算して を求め、アキュムレータ18に格納し、係数記憶部分202
の を に更新すると共に、乗算回路13に加える。そして、 と読出された信号ｘn-510とを乗算回路13で乗算した を加減算回路14で加算してアキュムレータ15に格納して
前の値と累積されて が演算される。
の を に更新すると共に、乗算回路13に加える。そして、 と読出された信号ｘn-510とを乗算回路13で乗算した を加減算回路14で加算してアキュムレータ15に格納して
前の値と累積されて が演算される。
これを繰り返すこと が算出された時に係数の更新も同時に終了している。そ
こで、 と端子SIN に加えられたエコー信号ｙｎと減算して残留
エコー信号ｅｎを求め、その後Ｋｎを算出して上記の演
算を繰り返す。
こで、 と端子SIN に加えられたエコー信号ｙｎと減算して残留
エコー信号ｅｎを求め、その後Ｋｎを算出して上記の演
算を繰り返す。
この様な演算を行うことにより演算回路を効率よく使用
することができると共に、記憶回路は高速動作を必要と
しない。
することができると共に、記憶回路は高速動作を必要と
しない。
以上詳細に説明した様に本発明は記憶回路からの１回の
信号の読出しでたたみ込み演算と係数更新演算が行われ
るので、演算回路を効率よく連続的に使用することがで
きると共に、記憶回路は高速動作を必要としないと云う
効果がある。
信号の読出しでたたみ込み演算と係数更新演算が行われ
るので、演算回路を効率よく連続的に使用することがで
きると共に、記憶回路は高速動作を必要としないと云う
効果がある。
第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、 第３図は第２図の動作説明図、 第４図はエコーキャンセラを使用する回線構成例、 第５図はエコーキャンセラのブロック図、 第６図はたたみ込み演算部の動作説明図、 第７図は従来例のブロック図、 第８図は第７図の動作説明図を示す。 図において 13は乗算回路、 14は加減算回路、 15，18はアキュムレータ、 16は出力レジスタ、 17はＫ算出回路、 20は記憶回路、 21は演算回路、 203，205はレジスタ、 204，206はセレクタを示す。
Claims (1)
- 【請求項１】受信信号（タップデータ）とタップ係数を
用いた適応フイルタ演算により擬似エコーを発生し、エ
コーを含む信号から該擬似エコーを差し引いてエコーを
消去するエコーキャンセラにおいて、 時刻ｎより１サンプル時刻だけ古い時刻（ｎ−１）にお
けるｉ番目のタップ係数 （ｉ＝０，１，・・Ｎ−１であるが、Ｎは正の整数）と
時間ｎよりｉサンプル時刻だけ古い受信信号ｘn-iを１
ワードとして、Ｎタップ分の受信信号とタップ係数を記
憶するＮワードの記憶部分と、 該Ｎタップの中の最古の受信データより１サンプル時刻
だけ古い受信信号ｘn-Nを記憶する専用レジスタ部分と
を有する記憶回路と、乗算回路と加減算回路を含む演算
回路とを設け、 該演算回路は、該専用レジスタ部分から受信信号
ｘn-N、該記憶部分から最後尾のタップ係数 を読み出し、該読み出した受信信号及びタップ係数を用
いて最後尾タップ係数の更新演算を行って１サンプル時
刻だけ新しいタップ係数 を求め、 更新タップ係数 と次のサンプル時刻の受信信号ｘn-(N-2)を該記憶部分
に書き込むと同時に、該専用レジスタ部分の内容をｘ
n-(N-1)に更新し、更新タップ係数 と受信信号ｘn-(N-1)とを乗算して累積演算を開始する
と共に、Ｎワードの記憶部分のアドレスを１アドレス変
化し、再び、 (1) 該記憶回路から受信信号とタップ係数を読み出
し、 (2) 読み出したタップ係数の更新及び更新タップ係数
と対応する受信信号を該記憶回路へ書き込み、 (3) 更新したタップ係数と該記憶回路から読み出した
更新タップ係数に対応する受信信号との乗算累積を繰り
返し実行して、 擬似エコーを生成し、エコーを含む信号から擬似エコー
を差し引くことによりエコーを消去する様に構成したこ
とを特徴とするエコーキャンセラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23588786A JPH0640618B2 (ja) | 1986-10-03 | 1986-10-03 | エコ−キヤンセラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23588786A JPH0640618B2 (ja) | 1986-10-03 | 1986-10-03 | エコ−キヤンセラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6390226A JPS6390226A (ja) | 1988-04-21 |
| JPH0640618B2 true JPH0640618B2 (ja) | 1994-05-25 |
Family
ID=16992714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23588786A Expired - Fee Related JPH0640618B2 (ja) | 1986-10-03 | 1986-10-03 | エコ−キヤンセラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0640618B2 (ja) |
-
1986
- 1986-10-03 JP JP23588786A patent/JPH0640618B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6390226A (ja) | 1988-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2020804C (en) | Adaptive echo canceller | |
| JPS61263331A (ja) | 非線形フイルタの適応方法および非線形適応フイルタならびにエコーキヤンセラ | |
| JP3135902B2 (ja) | 自動等化器及び半導体集積回路 | |
| JP2002152014A (ja) | 正規最小平均二乗アルゴリズムに基づいた係数適応用ハードウエアアクセリレータ | |
| JPH0514936B2 (ja) | ||
| US4063082A (en) | Device generating a digital filter and a discrete convolution function therefor | |
| JPH0640618B2 (ja) | エコ−キヤンセラ | |
| US4020333A (en) | Digital filter for filtering complex signals | |
| JP2856064B2 (ja) | ディジタルフィルタ | |
| EP0661648B1 (en) | Digital signal processing circuit | |
| JP2733403B2 (ja) | デシメーション用ディジタルフィルタ | |
| KR100248266B1 (ko) | 유한충격응답적응디지탈필터의 탭계수갱신장치 | |
| JPH06181424A (ja) | ディジタルフィルタシステム | |
| JPH0669759A (ja) | 適応信号処理装置 | |
| JP2864598B2 (ja) | ディジタル演算回路 | |
| JP2005149517A (ja) | 積和演算器 | |
| JP2960594B2 (ja) | ディジタル信号プロセッサ | |
| JPS59198020A (ja) | デイジタル信号処理装置 | |
| JPH06216715A (ja) | ディジタルフィルタ | |
| JPH03117206A (ja) | 適応フィルタ | |
| JP2005353094A (ja) | 積和演算器 | |
| SU1631554A1 (ru) | Устройство дл вычислени преобразовани Фурье-Галуа | |
| JPS58159018A (ja) | アダプテイプフイルタ | |
| JP2005149518A (ja) | 積和演算器 | |
| JP2968718B2 (ja) | 演算装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |