JPH03117206A - 適応フィルタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、ｌ５ＤＮ加入者線伝送システム、遠隔会議の
音響エコー防止、衛星回線のエコー感防止等で広く用い
られるエコーキャンセラやイコライザ等の・主要部であ
る適応フィルタに関する。

（従来の技術） 通常、適応フィルタは、エコーキャンセラやイコライザ
等の主要部に用いられる。

エコー牛ヤンセラにおける適応フィルタ２０１は、第３
図に示すように、未知系２０２のＨ（ω）（但しωは角
周波数）なる特性を推定して、その近似特性Ｒ（ω）を
得るものである。ここで適応フィルタ２０１により得ら
れた近似特性Ｒ（ω）の精度が高く、はぼＨ（ω）−Ｈ
（ω）の場合は、適応フィルタ２０１の出力？（ω）と
未知系２０２の出力Ｙ（ω）とはほぼ等しくなり、減算
器２０３の出力である誤差信号Ｅ（ω）の電力は非常に
小さくなる。したがって、未知系２０２の出力Ｙ（ω）
がエコーの場合は、適応フィルタ２０１を用いてエコー
の消去が可能になる。

一方、イコライザにおける適応フィルタ３０１は、上述
のエコーキャンセラと同様に、Ｈ−’（ω）なる特性を
有する未知系３０２の逆特性Ｒ（ω）を推定し、未知系
３０２で歪を受けた受信信号Ｙ（ω）から未知系の入力
信号である送信信号Ｘ（ω）を再生する。

ところで、上述した適応フィルタは時間領域で実現され
ることが多く、最急降下法や学習同定法といった逐次処
理で推定動作を行うのが一般的である。

この場合、例えば最急降下法では、適応フィルタは、以
下のように積和演算、修正係数生成演算、タップ係数修
正演算により実現できる。

１）積和演算 ｙ　　（ｋ）−Ｈ”　　（ｋ）Ｘ”　　（ｋ）２）修正
係数生成演算 Δ（ｋ）−α（ｙ　（ｋ）　−ｙ　（ｋ）　）　Ｘ（ｋ
）３）タップ係数修正演算 Ｈ（ｋ＋１）−Ｈ（ｋ）＋Δ（ｋ） ここで、Ｈ”　　（ｋ）　、Ｘ”　　（ｋ）は、それぞ
れ適応フィルタの特性Ｈ（ω）、適応フィルタ入力信号
の特性Ｘ（ω）の時刻にサンプルにおける時間領域の系
列で、 Ｈ”　（ｋ）　＝　（ｈ　＋　（ｋ）、ｈ　２　（ｋ）
、　　、ｈ　Ｎ　（ｋ））Ｘ　”　（ｋ）　＝　（ｘ　
（ｋ−Ｎ＋１）、　　　、　ｘ　（ｋ−Ｎ＋１））であ
る。また、αは推定精度を決定する係数、ｙ　（ｋ）は
適応フィルタの参照信号である。

これらの演算は、例えば第５図に示すように、適応トラ
ンスバーサルフィルタで実現することができる。

この図において、４０１は適応フィルタの特性Ｈ”　　
（ｋ）を記憶する係数メモリ、４０２は適応フィルタの
入力信号系列Ｘ”　　（ｋ）を記憶するデータメモリで
ある。

この適応フィルタにおける積和演算は、第１および第２
のスイッチ４０３．４０４をそれぞれＲ側に、第３のス
イッチ４０５をＣｖ側に接続した上で、上記各メモリ４
０１．４０２のデータをそれぞれ読出し、これらのデー
タから第１の乗算器４０６およびアキュムレータ４０７
を用いて下式の演算を行うことによりなされる。

９　（ｋ）−Σ　　ｈ　Ｉ（ｋ　）　　ｘ　（ｋ−１＋
１）１拳■ また修正係数生成演算は、外部の減算器で生成した残差
信号ｅ　（ｋ）に第２の乗算器４０８で定数αを掛は合
せた後、これをＣＲ側に接続された第３のスイッチ４０
５を介して第１の・乗算器４０６に入力し、さらにこの
第１の乗算器４０６に、Ｒ側に接続された第２のスイッ
チ４０４を介してデータメモリ４０２のデータを入力し
て、下式の演算を行うことによりなされる。

ｄ　ｈ　＋　　（ｋ　）　−ａ　ｅ　（ｋ　）　ｘ　（
ｋ−１＋１）（但し１ｍ１−Ｎ） タップ係数修正演算は、Ｒ側に接続された第１のスイッ
チ４０３を介して係数メモリ４０１から読出されたｉ番
目のタップ係数ｂ＋　　（ｋ）と、上述の修正係数生成
演算により得られた修正係数ｄｈｉ　　（ｋ）とを加算
器４０９で加算して行われる。

ｈ＋　（ｋ＋１）−ｈ＋　　（ｋ）＋ｄｈｔ　　（ｋ）
（但し１ｍ１−Ｎ） ところで、一般的な時間領域の適応フィルタは、各サン
プル毎に上述の演算を実行することにより実現できるが
、例えば１２５μＳｅＣの限られた時間内にＮ　−４０
００にものぼる非常に次数の高い適応ＦＩＲフィルタを
実現したり、１２．５μｓｅｃといった非常に短いサン
プリング間隔のもとで３２タップ程度の適応ＦＩＲフィ
ルタを実現しようとする場合、上記各演算に要する時間
が大きな障害となる。

そこで、通常、メモリアクセス、乗算、累積加算（アキ
ュムレータ）等の主要演算を、異なるハードウェアで同
一時間に次々に実行するパイプライン処理が用いられて
いる。

しかしながら、メモリアクセスの一部には本質的にパイ
プライン処理化できない部分があることから、これが全
体の処理効率を大きく損う結果となっていた。

第６図は係数メモリとデータメモリに対するアクセスの
様子を示している。

同図に示すように、積和演算は、係数メモリからの係数
およびデータメモリからのデータの読出しが１メモリサ
イクル内に行われ、パイプライン処理を適用して同時に
１メモリサイクル内で積和演算を行えば１メモリサイク
ルで１タツプの積和演算を行うことができる。

一方、タップ係数修正演算は、係数メモリから読出した
タップ係数に修正を加えた後、再び元の係数メモリに収
容する必要があるため、パイプライン処理が適用できず
、係数メモリへのアクセスが１タツプあたり　２回、す
なわち　２メモリサイクル分必要になる。したがって、
タップ係数の修正に積和演算の約２倍の処理時間が必要
となる。

（発明が解決しようとする課題） このように従来からの適応フィルタでは、タップ係数修
正演算の時間が、積和演算に費す時間の約２倍必要にな
り、このことがシステム実現上の大きな障害となってい
た。

本発明はこのような課題を解決するためのもので、タッ
プ係数修正演算のパイプライン処理化を図って、このタ
ップ係数修正演算を積和演算並の処理時間で実現するこ
とのできる適応フィルタの提供を目的としている。

［発明の構成］ （課題を解決するための手段） 本発明の適応フィルタは上記した目的を達成するだに、
未知系の入力信号と該未知系の出力信号から逐次処理に
よって未知系の特性を推定する適応フィルタであって、
未知系の入力信号を記憶する第１の記憶手段と、未知系
の特性の推定値である適応フィルタの係数を記憶する第
２の記憶手段と、適応フィルタの係数を補助的に記憶す
る第３の記憶手段と、第１および第２の記憶手段からそ
れぞれ読出したデータから積和演算を行う積和演算手段
と、この積和演算手段の実行時、第２の記憶手段から読
出された係数を第３の記憶手段に転送する転送手段と、
未知系出力信号と積和演算結果から、適応フィルタの係
数を逐次的に変更するだめの情報を生成する修正係数生
成手段と、生成された情報を用いて第３の記憶手段から
読出された係数を修正し、その修正結果を第２の記憶手
段に記憶する係数修正手段とを備えたものである。

（作　用） 本発明の適応フィルタでは、従来のタップ係数メモリ（
第２の記憶手段）に加え、補助的にタップ係数を記憶す
る第３の記憶手段を新たに用意し、積和演算の実行時、
第２の記憶手段から読出された係数を転送手段により第
３の記憶手段にパイプライン的に転送する。そして、タ
ップ係数修正処理では、第３の記憶手段より係数を読出
して、これに修正を加えた後、この修正係数を第２の記
憶手段に書込むようにしたので、これまで不可能であっ
たタップ係数の修正にパイプライン処理を適用すること
が可能となる。

この結果、従来、■タップあたり　２メモリサイクル要
していた第２の記憶手段に対するアクセスを１メモリサ
イクルにすることが可能になって、タップ係数修正処理
を積和演算並の処理時間で実現することができ、適応フ
ィルタの実現の容易性を増大化することができる。

（実施例） 以下、本発明の実施例を図面に基づいて説明する。

第１図は本発明に係る一実施例の適応フィルタの構成を
説明するためのブロック図である。

同図において、１０１は未知系の入力信号である適応フ
ィルタへの入力信号系列を記憶するデータメモリ、１０
２は未知系の特性の推定値である適応フィル、夕のタッ
プ係数を記憶する係数メモリ、１０３は適応フィルタの
係数を補助的に記憶する補助係数メモリである。また、
１０４．１０５はデータメモリ１０１から第１のスイッ
チ１０６を介して読出された未知系入力信号および係数
メモリ１０２から第２、第３のスイッチ１０７．１０８
を介して読出された係数から所定の積和演算を行う積和
演算回路を構成する第１の乗算器およびアキュムレータ
である。さらに１０９は積和演算回路における積和演算
の実行に伴って係数メモリ１０２から補助係数メモリ１
０３にパイプライン処理で係数データを転送するための
遅延回路である。１１０は外部の減算器で生成した残差
信号（未知系出力信号）に推定精度を決定するための定
数αを掛は合せる第２の乗算器である。そしてこの第２
の乗算器１１０の出力は、第３のスイッチ１０８を介し
て上述の第１の乗算器１０４にて、データメモリ１０１
から読出された未知系入力信号と掛は合されて、その結
果得られた値が、適応フィルタの特性を逐次的に変化さ
せるための情報となる。したがって、この第１の乗算器
１０４および第２の乗算器１１０から修正係数生成回路
が構成されていることになる。さらに、１１１は補助係
数メモリ１０３から第４のスイッチ１１２を介して読出
された係数データに、上述の修正係数生成回路の出力を
加算する加算器である。この加算器１１１の加算結果は
、遅延回路１１３、第２のスイッチ１０７を介して係数
メモリ１０２にパイプライン的に転送され書込まれるよ
うになっている。これにより、係数メモリ１０２内の係
数データに修正を加えるための係数修正回路が構成され
ている。

次に以上のように構成された適応フィルタの動作につい
て説明する。

まず第１および第２のスイッチ１０６．１０７をそれぞ
れＲ側に、第３のスイッチ１０８をＣＶ側に接続して、
データメモリ１０１および係数メモリ１０２からそれぞ
れのデータを読出す。これらのデータは、第１の乗算器
１０４およびアキュムレータ１０５からなる積和演算回
路に入力され、ここで所定の積和演算が行われる。

ここで、第４のスイッチ１１２はＷ側に接続され、補助
係数メモリ１０３は書込みモードとなる。

これにより積和演算の実行に伴って、係数メモリ１０２
から読出された係数データは、遅延回路１０９を介して
パイプライン的に補助係数メモリ１０３へ転送され書込
まれる。

この後、修正係数生成回路において、外部の減算器で生
成した残差信号ｅ　（ｋ）に第２の乗゛算器１１０で定
数αを掛は合せた後、これを第３のスイッチ１０８を介
して第１の乗算器１０４に入力し、さらにこの第１の乗
算器１０４に、データメモリ１０１から読出されたデー
タを入力することにより、修正係数が生成される。

次に、第４のスイッチ１１２をＲ側に接続して、係数メ
モリ１０３を読出しモードとし、修正係数生成回路にお
いて生成された修正係数と、補助係数メモリ１０３から
読出した係数データとを加算器１１１で加算して係数デ
ータの修正演算を行う。

そしてこの修正の結果得られた係数データを遅延回路１
１３を通じてパイプライン的に係数メモリ１０２に転送
して書込む。

かくして、この実施例では、第２図に示すように、従来
、係数データの修正処理において、■タップ当り　２メ
モリサイクルを必要としていたが、当該タップ係数修正
処理の完全なパイプライン化により、実質的に　１メモ
リサイクルで済ますことが可能となり、これにより適応
フィルタの実現の容易性を増大することができる。

［発明の効果］ 以上説明したように本発明の適応フィルタによれば、タ
ップ係数修正演算のパイプライン処理化を図って、この
タップ係数修正演算を積和演算並の処理時間で実現する
ことが可能となり、これにより適応フィルタの実現の容
易性を増大化することができる。

【図面の簡単な説明】

第１図は本発明に係る一実施例の適応フィルタの構成を
説明するためのブロック図、第２図は第１図の適応フィ
ルタの効果を示す図、第３図および第４図は従来からの
適応フィルタの採用例を示すブロック図、第５図は適応
トランスバーサルフィルタの構成を示すブロック図、第
６図は第５図の適応フィルタにおけるメモリアクセスの
様子を示す図である。 １０１・・・データメモリ、１０２・・・係数メモリ、
１０３・・・補助係数メモリ、１０４・・・第１の乗算
器、１０５・・・アキュムレータ、１０６．１０７．１
０８．１１２・・・スイッチ、１０９．１１３・・・遅
延回路、１１０・・・第２の乗算器、１１１・・・加算
器。

Claims (1)

1. 【特許請求の範囲】 未知系の入力信号と該未知系の出力信号から逐次処理に
   よって前記未知系の特性を推定する適応フィルタであっ
   て、 前記未知系の入力信号を記憶する第１の記憶手段と、 前記未知系の特性の推定値である適応フィルタの係数を
   記憶する第２の記憶手段と、 前記適応フィルタの係数を補助的に記憶する第３の記憶
   手段と、 前記第１および第２の記憶手段からそれぞれ読出したデ
   ータから積和演算を行う積和演算手段と、この積和演算
   手段の実行時、前記第２の記憶手段から読出された係数
   を前記第３の記憶手段に転送する転送手段と、 前記未知系出力信号と前記積和演算結果から、前記適応
   フィルタの係数を逐次的に変更するための情報を生成す
   る修正係数生成手段と、 生成された情報を用いて前記第３の記憶手段から読出さ
   れた係数を修正し、その修正結果を前記第２の記憶手段
   に記憶する係数修正手段とを備えたことを特徴とする適
   応フィルタ。