JPH064105A - 誘導性負荷の駆動回路 - Google Patents

Abstract

(57)【要約】 【目的】 構成が簡単であり、電流目標値に対し正確か
つ高速に応答する誘導性負荷の駆動回路を提供する。 【構成】 ソレノイド１の一端をＮＰＮトランジスタ２
を介して接地すると共にダイオード３を逆方向に介して
電源に接続し、かつ、ソレノイド１の他端をＰＮＰトラ
ンジスタ１３を介して電源に接続すると共にダイオード
１４を逆方向に介して接地した。また、ソレノイド１に
流れる電流値を目標値と比較する比較器２０と、一定周
期毎にセットされ、比較器２０によってソレノイド１に
流れる電流値の目標値との一致が検出された場合にリセ
ットされるフリップフロップ２１とを設け、このフリッ
プフロップ２１の出力信号により、ＮＰＮトランジスタ
２およびＰＮＰトランジスタ１３のＯＮ／ＯＦＦ状態を
切り換えるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は誘導性負荷の駆動回路
に係り、特に自動ピアノのハンマ駆動用ソレノイド等の
駆動に用いて好適な駆動回路に関する。

【０００２】

【従来の技術】図６はこの種の駆動回路にあって、電圧
制御型駆動回路と呼ばれるものの構成を示す回路図であ
る。図６において、１は誘導性負荷としてのソレノイド
である。このソレノイド１の一端はＮＰＮトランジスタ
２のコレクタに接続されており、他端は電源電圧Ｖが印
加される。また、ソレノイド１にはダイオード３が並列
接続されている。このダイオード３は、ＮＰＮトランジ
スタ２がＯＮ状態からＯＦＦ状態に切り換えられた場合
にそれまでにソレノイド２に流れていた電流をキックバ
ック電流としてループさせるために設けられたものであ
る。ＮＰＮトランジスタ２は、エミッタが接地されてお
り、ベースには抵抗４を介し駆動信号ＰＷＭが入力され
る。この駆動信号ＰＷＭは、図示しないパルス幅変調回
路により、ソレノイド１に流すべき電流の目標値に応じ
たデューティ比にパルス幅変調されている。

【０００３】かかる構成によれば、駆動信号ＰＷＭのデ
ューティ比に応じた平均電流がソレノイド１に流れ、こ
れに伴ってソレノイド１により発生される磁界により被
駆動体（図示略）が駆動される。

【０００４】図７は従来の駆動回路にあって、電流帰還
型駆動回路と呼ばれているものの構成を示す回路図であ
る。この電流帰還型駆動回路において、ＮＰＮトランジ
スタ２のエミッタおよび接地間にはソレノイド１を流れ
る電流を検出するための検出抵抗５が介挿されている。
この検出抵抗５とＮＰＮトランジスタ２のエミッタとの
接続点は、帰還抵抗６および容量７を直列に介して接地
されている。そして、これらの帰還抵抗６および容量７
の接続点の電圧が比較器８の非反転入力端に帰還され
る。ここで、比較器８の非反転入力端は抵抗１０を介し
て接地されている。一方、比較器８の反転入力端には、
ソレノイド１に流すべき電流の目標値に応じた通電量指
定信号Ｍが抵抗９を介して入力される。また、比較器８
の出力端と反転入力端との間には帰還抵抗１１が介挿さ
れている。比較器１２の非反転入力端には、図示しない
三角波発生回路が出力する三角波信号Ａが入力される。
また、比較器１２の反転入力端には、比較器８の出力信
号が、三角波信号Ａのレベルを判定するためのしきい値
として入力される。比較器１２の出力信号は、抵抗４を
介しＮＰＮトランジスタ２のベースに供給される。

【０００５】かかる構成によれば、比較器１２は、パル
ス幅変調回路として機能し、比較器８の出力信号レベル
に応じたデューティ比を有する駆動信号（パルス幅変調
信号）を出力する。この駆動信号が抵抗４を介しＮＰＮ
トランジスタ２のベースに供給される。この結果、ソレ
ノイド１に電流が流れ、この電流に応じた電圧が検出抵
抗５の両端に発生する。この検出抵抗５の両端電圧を平
滑した電圧が比較器８の非反転入力端に帰還される。こ
こで、比較器８の非反転入力端に帰還される電圧が、反
転入力端に入力される通電量指定信号Ｍのレベルよりも
高い場合は、比較器８の出力信号のレベルが上昇する。
この結果、比較器１２によって出力される駆動信号のデ
ューティ比が小さくなり、ソレノイド１に流れる電流が
減少する。逆に比較器８の非反転入力端への帰還電圧が
通電量指定信号Ｍのレベルよりも低い場合には、比較器
８の出力信号のレベルが下降し、比較器１２によって出
力される駆動信号のデューティ比が大きくなる。この結
果、ソレノイド１に流れる電流が増加する。このような
負帰還制御が行われる結果、通電量指定信号Ｍに対応し
た電流がソレノイド１に流される。

【０００６】図８は従来のフルブリッジ回路を用いた電
流帰還型駆動回路の構成を示す回路図である。上述の図
７に示す電流帰還型駆動回路においては、ソレノイド１
の一端はＮＰＮトランジスタ２のコレクタに接続され、
かつ、他端は電源電圧Ｖが直接印加されるようになって
いた。しかし、この図８に示す駆動回路において、ソレ
ノイド１の他端はＰＮＰトランジスタ１３のコレクタに
接続されている。このＰＮＰトランジスタ１３は、エミ
ッタに電源電圧Ｖが印加され、コレクタがダイオード１
４を逆方向に介して接地されている。さらに電源および
接地間には、抵抗１５および１６と、ＮＰＮトランジス
タ１７が直列に介挿されており、抵抗１５および１６の
接続点の電圧がＰＮＰトタンジスタ１３のベースに印加
される。また、ＮＰＮトランジスタ１７のベースには、
比較器１２が出力するパルス幅変調された駆動信号が抵
抗１８を介して印加される。他の構成については、上述
の図７に示す電流帰還型駆動回路と同様であるので説明
を省略する。

【０００７】かかる構成によれば、比較器１２が出力す
る駆動信号のレベルがハイレベルの期間は、ＮＰＮトラ
ンジスタ２，１７およびＰＮＰトランジスタ１３が共に
ＯＮ状態となる。従って、この期間、ソレノイド１の一
端はＮＰＮトランジスタ２を介して接地され、他端はＰ
ＮＰトランジスタ１３を介して電源に接続される。この
結果、電源→ＰＮＰトランジスタ１３→ソレノイド１→
ＮＰＮトランジスタ２→検出抵抗５→接地という経路を
電流が流れる。そして、比較器１２が出力する駆動信号
のレベルがローレベルになった場合は、ＮＰＮトランジ
スタ１７、ＰＮＰトランジスタ１３、ＮＰＮトランジス
タ２がすべてＯＦＦ状態となり、それまでにソレノイド
１に流れていた電流は、電源および接地間に形成された
ダイオード１４→ソレノイド１→ダイオード３という経
路を介して電源へと戻される。

【０００８】

【発明が解決しようとする課題】ところで、上述した電
圧制御型駆動回路は、駆動信号に対する応答が遅いとい
う問題があった。一方、図７および図８に示す電流帰還
型駆動回路によれば、上述した負帰還制御が行われるの
で、ソレノイド１に流れる電流を速やかに目標値に至ら
せることができる。しかし、電流帰還型駆動回路の場
合、ＮＰＮトランジスタ２がＯＦＦ状態となった場合の
応答性が良くないという問題があった。すなわち、電流
帰還型駆動回路において、ＮＰＮトランジスタ２がＯＦ
Ｆ状態となると、図９（ａ）に示すようにソレノイド１
の両端がダイオード３（図９では図示略）によって短絡
されることによりループ回路が形成される。そして、そ
れまでソレノイド１に流れていた電流はこのループ回路
内を循環しつつ（以下、この電流をループ電流をい
う）、徐々に減衰する。この場合、ループ回路を循環す
る電流の減衰速度は、ソレノイド１のインダクタンスＬ
と内部抵抗Ｒ_Lとの積である時定数によって決定され
る。図７に示す電流帰還型駆動回路の場合、この減衰速
度が遅く、高い応答性の要求に対し十分に応えていなか
った。この問題は電圧制御型駆動回路においても同様に
当てはまる問題である。

【０００９】図８に示す駆動回路によれば、ＮＰＮトラ
ンジスタ２がＯＦＦ状態となった場合に、ソレノイド１
にはそれ以前に印加されていた電圧と逆極性の電圧が印
加されるため、ソレノイイド１に流れる電流を急激に０
にすることができる。しかしながら、この駆動回路は、
図８に示すように部品点数が多く構成が複雑であるとい
う欠点を有する。また、図７および図８に示す電流帰還
型駆動回路は共に、検出抵抗５の両端の電圧を帰還する
ことにより、ソレノイド１に流れる電流の平均値を目標
値に一致させようとするものである。しかしながら、こ
の検出抵抗５には、ＮＰＮトランジスタ２がＯＦＦ状態
のときにソレノイド１を流れるループ電流が流れない。
このように、図７および図８に示す電流帰還型駆動回路
の場合には、ソレノイド１を流れる全電流のうちループ
電流を差引いたものしか帰還されないため、正確な電流
帰還制御が行われないという問題があった。図１１にス
タンキ氏駆動回路および電流帰還型駆動回路における電
流目標値と実際にソレノイド１に流れる平均電流との関
係を示す。同図は、電流目標値の最大値およびソレノイ
ド１に流れる電流の最大値を各々１００％とし、両者の
関係を示したものである。この図に示すように、ソレノ
イド１に流れる電流は、電流目標値に正比例せず、目標
値の１／２乗に比例したものとなる。さらに図７および
図８に示す電流帰還型駆動回路は共に、三角波発生回路
を必要とするという問題があった。

【００１０】この発明は上述した事情に鑑みてなされた
ものであり、構成が簡単であり、電流目標値に対し正確
かつ高速に応答する誘導性負荷の駆動回路を提供するこ
とを目的とする。

【００１１】

【課題を解決するための手段】この発明は、誘導性負荷
を流れる電流を検出する電流検出手段と、前記誘導性負
荷の一端および接地線間に介挿された第１のスイッチ手
段と、前記誘導性負荷の他端および電源間に介挿された
第２のスイッチ手段と、前記誘導性負荷の一端から前記
電源に向う電流を通過させる第１のダイオードと、前記
接地線から前記誘導性負荷の他端へと向う電流を通過さ
せる第２のダイオードと、前記所定周期間隔で前記第１
および第２のスイッチ手段をＯＮ状態とし、前記電流値
が目標値と一致した場合に前記第１および第２のスイッ
チ手段をＯＦＦ状態とする制御手段と、を具備すること
を特徴としている。

【００１２】

【作用】上記構成によれば、所定周期毎に、第１および
第２のスイッチ手段がＯＮ状態とされ、電源→第２のス
イッチ手段→誘導性負荷→第１のスイッチ手段→接地と
いう経路を電流が流れる。この電流が目標値と一致する
と、第１および第２のスイッチ手段が遮断状態となる。
この結果、接地→第２のダイオード→誘導性負荷→第１
のダイオード→電源という経路を電流が流れる。この電
流は、電源から接地へ向う方向と逆方向に流れるもので
あるので、急速に減衰し、電流値が０となる。

【００１３】

【実施例】以下、図面を参照し、本発明の一実施例を説
明する。図１はこの発明の一実施例による誘導性負荷の
駆動回路の構成を示す回路図である。この駆動回路は、
図８に示す構成に対し、比較器２０およびＳＲフリップ
フロップ２１を追加すると共に、比較器８、１２、抵抗
６，８〜１１および容量７を削除したものである。他の
構成は上述した図８に示す駆動回路と同様である。ただ
し、この駆動回路は、図７および図８に示す電流帰還型
駆動回路とは異なり三角波発生回路を必要としない。比
較器２０は、通電量指定信号Ｍが反転入力端に入力さ
れ、検出抵抗５の非接地側端部の電圧が非反転入力端に
入力される。ＳＲフリップフロップ２１は所定周期毎に
発生される駆動パルスＰによってセットされ、比較器２
０の出力信号が立ち上がることによってリセットされ
る。ＳＲフリップフロップ２１のＱ出力信号は抵抗４お
よび１８を各々介し、ＮＰＮトランジスタ２および１７
の各ベースに入力される。

【００１４】このような構成によれば、ＳＲフリップフ
ロップが駆動パルスＰによってセットされ、そのＱ出力
信号が立ち上がると、ＮＰＮトランジスタ１７、ＰＮＰ
トランジスタ１３およびＮＰＮトランジスタ２がすべて
ＯＮ状態となり、既述した図８に示す駆動回路の場合と
同様、電源→ＰＮＰトランジスタ１３→ソレノイド１→
ＮＰＮトランジスタ２→検出抵抗５→接地という経路を
電流が流れる。この電流に比例した電圧が検出抵抗５か
ら検出され、比較器２０の非反転入力端に入力される。

【００１５】そして、検出抵抗５から検出される電圧が
目標値に一致すると、比較器２０の出力信号が立ち上が
り、ＳＲフリップフロップ２１がリセットされる。この
結果、ＮＰＮトランジスタ１７、ＰＮＰトランジスタ１
３およびＮＰＮトランジスタ２がすべてＯＦＦ状態とな
り、それまでにソレノイド１に流れていた電流は、ダイ
オード１４→ソレノイド１→ダイオード３という経路を
介して電源へと戻される。

【００１６】以下、この動作について、図２および図３
を参照し詳述する。まず、図３に示すように、ある時刻
ｔ＝０において、ＰＮＰトランジスタ１３およびＮＰＮ
トランジスタ２がＯＦＦ状態になったとすると、その瞬
間、図２（ａ）に示すように接地側から電源側へと向う
電流−Ｖ／Ｒ_L（ただし、Ｒ_Lはソレノイド１の内部抵
抗）がソレノイド１に流れる。

【００１７】そして、図３に太実線Ｃによって示すよう
に、ソレノイド１に流れる電流は時定数τ＝Ｌ／Ｒ_Lの
指数曲線に従って増加し、駆動回路の状態は、図２
（ｂ）に示す安定状態、すなわち、電源側から接地側へ
電流Ｖ／Ｒ_Lが流れる状態に向って徐々に移行する。

【００１８】しかし、ダイオード３および１４が介在し
ているため、ソレノイド１に流れる電流は正とならず、
電流が０となることを以て過渡状態が終了する。ここ
で、ＰＮＰトランジスタ１３およびＮＰＮトランジスタ
２がＯＦＦ状態になってからソレノイド１に流れる電流
が０となるまでの時間は約０．６９３τとなり、極めて
短時間でソレノイド１の電流が遮断される。

【００１９】図３における曲線Ｄは、上述の電圧制御型
駆動回路および電流帰還型駆動回路の場合におけるソレ
ノイド１に流れる電流の変化を比較のため図示したもの
である。この場合、ソレノイド１に流れる電流は、電流
値０に向って指数関数的に減少するので、無限時間経過
後においても完全に０とはならない。また、本実施例に
おいては、上述の通り、ＰＮＰトランジスタ１３および
ＮＰＮトランジスタ２の遮断時刻ｔ＝０から約０．６９
３τ秒経過後にソレノイド１の電流が遮断される。これ
に対し、電圧制御型駆動回路および電流帰還型駆動回路
においては、上記時刻ｔ＝０．６９３τよりも後の時刻
ｔ＝τにおいても、依然として電流０．３７Ｖ／ＲＬが
ソレノイド１に流れる。以上のように本実施例によれ
ば、ソレノイド１の電流を急速に遮断することができ
る。

【００２０】また、本実施によれば、ソレノイド１に流
れる電流値が目標値と一致することにより、ＰＮＰトラ
ンジスタ１３およびＮＰＮトランジスタ２の遮断が行わ
れるので、図４に示すように、ソレノイド１に対し目標
値と一致する最大値を有するパルス電流を流すことがで
きる。ここで、パルス電流の周期はＳＲフリップフロッ
プ２４に供給される駆動パルスＰの周期と一致してい
る。従って、本実施例によれば、図５に示すように、ソ
レノイド１に流すべき電流の目標値と実際にソレノイド
１に流れる電流値との関係を比例関係とすることができ
る。

【００２１】

【発明の効果】以上説明したように、この発明によれ
ば、誘導性負荷を流れる電流を検出する電流検出手段
と、前記誘導性負荷の一端および接地線間に介挿された
第１のスイッチ手段と、前記誘導性負荷の他端および電
源間に介挿された第２のスイッチ手段と、前記誘導性負
荷の一端から前記電源に向う電流を通過させる第１のダ
イオードと、前記接地線から前記誘導性負荷の他端へと
向う電流を通過させる第２のダイオードと、前記所定周
期間隔で前記第１および第２のスイッチ手段をＯＮ状態
とし、前記電流値が目標値と一致した場合に前記第１お
よび第２のスイッチ手段をＯＦＦ状態とする制御手段と
を設けたので、構成が簡単であり、電流目標値に対し正
確かつ高速に応答する誘導性負荷の駆動回路を実現する
ことができるという効果がある。

【図面の簡単な説明】

【図１】 この発明の一実施例による誘導性負荷の駆動
回路の構成を示す回路図である。

【図２】 同実施例においてソレノイド１の電流が遮断
される過程の等価回路を示す回路図である。

【図３】 同実施例においてソレノイド１の電流が遮断
される過程を示す波形図である。

【図４】 同実施例の動作を説明する波形図である。

【図５】 同実施例におけるソレノイド１に流すべき電
流の目標値と実際にソレノイド１に流れる電流値との関
係を示す図である。

【図６】 従来の電圧制御型駆動回路の構成を示す回路
図である。

【図７】 従来の電流帰還型駆動回路の構成を示す回路
図である。

【図８】 従来のフルブリッジ回路を用いた電流帰還型
駆動回路の構成を示す回路図である。

【図９】 従来の電圧制御型駆動回路においてソレノイ
ド１の電流が遮断される過程の等価回路を示す回路図で
ある。

【図１０】 従来の電流帰還型駆動回路の動作を説明す
る図である。

【図１１】 従来の電流帰還型駆動回路におけるソレノ
イド１に流すべき電流の目標値と実際にソレノイド１に
流れる電流値との関係を示す図である。

【符号の説明】

２０……比較器、２１……ＳＲフリップフロップ、１…
ソレノイド、２，１７……ＮＰＮトランジスタ、１３…
…ＰＮＰトランジスタ、３，１４……ダイオード。

Claims (1)

【特許請求の範囲】
1. 【請求項１】 誘導性負荷を流れる電流を検出する電
   流検出手段と、 前記誘導性負荷の一端および接地線間に介挿された第１
   のスイッチ手段と、 前記誘導性負荷の他端および電源間に介挿された第２の
   スイッチ手段と、 前記誘導性負荷の一端から前記電源に向う電流を通過さ
   せる第１のダイオードと、 前記接地線から前記誘導性負荷の他端へと向う電流を通
   過させる第２のダイオードと、 前記所定周期間隔で前記第１および第２のスイッチ手段
   をＯＮ状態とし、前記電流値が目標値と一致した場合に
   前記第１および第２のスイッチ手段をＯＦＦ状態とする
   制御手段と、 を具備することを特徴とする誘導性負荷の駆動回路。