JPH064173A - クロック信号供給方法 - Google Patents

クロック信号供給方法

Info

Publication number
JPH064173A
JPH064173A JP4161145A JP16114592A JPH064173A JP H064173 A JPH064173 A JP H064173A JP 4161145 A JP4161145 A JP 4161145A JP 16114592 A JP16114592 A JP 16114592A JP H064173 A JPH064173 A JP H064173A
Authority
JP
Japan
Prior art keywords
signal
clock signal
oscillation
clock
mpu
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP4161145A
Other languages
English (en)
Inventor
Yasunori Yatsuda
安功 谷津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP4161145A priority Critical patent/JPH064173A/ja
Publication of JPH064173A publication Critical patent/JPH064173A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】 (修正有) 【目的】 MPUのソフトウェアにてクロック信号を発
生させ、電子機器にクロックを供給できるようにし、電
子機器の小型化、ローコスト化を実現する。 【構成】 信号処理ユニット5には、発振源9から精度
の高い原発振信号Bが与えられ、信号処理ユニット5は
この原発振信号Bに基づいてタイマ割込み処理を行う。
このタイマ割込み処理は、一定の周期で実行される。こ
の割込み周期ごとに出力ポート6の信号状態を反転させ
ることにより、周期的に振動する信号を生成する。この
反転信号をクロック信号CLKとして他の装置4に供給
する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、クロック信号の供給方
法に係り、詳細には、MPU(Micro Processing Unit
)等の信号処理ユニットによって制御される電子機器
にクロック信号を供給する方法に関するものである。
【0002】
【従来の技術】従来よりキーボード等の電子機器には、
スピーカや通信用ICを必要とするデバイスが多く使用さ
れている。図6は、従来の電子機器へのクロック信号の
発生方法を示すブロック図である。図6に示すように、
発振用IC等から成る特別な発振回路1を設けてクロック
信号を発生させ、MPU2からNANDゲート3を通し
てクロックの発振・停止の制御を行い、クロックを必要
とするデバイス4にクロックを供給していた。
【0003】
【発明が解決しようとする課題】上述したように、従来
ではMPUとは別個に発振用の回路(ハードウェア)が
必要であり、回路基板が大きくなり、部品点数も多くな
っていた。
【0004】しかしながら、電子機器は年々小型化、ロ
ーコスト化し、回路基板の大きさも制限され、縮小化又
は削除等で回路自体も小型化する必要がある。本発明
は、別に発振回路を設けることなくMPUの電子機器に
クロック信号を供給できる方法を提供することを目的と
する。
【0005】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、発振源(9)からの原発振信号(B)に
基づいて一定周期ごとに割込み処理動作可能な信号処理
ユニット(5)と、当該信号処理ユニット(5)によっ
て制御されクロック信号に同期して動作する他の装置
(4)と、を含む電子回路装置におけるクロック信号供
給方法であって、前記信号処理ユニット(5)の任意の
出力ポート(6)の出力信号状態を前記割込み処理周期
に基づいて反転させ、この反転信号を前記他の装置のク
ロック信号(CLK)として供給するよう構成する。
【0006】
【作用】本発明によれば、信号処理ユニット(5)に
は、発振源(9)から精度の高い原発振信号(B)が与
えられ、信号処理ユニット(5)はこの原発振信号
(B)に基づいてタイマ割込み処理を行う。このタイマ
割込み処理は、一定の周期で実行される。この割込み周
期ごとに出力ポート(6)の信号状態を反転させること
により、周期的に振動する信号を生成する。この反転信
号をクロック信号(CLK)として他の装置(4)に供
給する。
【0007】
【実施例】次に本発明に好適な実施例を図面に基づいて
説明する。図1は、本発明の第1の実施例を示すブロッ
ク図である。ここでは、MPU5のソフトウェアに含ま
れるタイマ割り込み機能を利用して発振用ポート6から
一定周期のクロックを発生させる。このタイマ割り込み
機能とは、MPU5に外付けされた水晶発振子(XTA
L)等の精度のよい発振子を用いた発振源9からの原発
振信号Bに基づいて、ある一定の時間毎にMPU5のソ
フトウェア上に割り込みを発生させることのできる機能
であり、多くのMPUに具えられている機能である。す
なわち、MPU5のソフトウェアで、MPU5内のRO
M内に記憶されているタイマ割り込みルーチンを一定周
期毎に呼び出し、発振用ポートの出力状態を反転させる
ことでクロック信号CLKを発生させる。このように、
ソフトウェアで出力ポートを制御するため、任意の出力
ポートを発振用ポートとして選択することができる。
【0008】図2に、このタイマ割り込みルーチンのフ
ローチャートを示す。このタイマ割り込み間隔は、MP
U5の発振源9からの原発振信号Bを基にMPU5のソ
フトウェアで設定するため、正確な周波数を得ることが
できる。また、タイマの設定値もMPU5のソフトウェ
アによってある程度任意に設定することができるので周
波数を変更することができる。
【0009】図1の回路では、このクロック信号CLK
を常に発生させておき、NANDゲート7の一方の入力
端子に供給する。NANDゲート7の他方の入力端子に
は、MPU5の制御用ポート8からイネーブル信号Aを
供給し、クロックの発振・停止を制御している。このよ
うにして、イネーブル信号AによりNANDゲート7の
入力条件を制御することによりクロック信号CLKの供
給・停止の制御が可能となる。
【0010】図3は、本発明の第2の実施例を示すブロ
ック図である。この例は、MPU5が更にタイマ割り込
み禁止(マスク)機能を有している場合に、MPU5の
ソフトウェアにおける該機能を用いて割り込みの禁止・
禁止解除を行うことでクロック信号CLKの発振・停止
を制御している。すなわち、前記割り込み禁止後の割り
込み禁止状態においてクロック信号CLKの発生を停止
させ、前記割り込み禁止解除後の割り込み禁止解除状態
においてクロック信号CLKを発生させるように制御す
ることによって、図3のようにNANDゲートを通さな
い回路を実現することもできる。この場合も第1の実施
例と同様に、タイマの設定値をMPU5のソフトウェア
によってある程度任意に設定し、周波数を変更すること
ができる。
【0011】図4は、本発明のスピーカへの応用例を示
すブロック図である。ここでは、本発明によって得られ
るクロック信号CLKをMPUの発振用ポート6から増
幅用のトランジスタQに供給し、クロック信号CLKの
振幅をスピーカSPを駆動できる程度にまで増幅した
後、スピーカSPに供給している。スピーカSPの両端
子間にダイオードDを挿入しているのは、サージ吸収の
ためである。この回路配置において、MPU5のソフト
ウェアによって割り込みルーチン呼び出し周期を任意に
変更することで、スピーカの音色を変えることができ
る。
【0012】図5は、本発明の非同期又は同期式シリア
ル通信用ICクロックへの応用例を示すブロック図であ
る。ここでは、MPU5から送受信用8ビットデータを
通信用IC10に供給すると共に、本発明によって得ら
れるクロック信号CLKをMPU5の発振ポート6から
通信用IC10に供給している。また、通信用ICのT
×D(送信用)端子がデータを他の受信機に送信すると
ともに、R×D(受信用)端子がデータを他の送信機か
ら受信している。この場合も上記スピーカへの応用例と
同様、MPUのソフトウェアによって発振クロックの周
波数を変えることにより、データ転送レートを変えるこ
とができる。
【0013】
【発明の効果】本発明によれば、スピーカ、通信用IC
等への正確なクロック信号の供給を特別な発振回路を設
けずに行うことができる。これにより、回路基板の縮小
化、部品点数の減少化を図ると共に、電子機器の小型
化、ローコスト化を実現することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示すブロック図であ
る。
【図2】タイマ割り込みルーチンのフローチャートであ
る。
【図3】本発明の第2の実施例を示すブロック図であ
る。
【図4】本発明のスピーカの応用例を示すブロック図で
ある。
【図5】本発明の非同期又は同期式シリアル通信用ICク
ロックへの応用例を示すブロック図である。
【図6】従来の電子機器のクロック信号発生方法を実施
するための回路を示すブロック図である。
【符号の説明】
1…発振回路 2…MPU 3…NANDゲート 4…クロックを必要とするデバイス 5…MPU 6…MPUの発振用ポート 7…NANDゲート 8…MPUの制御用ポート 10…発振源 A…イネーブル信号 B…原発振信号 CLK…クロック信号

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 発振源(9)からの原発振信号(B)に
    基づいて一定周期ごとに割込み処理動作可能な信号処理
    ユニット(5)と、当該信号処理ユニット(5)によっ
    て制御されクロック信号に同期して動作する他の装置
    (4)と、を含む電子回路装置におけるクロック信号供
    給方法であって、 前記信号処理ユニット(5)の任意の出力ポート(6)
    の出力信号状態を前記割込み処理周期に基づいて反転さ
    せ、この反転信号を前記他の装置のクロック信号(CL
    K)として供給することを特徴とするクロック信号供給
    方法。
JP4161145A 1992-06-19 1992-06-19 クロック信号供給方法 Withdrawn JPH064173A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4161145A JPH064173A (ja) 1992-06-19 1992-06-19 クロック信号供給方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4161145A JPH064173A (ja) 1992-06-19 1992-06-19 クロック信号供給方法

Publications (1)

Publication Number Publication Date
JPH064173A true JPH064173A (ja) 1994-01-14

Family

ID=15729451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4161145A Withdrawn JPH064173A (ja) 1992-06-19 1992-06-19 クロック信号供給方法

Country Status (1)

Country Link
JP (1) JPH064173A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus
DE112008001555B4 (de) 2007-06-04 2018-10-31 Sanden Holdings Corporation Kraftübertragung

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7730250B2 (en) 2006-12-27 2010-06-01 Seiko Epson Corporation Interrupt control circuit, circuit board, electro-optic device, and electronic apparatus
DE112008001555B4 (de) 2007-06-04 2018-10-31 Sanden Holdings Corporation Kraftübertragung

Similar Documents

Publication Publication Date Title
US8581529B2 (en) Vibration motor driving apparatus using a serial interface
US6397342B1 (en) Device with a clock output circuit
JPH06232699A (ja) パルス発生装置
JPS6261184A (ja) 画像入力装置
KR810000817Y1 (ko) 전화기용 톤-링거
KR0168010B1 (ko) 교환기의 듀얼톤 주파수 송출에 있어 원포인트 제어방법 및 회로
JPH0426221A (ja) 発振回路
KR940001111B1 (ko) 음성/호출음 발생장치 및 방법
JPH1049109A (ja) 液晶表示装置
KR910014785A (ko) 집적회로장치(integrated circuit device)
JPH0491543A (ja) 電話用ダイアラ装置
JPS618331U (ja) 無線操縦用制御装置
JPH076156A (ja) マイクロコンピュータ
JPH1068763A (ja) タイミング信号発生回路
JPH1020960A (ja) クロックパルス供給方式
KR960039340A (ko) 집적 회로, 집적 회로를 위한 가변 필터 조정 방법 및 집적 회로를 이용한 전자장비
JPH03276218A (ja) 電子回路制御装置
JPH04104324U (ja) クロツク切替方式
KR20070111872A (ko) 이동통신단말기용 카메라 클럭 노이즈 저감 회로
JPH05227033A (ja) パルス幅変調回路
JP2006065029A (ja) 同期型データ転送システム、この同期型データ転送システムに用いられるsdio規格に準拠したモジュール、sdioホストコントローラ及びこのsdioホストコントローラを用いた電子機器
JPH1168724A (ja) タイミング調整回路内蔵半導体デバイス
JPH04123117A (ja) クロック切替回路
JPH04358421A (ja) リモートコントロール送信回路
JPS588258U (ja) 受信機の妨害除去装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19990831