JPH1020960A - クロックパルス供給方式 - Google Patents
クロックパルス供給方式Info
- Publication number
- JPH1020960A JPH1020960A JP8168991A JP16899196A JPH1020960A JP H1020960 A JPH1020960 A JP H1020960A JP 8168991 A JP8168991 A JP 8168991A JP 16899196 A JP16899196 A JP 16899196A JP H1020960 A JPH1020960 A JP H1020960A
- Authority
- JP
- Japan
- Prior art keywords
- clock pulse
- circuit
- circuit board
- function
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】
【課題】回路基板の製造コストが掛からず、電力の無駄
な消費を低減する。 【解決手段】装置２に電源を投入すると、発振回路４は
クロックパルス１５を出力する。制御回路５は、クロッ
クパルス１５を入力しシステム３がこの回路基板１の機
能を必要とするときにはこのクロックパルス１５を出力
し、システム３がこの回路基板１の機能を必要としない
ときには一定レベルの信号１６を出力する。基板スロッ
ト６は、制御回路５より出力された信号を回路基板１に
供給する。回路基板１は、クロックパルス１５または一
定レベルの信号１６を受け、周波数変動回路７により予
め定めた分周比で分周する。実行回路８は、分周された
クロックパルス１５を入力したときにはこの回路基板１
の有する予め定められた機能を実行する。また、一定レ
ベルの信号１６を入力したときにはこの回路基板１の有
する予め定められた機能を実行しない。
な消費を低減する。 【解決手段】装置２に電源を投入すると、発振回路４は
クロックパルス１５を出力する。制御回路５は、クロッ
クパルス１５を入力しシステム３がこの回路基板１の機
能を必要とするときにはこのクロックパルス１５を出力
し、システム３がこの回路基板１の機能を必要としない
ときには一定レベルの信号１６を出力する。基板スロッ
ト６は、制御回路５より出力された信号を回路基板１に
供給する。回路基板１は、クロックパルス１５または一
定レベルの信号１６を受け、周波数変動回路７により予
め定めた分周比で分周する。実行回路８は、分周された
クロックパルス１５を入力したときにはこの回路基板１
の有する予め定められた機能を実行する。また、一定レ
ベルの信号１６を入力したときにはこの回路基板１の有
する予め定められた機能を実行しない。
Description
【０００１】
【発明の属する技術分野】本発明はクロックパルス供給
方式に関し、特に回路基板へクロックパルスを供給する
クロックパルス供給方式に関する。
方式に関し、特に回路基板へクロックパルスを供給する
クロックパルス供給方式に関する。
【０００２】
【従来の技術】従来、この種のクロックパルス供給方式
は、クロックパルスに基づいて予め定めた機能を実行す
るたとえばモデム，ＬＡＮおよびシリアルＩＯ等の回路
基板にクロックパルスを供給するために用いられてい
る。
は、クロックパルスに基づいて予め定めた機能を実行す
るたとえばモデム，ＬＡＮおよびシリアルＩＯ等の回路
基板にクロックパルスを供給するために用いられてい
る。
【０００３】この従来のクロックパルス供給方式のブロ
ック図である図３を参照すると、従来のクロックパルス
供給方式は、クロックパルスを作成する発振回路Ａ２３
を予め具備した、たとえば独自の機能を実行する専用装
置やパソコン等の汎用の情報処理装置等の装置２０と、
クロックパルスを作成する発振回路Ｂ２５を有し前記装
置２０の基板スロット２４に挿入しこのスロットを介し
て電源の供給をうけてこの発振回路Ｂ２５でクロックパ
ルスを作成しこの作成したクロックパルスを実行回路２
６に供給して予め定めた機能を実行する回路基板２１と
により構成している。この回路基板２１では、この回路
基板２１を挿入した装置２０から電源の供給を受けてい
る期間中、発振回路Ｂ２５がクロックパルスを作成し実
行回路２６にこのクロックパルスを供給しつづけてい
る。
ック図である図３を参照すると、従来のクロックパルス
供給方式は、クロックパルスを作成する発振回路Ａ２３
を予め具備した、たとえば独自の機能を実行する専用装
置やパソコン等の汎用の情報処理装置等の装置２０と、
クロックパルスを作成する発振回路Ｂ２５を有し前記装
置２０の基板スロット２４に挿入しこのスロットを介し
て電源の供給をうけてこの発振回路Ｂ２５でクロックパ
ルスを作成しこの作成したクロックパルスを実行回路２
６に供給して予め定めた機能を実行する回路基板２１と
により構成している。この回路基板２１では、この回路
基板２１を挿入した装置２０から電源の供給を受けてい
る期間中、発振回路Ｂ２５がクロックパルスを作成し実
行回路２６にこのクロックパルスを供給しつづけてい
る。
【０００４】
【発明が解決しようとする課題】上述した従来のクロッ
クパルス供給方式は、回路基板２１上に発振回路Ｂ２５
を有しているので、この回路基板２１を製造するとき
に、発振回路Ｂ２５を回路基板２１上に実装するための
実装設計費や発振回路Ｂ２５の部品費等が必要となり、
回路基板２１の製造コストが掛かるという問題がある。
また、この回路基板２１が装置２０から電源の供給を受
けている期間中、発振回路Ｂ２５がクロックパルスを作
成し実行回路２６にこのクロックパルスを供給し実行回
路２６を実行させているため、装置２０と回路基板２１
とで構成したシステム２２が回路基板２１の機能を必要
としないときでも、この回路基板２１の発振回路Ｂ２５
と実行回路２６とで電力が無駄に消費されるという問題
がある。
クパルス供給方式は、回路基板２１上に発振回路Ｂ２５
を有しているので、この回路基板２１を製造するとき
に、発振回路Ｂ２５を回路基板２１上に実装するための
実装設計費や発振回路Ｂ２５の部品費等が必要となり、
回路基板２１の製造コストが掛かるという問題がある。
また、この回路基板２１が装置２０から電源の供給を受
けている期間中、発振回路Ｂ２５がクロックパルスを作
成し実行回路２６にこのクロックパルスを供給し実行回
路２６を実行させているため、装置２０と回路基板２１
とで構成したシステム２２が回路基板２１の機能を必要
としないときでも、この回路基板２１の発振回路Ｂ２５
と実行回路２６とで電力が無駄に消費されるという問題
がある。
【０００５】本発明の目的はこのような従来の欠点を除
去するため、回路基板の製造コストが掛からず、電力が
無駄に消費されないクロックパルス供給方式を提供する
ことにある。
去するため、回路基板の製造コストが掛からず、電力が
無駄に消費されないクロックパルス供給方式を提供する
ことにある。
【０００６】
【課題を解決するための手段】本発明のクロックパルス
供給方式は、外部から供給されるクロックパルスに基づ
いて予め定めた機能を実行する回路基板と、前記回路基
板を挿入する基板スロットを有しこの基板スロットを介
して前記クロックパルスを前記基板スロットに挿入した
前記回路基板に供給する装置と、を備えて構成されてい
る。
供給方式は、外部から供給されるクロックパルスに基づ
いて予め定めた機能を実行する回路基板と、前記回路基
板を挿入する基板スロットを有しこの基板スロットを介
して前記クロックパルスを前記基板スロットに挿入した
前記回路基板に供給する装置と、を備えて構成されてい
る。
【０００７】また、本発明のクロックパルス供給方式の
前記装置は、前記回路基板に供給する前記クロックパル
スを作成する発振回路と、前記作成されたクロックパル
スを入力し前記回路基板の機能を必要とするときには前
記クロックパルスを出力し前記回路基板の機能を必要と
しないときには予め定めた一定レベルの信号を出力する
制御回路と、前記制御回路が出力する前記クロックパル
スまたは前記一定レベルの信号を前記回路基板に供給す
る前記基板スロットと、を備えて構成されている。
前記装置は、前記回路基板に供給する前記クロックパル
スを作成する発振回路と、前記作成されたクロックパル
スを入力し前記回路基板の機能を必要とするときには前
記クロックパルスを出力し前記回路基板の機能を必要と
しないときには予め定めた一定レベルの信号を出力する
制御回路と、前記制御回路が出力する前記クロックパル
スまたは前記一定レベルの信号を前記回路基板に供給す
る前記基板スロットと、を備えて構成されている。
【０００８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して説明する。
て図面を参照して説明する。
【０００９】図１は、本発明のクロックパルス供給方式
の一つの実施の形態を示すブロック図である。
の一つの実施の形態を示すブロック図である。
【００１０】図１に示す本実施の形態は、外部から供給
されるクロックパルス１５に基づいて予め定めた機能を
実行するたとえばモデム，ＬＡＮおよびシリアルＩＯ等
の回路基板１と、回路基板１を挿入する基板スロット６
を有しこの基板スロット６を介してクロックパルス１５
を基板スロット６に挿入した回路基板１に供給するたと
えば独自の機能を実行する専用装置やパソコン等の汎用
の情報処理装置等の装置２とにより構成されている。
されるクロックパルス１５に基づいて予め定めた機能を
実行するたとえばモデム，ＬＡＮおよびシリアルＩＯ等
の回路基板１と、回路基板１を挿入する基板スロット６
を有しこの基板スロット６を介してクロックパルス１５
を基板スロット６に挿入した回路基板１に供給するたと
えば独自の機能を実行する専用装置やパソコン等の汎用
の情報処理装置等の装置２とにより構成されている。
【００１１】装置２は、回路基板１に供給するクロック
パルス１５を作成する発振回路４と、この作成されたク
ロックパルス１５を入力しこの装置２とこの回路基板１
とで構成したシステム３がこの回路基板１の機能を必要
とするときにはこのクロックパルス１５を出力し回路基
板１の機能を必要としないときには予め定めた一定レベ
ルの信号１６を出力する制御回路５と、制御回路５が出
力するクロックパルス１５または一定レベルの信号１６
を回路基板１に供給する基板スロット６とにより構成さ
れている。
パルス１５を作成する発振回路４と、この作成されたク
ロックパルス１５を入力しこの装置２とこの回路基板１
とで構成したシステム３がこの回路基板１の機能を必要
とするときにはこのクロックパルス１５を出力し回路基
板１の機能を必要としないときには予め定めた一定レベ
ルの信号１６を出力する制御回路５と、制御回路５が出
力するクロックパルス１５または一定レベルの信号１６
を回路基板１に供給する基板スロット６とにより構成さ
れている。
【００１２】次に、本実施の形態のクロックパルス供給
方式の動作を図２を参照して詳細に説明する。
方式の動作を図２を参照して詳細に説明する。
【００１３】図２は、制御回路の構成の一例を示すブロ
ック図であり、制御回路５は、ＣＰＵ９と供給クロック
制御回路１０とセレクタ１１とにより構成されている。
ＣＰＵ９は、システム３が回路基板１の機能を必要とす
る場合は供給クロック制御回路１０に”１”を設定し回
路基板１の機能を必要としない場合には供給クロック制
御回路１０に”０”を設定する。供給クロック制御回路
１０はこの設定された”１”または”０”をセレクタ１
１に出力する。セレクタ１１は発振回路４からのクロッ
クパルス１５とたとえばグランドレベル等の一定レベル
の信号１６とを入力し、供給クロック制御回路１０が”
１”を出力したときにはクロックパルス１５を出力し供
給クロック制御回路１０が”０”を出力したときには一
定レベルの信号１６を出力する。
ック図であり、制御回路５は、ＣＰＵ９と供給クロック
制御回路１０とセレクタ１１とにより構成されている。
ＣＰＵ９は、システム３が回路基板１の機能を必要とす
る場合は供給クロック制御回路１０に”１”を設定し回
路基板１の機能を必要としない場合には供給クロック制
御回路１０に”０”を設定する。供給クロック制御回路
１０はこの設定された”１”または”０”をセレクタ１
１に出力する。セレクタ１１は発振回路４からのクロッ
クパルス１５とたとえばグランドレベル等の一定レベル
の信号１６とを入力し、供給クロック制御回路１０が”
１”を出力したときにはクロックパルス１５を出力し供
給クロック制御回路１０が”０”を出力したときには一
定レベルの信号１６を出力する。
【００１４】図１において、装置２に電源を投入する
と、発振回路４は発振を開始しクロックパルス１５を出
力する。制御回路５は、このクロックパルス１５を入力
し、装置２と回路基板１とで構成したシステム３がこの
回路基板１の機能を必要とするとき（たとえば、回路基
板１がシリアルＩＯのときには、シリアル通信を開始す
るとき等。）には、図２に示したようにＣＰＵ９が供給
クロック制御回路１０に”１”を設定することによりこ
の入力したクロックパルス１５を出力する。また、シス
テム３が回路基板１の機能を必要としないとき（たとえ
ば、回路基板１がシリアルＩＯのときには、シリアル通
信を行わないとき等。）には、図２に示したようにＣＰ
Ｕ９が供給クロック制御回路１０に”０”を設定するこ
とにより一定レベルの信号１６を出力する。基板スロッ
ト６は、制御回路５より出力された信号をこの基板スロ
ット６に挿入してある回路基板１に供給する。回路基板
１は、この出力されたクロックパルス１５または一定レ
ベルの信号１６を受け、このクロックパルス１５または
一定レベルの信号１６を周波数変動回路７により予め定
めた分周比で分周する。実行回路８は、この分周された
クロックパルス１５または一定レベルの信号１６を受
け、クロックパルス１５を受けたときにはこの回路基板
１の有する、たとえばモデム，ＬＡＮ，シリアルＩＯ等
の、予め定められた機能を実行する。また、実行回路８
は、一定レベルの信号１６を受けたときにはこの回路基
板１の有する予め定められた機能を実行しない。このと
き、この実行回路８には、実行回路８を実行させるため
のクロックパルス１５が供給されていないので、このク
ロックパルス１５を供給している装置２の発振回路４の
電力およびこの実行回路８等の電力の消費が押さえられ
る。
と、発振回路４は発振を開始しクロックパルス１５を出
力する。制御回路５は、このクロックパルス１５を入力
し、装置２と回路基板１とで構成したシステム３がこの
回路基板１の機能を必要とするとき（たとえば、回路基
板１がシリアルＩＯのときには、シリアル通信を開始す
るとき等。）には、図２に示したようにＣＰＵ９が供給
クロック制御回路１０に”１”を設定することによりこ
の入力したクロックパルス１５を出力する。また、シス
テム３が回路基板１の機能を必要としないとき（たとえ
ば、回路基板１がシリアルＩＯのときには、シリアル通
信を行わないとき等。）には、図２に示したようにＣＰ
Ｕ９が供給クロック制御回路１０に”０”を設定するこ
とにより一定レベルの信号１６を出力する。基板スロッ
ト６は、制御回路５より出力された信号をこの基板スロ
ット６に挿入してある回路基板１に供給する。回路基板
１は、この出力されたクロックパルス１５または一定レ
ベルの信号１６を受け、このクロックパルス１５または
一定レベルの信号１６を周波数変動回路７により予め定
めた分周比で分周する。実行回路８は、この分周された
クロックパルス１５または一定レベルの信号１６を受
け、クロックパルス１５を受けたときにはこの回路基板
１の有する、たとえばモデム，ＬＡＮ，シリアルＩＯ等
の、予め定められた機能を実行する。また、実行回路８
は、一定レベルの信号１６を受けたときにはこの回路基
板１の有する予め定められた機能を実行しない。このと
き、この実行回路８には、実行回路８を実行させるため
のクロックパルス１５が供給されていないので、このク
ロックパルス１５を供給している装置２の発振回路４の
電力およびこの実行回路８等の電力の消費が押さえられ
る。
【００１５】以上の説明では、回路基板１の構成をＣＰ
ＵやＲＯＭ等を使用せずに記載したが、これにこだわる
ことなく、この回路基板１は、外部から供給されるクロ
ックパルス１５に基づいて予め定めた機能を実行し、こ
の回路基板１の機能を必要としないときには、クロック
パルス１５を供給しなくても良い基板であれば良い。
ＵやＲＯＭ等を使用せずに記載したが、これにこだわる
ことなく、この回路基板１は、外部から供給されるクロ
ックパルス１５に基づいて予め定めた機能を実行し、こ
の回路基板１の機能を必要としないときには、クロック
パルス１５を供給しなくても良い基板であれば良い。
【００１６】
【発明の効果】以上説明したように、本発明のクロック
パルス供給方式によれば、装置の予め具備している発振
回路４を流用してこの発振回路からのクロックパルスを
回路基板に供給しているため、回路基板に発振回路を設
けなくてもよいので、回路基板の製造コストが掛からな
い。また、システムがこの回路基板の機能を必要としな
いときには、装置側からクロックパルスを供給しないの
で、電力が無駄に消費されない。
パルス供給方式によれば、装置の予め具備している発振
回路４を流用してこの発振回路からのクロックパルスを
回路基板に供給しているため、回路基板に発振回路を設
けなくてもよいので、回路基板の製造コストが掛からな
い。また、システムがこの回路基板の機能を必要としな
いときには、装置側からクロックパルスを供給しないの
で、電力が無駄に消費されない。
【図１】本発明のクロックパルス供給方式の一つの実施
の形態を示すブロック図である。
の形態を示すブロック図である。
【図２】制御回路の構成の一例を示すブロック図であ
る。
る。
【図３】従来のクロックパルス供給方式のブロック図で
ある。
ある。
１ 回路基板 ２ 装置 ３ システム ４ 発振回路 ５ 制御回路 ６ 基板スロット ７ 周波数変動回路 ８ 実行回路 ９ ＣＰＵ １０ 供給クロック制御回路 １１ セレクタ １５ クロックパルス １６ 一定レベルの信号 ２０ 装置 ２１ 回路基板 ２２ システム ２３ 発振回路Ａ ２４ 基板スロット ２５ 発振回路Ｂ ２６ 実行回路
Claims (3)
- 【請求項１】 外部から供給されるクロックパルスに基
づいて予め定めた機能を実行する回路基板と、 前記回路基板を挿入する基板スロットを有しこの基板ス
ロットを介して前記クロックパルスを前記基板スロット
に挿入した前記回路基板に供給する装置と、 を備えたことを特徴とするクロックパルス供給方式。 - 【請求項２】 前記装置は、前記回路基板の機能を必要
としないときには前記クロックパルスを前記回路基板に
供給しないようにすることを特徴とする請求項１記載の
クロックパルス供給方式。 - 【請求項３】 前記装置は、前記回路基板に供給する前
記クロックパルスを作成する発振回路と、 前記作成されたクロックパルスを入力し前記回路基板の
機能を必要とするときには前記クロックパルスを出力し
前記回路基板の機能を必要としないときには予め定めた
一定レベルの信号を出力する制御回路と、 前記制御回路が出力する前記クロックパルスまたは前記
一定レベルの信号を前記回路基板に供給する前記基板ス
ロットと、 を備えたことを特徴とする請求項１記載のクロックパル
ス供給方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168991A JPH1020960A (ja) | 1996-06-28 | 1996-06-28 | クロックパルス供給方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8168991A JPH1020960A (ja) | 1996-06-28 | 1996-06-28 | クロックパルス供給方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1020960A true JPH1020960A (ja) | 1998-01-23 |
Family
ID=15878337
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8168991A Pending JPH1020960A (ja) | 1996-06-28 | 1996-06-28 | クロックパルス供給方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1020960A (ja) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219922A (ja) * | 1985-07-17 | 1987-01-28 | Canon Inc | 電子機器 |
| JPH04115638A (ja) * | 1990-08-31 | 1992-04-16 | Fujitsu Ltd | クロック分配方式 |
| JPH0519889A (ja) * | 1991-07-10 | 1993-01-29 | Matsushita Electric Ind Co Ltd | スタンバイ装置 |
| JPH05324120A (ja) * | 1992-05-19 | 1993-12-07 | Pfu Ltd | クロック回路 |
| JPH0683616A (ja) * | 1992-09-02 | 1994-03-25 | Mitsubishi Denki Enjiniriangu Kk | 半導体集積回路 |
| JPH06282351A (ja) * | 1993-03-30 | 1994-10-07 | Fujitsu Denso Ltd | クロック分配回路 |
-
1996
- 1996-06-28 JP JP8168991A patent/JPH1020960A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6219922A (ja) * | 1985-07-17 | 1987-01-28 | Canon Inc | 電子機器 |
| JPH04115638A (ja) * | 1990-08-31 | 1992-04-16 | Fujitsu Ltd | クロック分配方式 |
| JPH0519889A (ja) * | 1991-07-10 | 1993-01-29 | Matsushita Electric Ind Co Ltd | スタンバイ装置 |
| JPH05324120A (ja) * | 1992-05-19 | 1993-12-07 | Pfu Ltd | クロック回路 |
| JPH0683616A (ja) * | 1992-09-02 | 1994-03-25 | Mitsubishi Denki Enjiniriangu Kk | 半導体集積回路 |
| JPH06282351A (ja) * | 1993-03-30 | 1994-10-07 | Fujitsu Denso Ltd | クロック分配回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8677165B2 (en) | Variably delayed wakeup transition | |
| US5261082A (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| JP2770760B2 (ja) | 電力分散マルチプロセッサ | |
| US4641044A (en) | Clock generator with reset and initialization circuitry | |
| US6211739B1 (en) | Microprocessor controlled frequency lock loop for use with an external periodic signal | |
| US7209767B2 (en) | Cellular phone suppressing degradation of receiving sensitivity | |
| EP1688820A3 (en) | Clock supplying method and information processing apparatus | |
| KR19990014219A (ko) | 클록 생성 방법 및 장치 | |
| JP2000174615A (ja) | 集積回路の内部クロック周波数を自動補正する方法と装置 | |
| EP0316943A2 (en) | Semiconductor integrated circuit having a plurality of oscillation circuits | |
| US5789952A (en) | Anti-lock CPU clock control method, circuit and apparatus | |
| JP2776772B2 (ja) | 発振制御回路 | |
| JPH1020960A (ja) | クロックパルス供給方式 | |
| JPS6148726B2 (ja) | ||
| JP3879523B2 (ja) | マイクロコンピュータ | |
| JPH0224712A (ja) | データ処理回路 | |
| JPH076155A (ja) | シングルチップ・マイクロコンピュータ | |
| JPS59189426A (ja) | クロツク供給制御方式 | |
| JPS6333806B2 (ja) | ||
| WO2026056662A1 (zh) | 运算单元、运算单元的控制方法和计算设备 | |
| JPH11143574A (ja) | クロック発生回路およびクロック発生方法 | |
| JPH10289032A (ja) | 半導体集積回路のクロック回路 | |
| KR0148528B1 (ko) | 마이크로 제어기 | |
| JPS61107412A (ja) | 電子機器 | |
| JPH064173A (ja) | クロック信号供給方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980811 |