JPH064182A - マイクロコンピュータ - Google Patents

Abstract

(57)【要約】 【目的】 マイクロコンピュータの電源立ち上げ時にお
ける出力端の状態を安定に保持することを可能にする。 【構成】 第１の電位ＧＮＤ及び第２の電位３によって
生成される発振クロック信号１と、この発振クロック信
号１との容量結合により第１の電位を基準電位として第
２の電位に向かいチャージ電位を押し上げ又は押し下げ
るチャージポンプ部２と、チャージ電位４と第１の電位
を電源とし、出力信号に基づいて出力バッファ制御信号
８を発生するバッファ制御部６と、出力バッファ制御信
号８と第１の電位を両端とする容量５と、第１の電位を
ソースとし出力バッファ制御信号をゲート信号としドレ
インを出力端とした出力バッファ１０を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロコンピュータに
関し、特に電源立ち上げ時における出力端での安定化を
図った出力回路を備えるマイクロコンピュータに関す
る。

【０００２】

【従来の技術】従来のマイクロコンピュータは、図５に
示す様に出力回路部において内部回路動作電位と同一レ
ベルの電位出力を行う場合、出力バッファのゲート信号
は内部回路動作電源を直接用い発生せしめ、これにより
出力バッファのオン・オフを制御していた。即ち、図５
に示す従来例は、第１の出力信号２０２を第１出力バッ
ファ制御部２０９に入力し、その出力である第１の出力
バッファ制御信号２０４でＰ−ｃｈ出力バッファ２０６
を制御する。同様に、第２の出力信号２０３を第２出力
バッファ制御部２１０に入力し、その出力である第２の
出力バッファ制御信号２０５でＮ−ｃｈ出力バッファ２
０７を制御する。又、電源電位２０１が立ち上がり内部
回路安定動作電圧に達した時、第１の出力信号２０２は
論理値“Ｌ”レベル（以下“Ｌ”と記述する）に、第２
の出力信号２０３は論理値“Ｈ”レベル（以下“Ｈ”と
記述する）に初期設定される様になっている。

【０００３】以下、図６のタイミングチャートを用い電
源電位２０１の立ち上がり時における各部の動作につい
て説明する。電源電位２０１がＧＮＤ電位から内部動作
安定電圧に達する迄の間、第１の出力信号２０２及び、
第２の出力信号２０３の電位は不定である。又、第１及
び第２のバッファ制御部２０９，２１０も正常なインバ
ータ動作を行えず、第１及び第２の出力バッファ制御信
号２０４，２０５も不定となる為、Ｐ−ｃｈ及びＮ−ｃ
ｈの各出力バッファ２０６，２０７のドレインに接続さ
れた出力端２０８の電位も不定となる。

【０００４】更に、電源電位２０１が内部動作安定電圧
に達した後は、第１の出力信号２０２は“Ｌ”となる事
により、第１の出力バッファ制御信号２０４は“Ｈ”と
なり、Ｐ−ｃｈ出力バッファ２０６はオフすると共に、
第２の出力信号２０３は“Ｈ”となる事により、第２の
出力バッファ制御信号２０５は“Ｌ”となり、Ｎ−ｃｈ
出力バッファ２０７はオフする。したがって、Ｐ−ｃｈ
及びＮ−ｃｈの各出力バッファ２０６，２０７のドレイ
ンに接続された出力端２０８はハイインピーダンスにな
る。

【０００５】

【発明が解決しようとする課題】このような従来のマイ
クロコンピュータは、出力端の状態が、電源立ち上げ時
における電源立ち上がり開始から内部回路の安定動作電
圧に達するまでの間、不安定かつ不定状態となる。この
ため、出力端にマイクロコンピュータの内部回路安定動
作電圧以下で反応する周辺部品，回路を接続する場合
に、これらの部品，回路が誤動作し、マイクロコンピュ
ータとしての致命的な問題点となる。本発明の目的は、
電源立ち上げ時における出力端の状態を安定に保持する
ことを可能にしたマイクロコンピュータを提供すること
にある。

【０００６】

【課題を解決するための手段】本発明は、第１及び第２
の電位によって生成される発振クロック信号と、この発
振クロック信号との容量結合により第１の電位を基準電
位として第２の電位に向かいチャージ電位を押し上げ又
は押し下げるチャージポンプ部と、チャージ電位と第１
の電位を電源とし、出力信号に基づいて出力バッファ制
御信号を発生するバッファ制御部と、出力バッファ制御
信号と第１の電位を両端とする容量と、第１の電位をソ
ースとし出力バッファ制御信号をゲート信号としドレイ
ンを出力端とした出力バッファ部を有する。更に、発振
クロック信号との容量結合により第２の電位を基準電位
とし、第１の電位に向かい第２のチャージ電位を押し上
げ又は押し下げる第２のチャージポンプ部と、前記第２
のチャージ電位と第２の電位を電源とし第２の出力信号
に基づいて第２の出力バッファ制御信号を発生する第２
のバッファ制御部と、第２の出力バッファ制御信号と第
２の電位を両端とする第２の容量と、第２の電位をソー
スとし第２の出力バッファ制御信号をゲート信号としド
レインを前記出力バッファ部の出力端に接続した第２の
出力バッファ部を備えてもよい。

【０００７】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１実施例の要部の回路図である。
この実施例は、発振クロック信号１によりＧＮＤ電位
（第１の電位）を基準に電源電位３（第２の電位）へチ
ャージ電位４を押し上げるチャージポンプ部２と、チャ
ージ電位４とＧＮＤを電源にした出力バッファ制御部６
と、ソースをＧＮＤに、ドレインを出力端１１に、ゲー
トに前記出力バッファ制御部６からの出力バッファ制御
信号８が入力されるＮ−ｃｈ出力バッファ１０と、チャ
ージ電位４とＧＮＤ間及び出力バッファ制御部８とＧＮ
Ｄ間に接続した容量５，９を備えている。出力信号は前
記出力バッファ制御部６に入力される。又、Ｎ−ｃｈ出
力バッファ１０は出力端１１に接続される。尚、電源電
位３が立ち上がり、内部回路安定動作電圧に達した時、
出力信号７は“Ｈ”に、初期設定される様になってい
る。

【０００８】図２は図１の回路の動作を説明するための
タイミングチャートであり、これを参照して電源電位３
の立ち上がり時における各部の動作について説明する。
電源電位３がＧＮＤ電位から内部動作安定電圧に達する
迄の間、発振回路が発振せず又発振クロックも伝達され
ないため、発振クロック信号１にはチャージポンプ２の
動作に必要なクロック信号が発生していない。したがっ
て、チャージポンプ部２はチャージ電位４を押し上げる
事ができないため、チャージ電位４は容量５によりＧＮ
Ｄ電位が保持される。又、出力バッファ制御部６はチャ
ージ電位４がＧＮＤ電位である為、出力信号７の内容に
関わらず“Ｈ”レベルを供給する事は無く、出力バッフ
ァ制御信号８には容量９によりＧＮＤ電位が保持され
る。このため、Ｎ−ｃｈ出力バッファ１０は、オフ状態
を維持する。

【０００９】電源電位３が内部動作安定電圧に達した後
は、発振回路が発振し発振クロックが伝達されるため、
発振クロック信号１にはチャージポンプ部２の動作に必
要なクロック信号が発生する。したがって、チャージポ
ンプ部２はチャージ電位４を押し上げ、チャージ電位４
は電源電位３が維持される。このため、出力バッファ制
御部６にはチャージ電位４の電源電位３が供給され、出
力信号７の内容に基づき出力バッファ制御信号８を出力
する。本実施例の場合、電源電位３が立ち上がり内部回
路安定動作電圧に達した時、出力信号７が“Ｈ”に初期
設定されるため、出力バッファ制御部６は“Ｌ”を出力
し、出力バッファ制御信号８は引き続き“Ｌ”に維持さ
れる。このため、Ｎ−ｃｈ出力バッファ１０は、オフ状
態を維持し、出力端１１は電源電位３の立ち上がり初期
から安定してハイインピーダンス状態を維持する事にな
る。

【００１０】図３は本発明の第２実施例の回路図であ
る。この実施例は、発振クロック信号１０１によりＧＮ
Ｄ電位（第１の電位）を基準に電源電位１０３（第２の
電位）へチャージ電位１０４を押し上げるチャージポン
プ部１０２と、電源電位１０３を基準にＧＮＤ電位へ第
２のチャージ電位１１４を押し下げる第２のチャージポ
ンプ部１１２を有する。又、チャージ電位１０４とＧＮ
Ｄを電源にした出力バッファ制御部１０６と、第２のチ
ャージ電位１１４と電源電位１０３を電源にした第２の
出力バッファ制御部１１６を有する。

【００１１】更に、ソースをＧＮＤに、ドレインを出力
端１１１に、ゲートに出力バッファ制御部１０６からの
出力バッファ制御信号１０８が入力されるＮ−ｃｈ出力
バッファ１１０と、ソースを電源電位１１３に、ドレイ
ンを出力端１１１にゲートに第２の出力バッファ制御部
１１１６からの第２の出力バッファ制御信号１１８が入
力されるＰ−ｃｈ出力バッファ１２０とを備える。そし
て、チャージ電位１０４とＧＮＤ間，出力バッファ制御
部１０８とＧＮＤ間，第２のチャージ電位１１４と電源
電位１１３間，第２の出力バッファ制御部１１８と電源
電位１１３間にそれぞれ容量１０５，１０９，１１５，
１１９を接続している。尚、電源電位１０３が立ち上が
り、内部回路安定動作電圧に達した時、出力信号１０７
は“Ｈ”に第二の出力信号１１７は“Ｌ”に初期設定さ
れる。

【００１２】図４に図３の回路の動作を説明するための
タイミングチャートを示す。電源電位１０１の立ち上が
りに際しチャージポンプ部１０２，チャージ電位１０
４，出力バッファ制御部１０６，出力バッファ制御信号
１０８及びＮ−ｃｈ出力バッファ１１０は、第１実施例
で説明した各部と同様の動作を行い、Ｎ−ｃｈ出力バッ
ファ１１０はオフ状態を維持する。一方、第２のチャー
ジポンプ部１１２，第２のチャージ電位１１４，第２の
出力バッファ制御部１１６，第２の出力バッファ制御信
号１１８及びＰ−ｃｈ出力バッファ１２０は、第１実施
例で説明した各部の電源電位３とＧＮＤ電位を逆転した
構成であり、動作は反極性で同様の動作を行い、Ｐ−ｃ
ｈ出力バッファ１２０はオフ状態を維持する。したがっ
て、出力端１１１は電源電位１０３の立ち上がり初期か
ら安定してハイインピーダンス状態を維持する事にな
る。

【００１３】

【発明の効果】以上説明したように、本発明のマイクロ
コンピュータは、出力バッファ制御部や出力バッファを
備える出力回路に、チャージポンプと、出力バッファ制
御部の電源側の容量を設けているので、電源電圧立ち上
がり時に出力端を安定した状態に保つ事が可能となる。
これにより、出力端にマイクロコンピュータの内部回路
安定動作電圧以下で反応する周辺部品，回路を容易に用
いる事が可能となり、ひいてはマイクロコンピュータの
応用範囲拡大が可能となる効果がある。

【図面の簡単な説明】

【図１】本発明の第１実施例の出力回路を備えるマイク
ロコンピュータの回路図である。

【図２】図１の回路のタイミングチャートである。

【図３】本発明の第２実施例の出力回路を備えるマイク
ロコンピュータの回路図である。

【図４】図３の回路のタイミングチャートである。

【図５】従来の出力回路を備えるマイクロコンピュータ
の回路図である。

【図６】図５の回路のタイミングチャートである。

【符号の説明】 １，１０１ 発振クロック信号 ２，１０２，１１２ チャージポンプ部 ４，１０４，１１４ チャージ電位 ５，１０５，１１５ 容量 ６，１０６，１１６ 出力バッファ制御部 ７，１０７，１１７ 出力信号 ８，１０８，１１８ 出力バッファ信号 ９，１０９，１１９ 容量 １０，１１０，１２０ 出力バッファ

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１及び第２の電位により動作する半導
   体集積回路において、前記第１及び第２の電位によって
   生成される発振クロック信号と、この発振クロック信号
   との容量結合により前記第１の電位を基準電位として第
   ２の電位に向かいチャージ電位を押し上げ又は押し下げ
   るチャージポンプ部と、前記チャージ電位と前記第１の
   電位を電源とし、出力信号に基づいて出力バッファ制御
   信号を発生するバッファ制御部と、前記出力バッファ制
   御信号と前記第１の電位を両端とする容量と、前記第１
   の電位をソースとし前記出力バッファ制御信号をゲート
   信号としドレインを出力端とした出力バッファ部を有す
   ることを特徴とするマイクロコンピュータ。
2. 【請求項２】 発振クロック信号との容量結合により第
   ２の電位を基準電位とし、第１の電位に向かい第２のチ
   ャージ電位を押し上げ又は押し下げる第２のチャージポ
   ンプ部と、前記第２のチャージ電位と第２の電位を電源
   とし第２の出力信号に基づいて第２の出力バッファ制御
   信号を発生する第２のバッファ制御部と、第２の出力バ
   ッファ制御信号と第２の電位を両端とする第２の容量
   と、第２の電位をソースとし第２の出力バッファ制御信
   号をゲート信号としドレインを前記出力バッファ部の出
   力端に接続した第２の出力バッファ部を備える請求項１
   のマイクロコンピュータ。