JPH0642532B2 - 電圧変成回路用半導体集積回路装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＣＭＯＳ回路として構成され入力電圧を所定電
圧値の出力電圧に変換する電圧変成回路を半導体基板内
に集積する半導体集積回路装置に関する。

〔従来の技術〕

公知のように、集積回路装置とくにＣＭＯＳ構成の集積
回路装置は多くの場合ＴＴＬレベルの論理信号ないしは
デイジタル信号用に設計されかつ使用されて来ており、
その内部ではほぼ一定レベルの電圧，電流を取り扱うこ
とでよく、むしろ集積度を上げて小さな半導体基板内に
できるだけ多数のＭＯＳトランジスタないしはそれを用
いた論理回路要素を組み込むことが主に追及されて来
た。かかる集積回路装置を実際の用途に適用するに当た
っては、その負荷の駆動用としてはＴＴＬレベルの電圧
や小電流の信号では多くの場合不充分なのであるが、従
来からむしろ負荷駆動回路の役目は別の半導体素子や集
積回路装置に受け持たせることが多いのが実状である。

しかし、技術の進展とともにかかる小信号系のみでな
く、それへの入出力部をも含めてできるだけ回路全体を
集積化することにより系の構成を小形化して合理化を図
る必要が生じて来ている。例えばプリンタや表示パネル
用電子回路の場合がそうであって、入出力回路数が多く
それを含めた全体集積化により大きな効果が期待できる
が、そのためには同一半導体基板上で電圧，電流レベル
が異なる異種の信号を同時に取り扱うことが必要にな
る。表示パネルを例にとると、パネルの種類によって程
度は異なるがいずれにせよその駆動にはＴＴＬレベルよ
りはかなり電圧，電流レベルが高い信号を集積回路装置
から出力してやらねばならない。

信号の電流レベルについては、ＣＭＯＳ構成などに用い
られるＭＯＳトランジスタが扱いうる電流はそのチャネ
ルの寸法とくに幅を増してやることにより比較的簡単に
増加させることができ、半導体基板のサイズをそれに応
じて若干大きく設計してやることにより余り困難なく要
求に沿うことができる。しかし、出力電圧のレベルを上
げてやることは電流の場合のようには必ずしも容易でな
く、これには集積回路装置に適した電圧変成回路を採用
してやる必要がある。かかる目的に原理的に適する電圧
変成回路方式としては、例えばいわゆるチャージポンプ
回路として知られる公知の回路があり、これによれば後
述のようにＴＴＬレベルの信号を電圧変成回路に入力し
てその数倍程度の出力電圧に変換することができる。

〔発明が解決しようとする問題点〕

しかし、かかる従来から公知の電圧変成回路はいずれも
個別半導体素子を組み合わせて電子回路化することは容
易であるが、ＭＯＳトランジスタを構成要素とする通常
の集積回路装置内に組み入れることは困難である。この
理由を第３図を用いて説明する。

第３図は通常のＣＭＯＳ構成の集積回路装置の一部の断
面を模式的に示すものである。図で２は集積回路装置の
半導体基板またはその上に成長されたエピタキシャル層
であって、例えばｎ形の導電性をもち、その一部には島
状のｐ形層３がｎ形チャネルＭＯＳトランジスタ用に作
り込まれている。かかるｐ形層３や半導体基板であるｎ
形層２には、さらにＭＯＳトランジスタのドレンやソー
ス用にｎ形層４とｐ形層５がそれぞれ作り込まれ、これ
ら各１対のｎ形層４やｐ形層５の相互間にはそれぞれ公
知のようにゲート酸化膜6aを介してゲート６が配置さ
れ、これらによってｎ形チャネルＭＯＳトランジスタ７
やｐ形チャネルＭＯＳトランジスタ８，９が構成され
る。これらのＭＯＳトランジスタによって電圧変成回路
が構成されるのであるが、電圧変成回路である以上ＭＯ
Ｓトランジスタ中の一部は必ず他のＭＯＳトランジスタ
とは異なる電圧下で動作させなければならない。例えば
上述のＭＯＳトランジスタ中の７，８が電圧変成回路の
入力電圧下で動作するものとすれば、もう一つのＭＯＳ
トランジスタは電圧変成回路の出力電圧，ふつうは入力
電圧よりも高い電圧で動作させることになる。しかし、
図からわかるように同じｐ形チャネルであるＭＯＳトラ
ンジスタ８と９とはｎ形層２をサブストレートとしてお
り、両者は回路上では異なる電圧下で動作させなければ
ならないが、集積回路装置内では共通のサブストレート
を介して互いに接続されてしまっている。従って、この
ままでは回路図上からでは流れる筈のない電流が両ＭＯ
Ｓトランジスタ間に実際には流れてしまうので、電圧変
成回路はその正常な条件下で運転され得ない。

この不正規な電流ないしはＭＯＳトランジスタ間の横流
を防ぐには、ｎ形層２のもつ導電性を非常に小さくすれ
ばよいが、もちろんこれにも限りがあってあまり小さく
してしまうとＭＯＳトランジスタとして正常な動作を保
証できない。またＭＯＳトランジスタ８，９間の距離を
大きく取ってもよいが、これでは集積回路装置の寸法が
徒らに大きくなってしまう。もう一つの防止策として、
ＭＯＳトランジスタ７におけるｐ形層３のような島状の
基板層とは逆導電形の半導体層によってＭＯＳトランジ
スタ間をサブストレート上で隔離をすることもできる
が、電圧変成回路構成上同じ導電形のチャネルをもつＭ
ＯＳトランジスタを重ねて用いる必要が生じて来るの
で、島状の隔離層として２重の隔離層を設けなければな
らなくなり、今度は集積回路自体の構造が無用に複雑化
してしまってその製作が非常に厄介になる。

本発明はかかる問題点を解決しようとするもので、その
目的は回路内に異なる動作電圧が混在する電圧変成回路
を容易に半導体基板内に集積化できる集積回路装置を得
ることにある。

〔問題点を解決するための手段〕

本発明によれば上述の目的の達成ないし課題の解決のた
め、まず電圧変成回路を集積化すべき半導体基板である
一方の導電形を有する半導体基板の一つの主面側に他方
の導電形を有する半導体層を形成し、前記主面側から基
板層に達する一方の導電形を有する分離層により電圧変
成回路を構成するＭＯＳトランジスタないしはＭＯＳト
ランジスタ群ごとに該半導体層を相互に分離し、該分離
された半導体層内にそれぞれ所定導電形のチャネルを有
するＭＯＳトランジスタを作り込む。この半導体層とし
ては半導体基板の主面上に公知のエピタキシャル法によ
って半導体基板とは逆導電形の質のよいエピタキシャル
層を成長させるのが最も望ましいが、清浄な拡散法によ
って逆導電形で高抵抗性の拡散層が得られる場合はそれ
によってもよい。分離層は原則的にはＭＯＳトランジス
タごとに、あるいは同じ電圧下で動作させるべきＭＯＳ
トランジスタ群ごとにそれらを相互に分離するように上
の半導体層が形成された半導体基板の主面側から基板層
に達するように、例えば選択拡散法によって半導体基板
と同じ導電形で作り込む。この際のドープ濃度は半導体
基板と同程度の比較的高い濃度がよく、これによって分
離層と基板層とは電気的には実質的に同電位に置かれる
ことになる。かかる分離層によって半導体層はＭＯＳト
ランジスタごとないしはＭＯＳトランジスタ群ごとに相
互に電気的に分離されて、前に第３図で述べたようない
わば島状の領域となり、そこに作り込まれる所定導電形
のチャネルをもつＭＯＳトランジスタないしはＭＯＳト
ランジスタ群も半導体基板から見ると相互に電気的に分
離される。

さて、この相互分離された半導体層と分離層ないしは基
板層とは互いに逆導電形であるから、その間に形成され
る半導体接合はいわゆるダイオード接合であって、本発
明においては上述のようにこの半導体接合に常に逆バイ
アス電圧が掛かるように電圧変成回路内の基準電位点を
基板層ないしは分離層に接続するとともに電圧変成回路
の動作電圧をそれに合った極性に選ぶ。逆にいえば、電
圧変成回路の動作電圧が正極性である場合には、半導体
基板すなわち基板層と分離層の導電形をｐ形とし、半導
体層の導電形をｎ形とすればよい。

〔作用〕

上の記載からすでに明らかなように本発明の上記構成に
よれば、相互に分離された半導体層内に作り込まれたＭ
ＯＳトランジスタないしはＭＯＳトランジスタ群に上述
の極性の動作電圧が掛かったとき、該半導体層と基板層
ないし分離層との間の半導体接合には逆バイアス電圧が
掛かるので半導体層とその中に作り込まれたＭＯＳトラ
ンジスタないしＭＯＳトランジスタ群は他のＭＯＳトラ
ンジスタ群とは半導体基板内では相互に電気的に完全分
離されるので、相互間に従来のような横流が生じるおそ
れがなくなる。半導体接合に掛かる逆バイアス電圧はふ
つう半導体層中に空乏層を形成させ、ＭＯＳトランジス
タに掛かる電圧が高くなって逆バイアス電圧値が高くな
ればなる程この空乏層が伸びやすくなるので、電圧変成
回路内の動作電圧の高い部分のＭＯＳトランジスタはよ
り完全に他のＭＯＳトランジスタ群から半導体基板内で
電気的に分離される。

〔実施例〕

以下第１図を参照しながら本発明の実施例を説明するに
先立ち、まず第２図によって本発明が実施される代表的
な電圧変成回路の例についその概要を説明する。

第２図の電圧変成回路は前述のチャージポンプ方式のも
のであって、それへの入力電圧がＥにより出力電圧がV1
〜V4によって示され、これらの出力電圧V1〜V4として入
力電圧Ｅのそれぞれ１〜４倍の電圧が得られるようにな
っている。この回路に含まれるＭＯＳトランジスタには
それぞれ符号Ｔが付されており、その添字内のｐはその
ＭＯＳトランジスタがｐ形チャネルであることを，ｎは
ｎ形チャネルであることを示す。また添字内の数字１〜
４はそれぞれ制御信号S1〜S4により同時に開閉制御され
ることを示し、図ではこの制御信号系が鎖線で示されて
いる。ｐ形チャネルＭＯＳトランジスタは各数字の添字
（１の場合を除く）に対して添字a,bで区別された２個
が設けられており、前者がキャパシタC1〜C3の充電用で
後者が出力電圧の取り出し用ないしはその縦列接続用で
ある。

この電圧変成回路に対して制御信号S1〜S4は順次に与え
られ、図を参照すれば理解されるように、ある制御信号
Si（ｉ＝１〜４）が与えられたときＭＯＳトランジスタ
Tpiaが閉じてキャパシタCi−１が持つ電圧に入力電圧Ｅ
が相加されて、同時に閉じられるＭＯＳトランジスタTp
ibを介して該相加電圧が出力電圧Viとして出力される。
これと同時にＭＯＳトランジスタTniも閉じるので次の
キャパシタCiがこの相加電圧で充電される。電圧変成回
路は制御信号が与えられるつどに同様の動作をするか
ら、出力電圧には逐次入力電圧Ｅが加えられて行き、こ
れによって入力電圧が所望の値の出力電圧に変換され
る。もちろん出力電圧V1〜４を図示のように並列に取り
出す要はなく、例えば入力電圧の４倍の出力電圧が必要
なときは、出力電圧V4のみが取り出される。

第１図はこの第２図の電圧変成回路を例にとって本発明
の実施例を示すもので、図には３個のＭＯＳトランジス
タTni-1,Tpia,Tpibを含む集積回路装置の一部が断面で
示されている。電圧変成回路が正の電圧を扱うものとし
て、図示の半導体基板１にはｐ形の導電性をもつものが
用いられており、この上に公知のエピタキシャル層であ
る半導体層20が付けられている。この半導体層20は半導
体基板１とは逆導電性のｎ形であり、望ましくは高抵抗
性のｎ−層とされる。これに対して半導体基板１は通常
のｐ形である基板層10を形成する。分離層30は基板層10
と同じｐ形であって、半導体層20を含めた半導体基板１
の主面1aから図示のように基板層10に達するように例え
ば公知の選択拡散法によって基板層と同程度のドープ濃
度で作り込まれる。図では、わかりやすいようにこの分
離層30は前述の３個のＭＯＳトランジスタをすべて相互
に分離するように配置されているが、図の左方の２個の
ＭＯＳトランジスタTni-1とTpiaとは実質上同じ回路電
圧で動作するから、図の左側の方の分離層は必ずしも必
要ではない。

分離層30によって相互に分離された半導体層20には図示
のようにそれぞれＭＯＳトランジスタが作り込まれる
が、最左側のＭＯＳトランジスタTni-1はｎ形チャネル
であるからそれ用の半導体層20内にはｐ形の拡散層21が
ＭＯＳトランジスタの作り込みの前に例えば通常の選択
拡散法によりあらかじめ埋め込まれる。この拡散層21も
低ドープ濃度のｐ^-1とするのがよい。ついで各ＭＯＳト
ランジスタのドレンやソースとなるｎ形拡散層22および
ｐ形拡散層23が高ドープ濃度で作り込まれ、これら拡散
層対間の図で鎖線で示されたチャネル形成部の上にはゲ
ート酸化膜42がそれぞれ付けられる。各ＭＯＳトランジ
スタのドレンやソース端子は拡散層22，23に導電接触す
るアルミなどの電極層41から取られ、またゲート端子は
ゲート酸化膜42上のポリシリコン等のゲート電極層43か
ら取られる。

第１図の上側にはこれらの電極層やゲート電極層に対す
る接続の様子が第２図の回路図に対応するように示され
ている。図の左側のｎ形チャネルＭＯＳトランジスタTn
i-1の左方の電極層は基板層10と共通接続された上で、
図示のように電圧変成回路の基準電位点に接続すなわち
接地され、一方図の中央のｐ形チャネルＭＯＳトランジ
スタTpiaの右方の電極層には正の入力電圧Ｅが印加され
る。図で実線で示した他の接続線は、キャパシタCi-1に
対する部分を除いては実際には集積回路装置上のアルミ
層配線等で行なわれ、図の左側への矢印はこれによる前
段（ｉが小）への接続を右側への矢印は後段（ｉが大）
への接続を示している。キャパシタCi-1はふつう集積回
路装置に対して外付けとされ、図の鎖線で示したゲート
電極層に対する接続も電極層に対すると同様な態様でな
される。

前述のように基板層10と分離層30とは同電位にあって接
地電位に置かれ、電圧変成回路の動作中は左の２個のＭ
ＯＳトランジスタTni-1とTpiaの半導体層20には実質上
は入力電圧Ｅと等しい電位が掛かり、右方のＭＯＳトラ
ンジスタTpibの半導体層20には出力電圧Viの高電圧が掛
かる。従って、いずれの半導体層20と基板層10および分
離層30との間の半導体接合面にも入力電圧もしくは出力
電圧に基づく逆バイアス電圧が掛かり、図でハッチング
で示すように高抵抗性の半導体層20の側に空乏層が発生
する。公知のようにこの空乏層はいわば絶縁層であっ
て、これにより各半導体層20従ってその中に作り込まれ
た各ＭＯＳトランジスタは基準電位点に対して電気的に
絶縁され、半導体基板に関しては相互に電気的に分離さ
れた状態で動作する。

〔発明の効果〕 以上の説明からわかるように、本発明によればＣＭＯＳ
回路として構成され入力電圧を所定電圧値の出力電圧に
変換する電圧変成回路を半導体基板内に集積化する集積
回路装置に対し、一方の導電形を有する半導体基板の一
つの主面側に他方の導電形を有する半導体層を形成し、
前記主面側から基板層に達する一方の導電形を有する分
離層により電圧変成回路を構成するＭＯＳトランジスタ
ないしはＭＯＳトランジスタ群ごとに該半導体層を相互
に分離し、該分離された半導体層内にそれぞれ所定導電
形のチャネルを有するＭＯＳトランジスタを作り込むよ
うにしたので、基板層ないしは分離層を電圧変成回路の
基準電位点に接続して電圧変成回路を所定の極性の電圧
下で動作させれば、回路の動作状態において半導体層と
基板層ないしは分離層との間に形成される半導体接合に
逆バイアス電圧が掛かり、各分離された半導体層内に作
り込まれたＭＯＳトランジスタないしはＭＯＳトランジ
スタ群は半導体基板に対しては電気的に完全に相互分離
された状態で動作するので、電圧変成回路内に種々の異
なる動作電圧が含まれていてもＭＯＳトランジスタ間に
無用な電流ないしは横流が生じるおそれがなく、電圧変
成回路は回路設計されたとおりに正常に運転される。

これによって、従来は著しく困難ないしは不可能であっ
た電圧変成回路のＣＭＯＳ集積回路装置内への組込みが
可能となり、従来ＴＴＬ信号部と分離されていたその入
出力回路部をも同一半導体基板に集積化して電子回路系
全体の合理化を図ることができる。

【図面の簡単な説明】

第１図と第２図は本発明の説明用であり、内第１図は第
２図に示した電圧変成回路に本発明による電圧変成回路
用半導体集積回路装置を適用した実施例の集積回路装置
の要部断面図、第２図は電圧変成回路の代表例であるチ
ャージポンプ方式の電圧変成回路の回路図である。第３
図は従来技術によるＣＭＯＳ集積回路装置の模式的断面
図である。図において、 １：半導体基板、1a：半導体基板の主面、10：基板層、
20：半導体層ないしはエピタキシャル層、21：ｐ形拡散
層、22：ＭＯＳトランジスタのドレン，ソース用ｎ形拡
散層、23：ＭＯＳトランジスタのドレン，ソース用ｐ形
拡散層、30：分離層、41：ＭＯＳトランジスタ端子用電
極層、42：ゲート酸化膜、43：ゲート電極層、Ci（ｉ＝
１〜４，以下おなじ）：キャパシタ、Ｅ：電圧変成回路
への入力電圧、Si：制御信号、Tni：ｎ形チャネルＭＯ
Ｓトランジスタ、Tpia,Tpib：Ｐ形チャネルＭＯＳトラ
ンジスタ、Vi：電圧変成回路の出力電圧、である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】ＣＭＯＳ回路として構成され入力電圧を所
   定電圧値の出力電圧に変換する電圧変成回路を半導体基
   板内に集積化してなるものにおいて、一方の導電形を有
   する半導体基板の一つの主面側に他方の導電形を有する
   半導体層を形成し、前記主面側から基板層に達する一方
   の導電形を有する分離層により電圧変成回路を構成する
   ＭＯＳトランジスタないしはＭＯＳトランジスタ群ごと
   に該半導体層を相互に分離し、該分離された半導体層内
   にそれぞれ所定導電形のチャネルを有するＭＯＳトラン
   ジスタを作り込み、基板層ないしは分離層を電圧変成回
   路の基準電位点に接続して該回路の動作状態において半
   導体層と基板層ないしは分離層との間に形成される半導
   体接合に逆バイアス電圧が掛かるようにしたことを特徴
   とする電圧変成回路用半導体集積回路装置。
2. 【請求項２】特許請求の範囲第１項記載の装置におい
   て、電圧変成回路が入力電圧をその整数倍の出力電圧に
   変換する昇圧回路であることを特徴とする電圧変成回路
   用半導体集積回路装置。
3. 【請求項３】特許請求の範囲第１項記載の装置におい
   て、半導体層がエピタキシャル半導体層であることを特
   徴とする電圧変成回路用半導体集積回路装置。
4. 【請求項４】特許請求の範囲第１項記載の装置におい
   て、一方の導電形がｐ形であり、他方の導電形がｎ形で
   あり、電圧変成回路が正の電圧を扱う回路であることを
   特徴とする電圧変成回路用半導体集積回路装置。