JPH0642623B2 - 電圧制御発振器 - Google Patents
電圧制御発振器Info
- Publication number
- JPH0642623B2 JPH0642623B2 JP62058002A JP5800287A JPH0642623B2 JP H0642623 B2 JPH0642623 B2 JP H0642623B2 JP 62058002 A JP62058002 A JP 62058002A JP 5800287 A JP5800287 A JP 5800287A JP H0642623 B2 JPH0642623 B2 JP H0642623B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- constant current
- capacitor
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000007600 charging Methods 0.000 claims description 17
- 230000010355 oscillation Effects 0.000 claims description 14
- 238000010277 constant-current charging Methods 0.000 claims description 9
- 238000001514 detection method Methods 0.000 claims description 7
- 238000007599 discharging Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 101100385088 Drosophila melanogaster Cyp6g1 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明はディジタルテレビ、ディジタルＶＴＲ等に必要
なサンプリングクロックを発生するＰＬＬ回路用ＣＭＯ
Ｓ電圧制御発振器に関する。
なサンプリングクロックを発生するＰＬＬ回路用ＣＭＯ
Ｓ電圧制御発振器に関する。
映像信号のディジタル信号処理において、水平同期信号
あるいはバースト信号に位相ロックされたサンプリング
クロックをＰＬＬ回路により発生させるために、電圧制
御発振器は必要不可欠なものである。
あるいはバースト信号に位相ロックされたサンプリング
クロックをＰＬＬ回路により発生させるために、電圧制
御発振器は必要不可欠なものである。
第３図は電圧制御発振器の従来例の回路図である。
定電流回路２Ｂは帰還型の定電流回路で、基準電圧発生
回路１Ｂと演算増幅器12と基準抵抗Ｒ１とＰチヤネルＭ
ＯＳトランジスタＱ１よりなる。トランジスタＱ１は電
流制御用で、基準抵抗Ｒ１を流れる電流Ｉを制御する。
基準電圧発生回路１Ｂは電源電圧ＶDDをブリーダ抵抗Ｒ
６，Ｒ７で分割して基準電圧Ｖrefを出力する。演算増
幅器12は基準抵抗Ｒ１の一端Ａの電圧ＶDDＩＲ１を基準
電圧Ｖrefと比較し、電流Ｉの変化による点Ａの電圧変
化を反転増幅して、該電流変化を補償するためのゲート
電圧をトランジスタＱ１に供給する。
回路１Ｂと演算増幅器12と基準抵抗Ｒ１とＰチヤネルＭ
ＯＳトランジスタＱ１よりなる。トランジスタＱ１は電
流制御用で、基準抵抗Ｒ１を流れる電流Ｉを制御する。
基準電圧発生回路１Ｂは電源電圧ＶDDをブリーダ抵抗Ｒ
６，Ｒ７で分割して基準電圧Ｖrefを出力する。演算増
幅器12は基準抵抗Ｒ１の一端Ａの電圧ＶDDＩＲ１を基準
電圧Ｖrefと比較し、電流Ｉの変化による点Ａの電圧変
化を反転増幅して、該電流変化を補償するためのゲート
電圧をトランジスタＱ１に供給する。
ＮチャネルＭＯＳトランジスタＱ２は、定電流回路２Ｂ
の負荷で、ＮチャネルＭＯＳトランジスタＱ３，Ｑ６の
それぞれと共にミラー係数１：１のカレントミラー回路
を構成している。したがって、トランジスタＱ３，Ｑ６
の飽和ドレイン電流は定電流Ｉに等しい。また、トラン
ジスタＱ３とカスケードに接続されているＰチャネルＭ
ＯＳトランジスタＱ４のドレイン電流は定電流Ｉに等し
く、さらに、トランジスタＱ４とＰチャネルＭＯＳトラ
ンジスタＱ５はミラー係数が１：１のカレトミラー回路
を構成しているので、トランジスタＱ５の飽和ドレイン
電流も定電流Ｉに等しくなる。ＰチャネルＭＯＳトラン
ジスタＱ７とＮチャネルＭＯＳトランジスタＱ８はいず
れもスイッチングトランジスタでそれぞれ、トランジス
タＱ５，Ｑ６とカスケードに接続され、ゲートはいずれ
も充放電切換制御信号線20に接続されており、またドレ
インはいずれも接続点ＥでコンデンサＣの一つの端子に
接続されている（コンデンサＣの他の端子は電源ＶDDに
接続されている）。したがって、充放電切換制御信号20
が”０”のとき，トランジスタＱ７はオン、トランジス
タＱ８はオフになって、コンデンサＣはトランジスタＱ
５を経由して定電流Ｉで放電される。また、充放電切換
制御信号20が”１”のとき、トランジスタＱ８はオン、
トランジスタＱ７はオフになり、コンデンサＣはトラン
ジスタＱ６を経由して定電流Ｉで充電される。このよう
に、トランジスタＱ５とＱ７は定電流放電回路３を、ま
た、Ｑ６とＱ８は定電流充電回路４を構成している。
の負荷で、ＮチャネルＭＯＳトランジスタＱ３，Ｑ６の
それぞれと共にミラー係数１：１のカレントミラー回路
を構成している。したがって、トランジスタＱ３，Ｑ６
の飽和ドレイン電流は定電流Ｉに等しい。また、トラン
ジスタＱ３とカスケードに接続されているＰチャネルＭ
ＯＳトランジスタＱ４のドレイン電流は定電流Ｉに等し
く、さらに、トランジスタＱ４とＰチャネルＭＯＳトラ
ンジスタＱ５はミラー係数が１：１のカレトミラー回路
を構成しているので、トランジスタＱ５の飽和ドレイン
電流も定電流Ｉに等しくなる。ＰチャネルＭＯＳトラン
ジスタＱ７とＮチャネルＭＯＳトランジスタＱ８はいず
れもスイッチングトランジスタでそれぞれ、トランジス
タＱ５，Ｑ６とカスケードに接続され、ゲートはいずれ
も充放電切換制御信号線20に接続されており、またドレ
インはいずれも接続点ＥでコンデンサＣの一つの端子に
接続されている（コンデンサＣの他の端子は電源ＶDDに
接続されている）。したがって、充放電切換制御信号20
が”０”のとき，トランジスタＱ７はオン、トランジス
タＱ８はオフになって、コンデンサＣはトランジスタＱ
５を経由して定電流Ｉで放電される。また、充放電切換
制御信号20が”１”のとき、トランジスタＱ８はオン、
トランジスタＱ７はオフになり、コンデンサＣはトラン
ジスタＱ６を経由して定電流Ｉで充電される。このよう
に、トランジスタＱ５とＱ７は定電流放電回路３を、ま
た、Ｑ６とＱ８は定電流充電回路４を構成している。
充電々圧検出回路５Ａは差動コンパレータ14A,15A，Ｒ
Ｓフリップフロップ６およびインバータ16,17,18を備
え、接続点Ｅの電圧ＶEを入力する。差動コンパレータ1
4A,15Aは、反転入力端子の接続点Ｂを入力端とし、電源
電圧ＶDDをブリーダ抵抗Ｒ８，Ｒ９およびＲ10で分割し
た分割電圧ＶＣおよびＶＤを２つの閾値電圧とする２レ
ベルコンパレータを構成している。コンパレータ14Aの
出力はインバータ16によって反転されてＲＳフリップフ
ロップ６のセット端子Ｓに、また、コンパレータ15Aの
出力は、直列に接続されたインバータ17および18を介し
てＲＳフリップフロップ６のリセット端子Ｒに接続され
ている。ＲＳフリップフロップ６の出力Ｑは充放電切換
制御信号線20に接続され、出力Ｑまたは反転出力が電
圧制御発振器の発振出力である。
Ｓフリップフロップ６およびインバータ16,17,18を備
え、接続点Ｅの電圧ＶEを入力する。差動コンパレータ1
4A,15Aは、反転入力端子の接続点Ｂを入力端とし、電源
電圧ＶDDをブリーダ抵抗Ｒ８，Ｒ９およびＲ10で分割し
た分割電圧ＶＣおよびＶＤを２つの閾値電圧とする２レ
ベルコンパレータを構成している。コンパレータ14Aの
出力はインバータ16によって反転されてＲＳフリップフ
ロップ６のセット端子Ｓに、また、コンパレータ15Aの
出力は、直列に接続されたインバータ17および18を介し
てＲＳフリップフロップ６のリセット端子Ｒに接続され
ている。ＲＳフリップフロップ６の出力Ｑは充放電切換
制御信号線20に接続され、出力Ｑまたは反転出力が電
圧制御発振器の発振出力である。
いま、ＶＥ＞ＶＣとすると、セット端子Ｓ，リセット端
子Ｒの入力はそれぞれ“１”，“０”になる。したがっ
て、出力Ｑは“１”となり、トランジスタＱ８はオン、
トランジスタＱ７はオフになり、コンデンサＣは充電を
始め、電圧ＶＥは低下する。ＶＣ≧ＶＥ＞ＶＤになる
と、セット端子Ｓおよびセット端子Ｒの入力は、いずれ
も“０”になり出力Ｑは“１”を保持し、充電が継続
し、電圧ＶＥはさらに低下する。ＶＥ≦ＶＤになると、
セット端子Ｓ、リセット端子Ｒの入力はそれぞれ
“０”，“１”になり、トランジスタＱ７はオン、トラ
ンジスタＱ８はオフになり、コンデンサＣは放電を開始
し、充電々圧は低下し、電圧ＶＥは上昇し、ＶＥ＝ＶＣ
になるまで放電が続く。したがって、発振出力Ｑまたは
Ｑは、電圧ＶＥが閾値ＶＣとＶＤとの間を１往復する時
間Ｔを周期として変化する。その周波数は次式で表わ
される。
子Ｒの入力はそれぞれ“１”，“０”になる。したがっ
て、出力Ｑは“１”となり、トランジスタＱ８はオン、
トランジスタＱ７はオフになり、コンデンサＣは充電を
始め、電圧ＶＥは低下する。ＶＣ≧ＶＥ＞ＶＤになる
と、セット端子Ｓおよびセット端子Ｒの入力は、いずれ
も“０”になり出力Ｑは“１”を保持し、充電が継続
し、電圧ＶＥはさらに低下する。ＶＥ≦ＶＤになると、
セット端子Ｓ、リセット端子Ｒの入力はそれぞれ
“０”，“１”になり、トランジスタＱ７はオン、トラ
ンジスタＱ８はオフになり、コンデンサＣは放電を開始
し、充電々圧は低下し、電圧ＶＥは上昇し、ＶＥ＝ＶＣ
になるまで放電が続く。したがって、発振出力Ｑまたは
Ｑは、電圧ＶＥが閾値ＶＣとＶＤとの間を１往復する時
間Ｔを周期として変化する。その周波数は次式で表わ
される。
＝1/T＝I/｛２Ｃ・（ＶＣ−ＶＤ）｝ …(1) 一方、演算増幅器12の２つの入力はイマジナリショート
されているので、 Ｖref＝ＶDD−Ｒ１Ｉ …(2) である。その結果、周波数は次のようになる。
されているので、 Ｖref＝ＶDD−Ｒ１Ｉ …(2) である。その結果、周波数は次のようになる。
＝(VDD/Vref)/{2R1C(VC-VD)}…(3) ここで、 Ｒ６＝Ｒ７，Ｒ８＝Ｒ９＝Ｒ10とすると、 ＝３／（４Ｒ１Ｃ） …(4) である。
式(4)を見てわかるように、発振周波数はＣ・Ｒ１に
より決まり、電源電圧および温度の影響（Ｃ，Ｒ１の温
度特性を除く）を受けない。発振周波数を電圧で制御
するために、トランジスタＱ１のソースに抵抗を介して
制御電圧を印加し、電流Ｉを変化させる。
より決まり、電源電圧および温度の影響（Ｃ，Ｒ１の温
度特性を除く）を受けない。発振周波数を電圧で制御
するために、トランジスタＱ１のソースに抵抗を介して
制御電圧を印加し、電流Ｉを変化させる。
しかし、第３図に示されている構成では、ＣＭＯＳ回路
によって構成されている差動コンパレータ14A,15Aの回
路遅延が問題となり、高周波領域での発振が難かしく、
１MHz以上の発振では差動コンパレータ14A,15Aの代わり
に閾値の異なるインバータを用いるのが通常の方法であ
る。
によって構成されている差動コンパレータ14A,15Aの回
路遅延が問題となり、高周波領域での発振が難かしく、
１MHz以上の発振では差動コンパレータ14A,15Aの代わり
に閾値の異なるインバータを用いるのが通常の方法であ
る。
第４図は閾値が異なるインバータ14,15を用いた電圧制
御発振器の一例を示す回路図である。
御発振器の一例を示す回路図である。
第４図の充電々圧検出回路５においては、インバータ14
は高い閾値ＶＨ，インバータ15は低い閾値ＶＬを持ち、
発振周波数は第３図の電圧制御発振器と同様に次式で
与えられる。
は高い閾値ＶＨ，インバータ15は低い閾値ＶＬを持ち、
発振周波数は第３図の電圧制御発振器と同様に次式で
与えられる。
＝Ｉ／｛２Ｃ・（ＶＨ−ＶＬ）｝ ＝(VDD-Vref)/{2R1C(VH-VL)} …(5) 〔発明が解決しようとする問題点〕 上述のインバータを用いた電圧制御発振器はＣＭＯＳイ
ンバータの閾値が ＶＴＨ＝（βＶＤＤ−βＶＴＰ＋ＶＴＮ）／（１＋β）
…(6) ただし、 VTP,VTN：それぞれＰチャネルＭＯＳトランジスタＮチ
ャネルＭＯＳトランジスタの閾値電圧、 LP,WP,uP：それぞれＰチャネルＭＯＳトランジスタのチ
ャネル長、チャネル幅、移動度、 LN,WN,uN：それぞれＮチャネルＭＯＳトランジスタのチ
ャネル長、チャネル幅、移動度、 と表わせることから明らかなように、発振周波数は電
源電圧変動、温度変動を受け、高安定度を要求される映
像信号用のＰＬＬ回路には、使うことができないという
欠点がある。
ンバータの閾値が ＶＴＨ＝（βＶＤＤ−βＶＴＰ＋ＶＴＮ）／（１＋β）
…(6) ただし、 VTP,VTN：それぞれＰチャネルＭＯＳトランジスタＮチ
ャネルＭＯＳトランジスタの閾値電圧、 LP,WP,uP：それぞれＰチャネルＭＯＳトランジスタのチ
ャネル長、チャネル幅、移動度、 LN,WN,uN：それぞれＮチャネルＭＯＳトランジスタのチ
ャネル長、チャネル幅、移動度、 と表わせることから明らかなように、発振周波数は電
源電圧変動、温度変動を受け、高安定度を要求される映
像信号用のＰＬＬ回路には、使うことができないという
欠点がある。
本発明の目的は高周波数領域で電源電圧変動、温度変動
が少ない高安定なＣＭＯＳ構成の電圧制御発振器を提供
することにある。
が少ない高安定なＣＭＯＳ構成の電圧制御発振器を提供
することにある。
本発明の電圧制御発振器は、閾値電圧が異なり、出力が
全帰還された第１および第２のインバータを有し、第
１、第２のインバータの出力の差に比例した定電流を発
生する定電流回路と、 一方の端子が直流電源に接続されたコンデンサと、 前記定電流回路の定電流を入力電流とするカレントミラ
ー回路と、 カレントミラー回路を介して定電流回路に接続され、充
放電切換制御信号が第１の論理レベルのとき、前記コン
デンサの他方の端子を経由して該コンデンサを放電させ
るために導通され、充放電切換制御信号が第２の論理レ
ベルのとき切断される定電流放電回路と、 カレントミラー回路を介して定電流回路に接続され、前
記充放電切換制御信号が第２の論理レベルのとき前記コ
ンデンサの他方の端子を経由して該コンデンサを定電流
で充電させるために導通され、前記充放電切換制御信号
が第１の論理レベルのとき切断される定電流充電回路
と、 第１、第２のインバータと同等なインバータよりなり、
それぞれのインバータの閾値電圧をそれぞれ第１、第２
の閾値電圧とする２レベルコンパレータを備え、前記コ
ンデンサの充電々圧が第１の閾値電圧以上のときには第
１の論理レベルを、また第２の閾値電圧以下のときには
第２の論理レベルを、さらに前記充電々圧が第１の閾値
電圧よりも低く第２の閾値電圧よりも高いときには直前
の論理レベルを、定電流充電回路および定電流放電回路
の充放電切換制御信号として出力する充電々圧検出回路
とを有し、該充電々圧検出回路の出力を発振出力とす
る。
全帰還された第１および第２のインバータを有し、第
１、第２のインバータの出力の差に比例した定電流を発
生する定電流回路と、 一方の端子が直流電源に接続されたコンデンサと、 前記定電流回路の定電流を入力電流とするカレントミラ
ー回路と、 カレントミラー回路を介して定電流回路に接続され、充
放電切換制御信号が第１の論理レベルのとき、前記コン
デンサの他方の端子を経由して該コンデンサを放電させ
るために導通され、充放電切換制御信号が第２の論理レ
ベルのとき切断される定電流放電回路と、 カレントミラー回路を介して定電流回路に接続され、前
記充放電切換制御信号が第２の論理レベルのとき前記コ
ンデンサの他方の端子を経由して該コンデンサを定電流
で充電させるために導通され、前記充放電切換制御信号
が第１の論理レベルのとき切断される定電流充電回路
と、 第１、第２のインバータと同等なインバータよりなり、
それぞれのインバータの閾値電圧をそれぞれ第１、第２
の閾値電圧とする２レベルコンパレータを備え、前記コ
ンデンサの充電々圧が第１の閾値電圧以上のときには第
１の論理レベルを、また第２の閾値電圧以下のときには
第２の論理レベルを、さらに前記充電々圧が第１の閾値
電圧よりも低く第２の閾値電圧よりも高いときには直前
の論理レベルを、定電流充電回路および定電流放電回路
の充放電切換制御信号として出力する充電々圧検出回路
とを有し、該充電々圧検出回路の出力を発振出力とす
る。
コンデンサが充電され、端子間電圧が第１の閾値ＶT1以
上になると充電々圧検出回路は第１の論理レベルを出力
し、定電流放電回路が導通状態になってコンデンサは放
電されコンデンサの端子間電圧は下降する。コンデンサ
の端子間電圧が第２の閾値ＶT2以下になると充電々圧検
出回路は第２の論理レベルを出力し、定電流充電回路が
導通し、コンデンサは充電され端子間電圧は上昇する。
したがって、充電々圧検出回路の出力の周期Ｔはコンデ
ンサの充放電の周期と一致する。いま、コンデンサの容
量をＣ、充放電電流をＩとすると、周波数は次式で表
わされる。
上になると充電々圧検出回路は第１の論理レベルを出力
し、定電流放電回路が導通状態になってコンデンサは放
電されコンデンサの端子間電圧は下降する。コンデンサ
の端子間電圧が第２の閾値ＶT2以下になると充電々圧検
出回路は第２の論理レベルを出力し、定電流充電回路が
導通し、コンデンサは充電され端子間電圧は上昇する。
したがって、充電々圧検出回路の出力の周期Ｔはコンデ
ンサの充放電の周期と一致する。いま、コンデンサの容
量をＣ、充放電電流をＩとすると、周波数は次式で表
わされる。
＝Ｉ／｛２Ｃ・（ＶT1−ＶT2）｝ …(7) 一方、全帰還された第１、第２のインバータの出力はそ
れぞれＶT1，ＶT2に等しいから、定電流回路によって、
第１、第２のインバータの出力の差に比例した電流Ｉ＝
κ（ＶT1−ＶT2）（κは比例定数）を発生し、カレント
ミラー回路を介してこの定電流回路に接続された定電流
充放電回路によって、コンデンサを充放電させると、 ＝κ／２Ｃ …(8) により、周波数は閾値電圧に依存しない。また、定電
流回路のインバータと、２レベルコンパレータを構成す
るインバータは同等であるから、その温度特性は同じで
ある。したがって、温度変化が閾値電圧におよぼす影響
が相殺され、周波数の温度変化による変動を低減させる
ことができる。
れぞれＶT1，ＶT2に等しいから、定電流回路によって、
第１、第２のインバータの出力の差に比例した電流Ｉ＝
κ（ＶT1−ＶT2）（κは比例定数）を発生し、カレント
ミラー回路を介してこの定電流回路に接続された定電流
充放電回路によって、コンデンサを充放電させると、 ＝κ／２Ｃ …(8) により、周波数は閾値電圧に依存しない。また、定電
流回路のインバータと、２レベルコンパレータを構成す
るインバータは同等であるから、その温度特性は同じで
ある。したがって、温度変化が閾値電圧におよぼす影響
が相殺され、周波数の温度変化による変動を低減させる
ことができる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の電圧制御発振器の第１の実施例の回路
図である。
図である。
本実施例においては、定電流回路２は閾値電圧がＶＨ，
ＶＬのインバータ７、８を有する基準電圧発生回路１を
備え、閾値電圧の差ＶＨ−ＶＬに比例した電流Ｉを発生
する機能を有する。
ＶＬのインバータ７、８を有する基準電圧発生回路１を
備え、閾値電圧の差ＶＨ−ＶＬに比例した電流Ｉを発生
する機能を有する。
全帰還のインバータ７および８はそれぞれインバータ14
および15と同等のもので、それぞれの出力はボルテージ
フォロア９および10の非反転入力に印加されている。ボ
ルテージフォロア10の出力はブリーダ抵抗Ｒ３およびＲ
５によって分割され、分割された電圧に電圧ＶDDがバイ
アスされて演算増幅器11の非反転入力に印加されてい
る。演算増幅器11は抵抗Ｒ４を帰還抵抗とする負帰還差
動増幅器で、その反転入力にはボルテージフォロア９の
出力が抵抗Ｒ２を介して印加され、その出力ｅ０は、定
電流回路２の演算増幅器12の非反転入力に印加されてい
る。インバータ７、インバータ８は全帰還で使用してい
るためにその出力はインバータの閾値電圧となってい
る。したがって、ボルテージフォロア９の出力には、イ
ンバータ７の閾値ＶＨが、ボルテージフォロア10の出力
にはインバータ８の閾値ＶＬが得られ、演算増幅器11の
出力は次のようになる。
および15と同等のもので、それぞれの出力はボルテージ
フォロア９および10の非反転入力に印加されている。ボ
ルテージフォロア10の出力はブリーダ抵抗Ｒ３およびＲ
５によって分割され、分割された電圧に電圧ＶDDがバイ
アスされて演算増幅器11の非反転入力に印加されてい
る。演算増幅器11は抵抗Ｒ４を帰還抵抗とする負帰還差
動増幅器で、その反転入力にはボルテージフォロア９の
出力が抵抗Ｒ２を介して印加され、その出力ｅ０は、定
電流回路２の演算増幅器12の非反転入力に印加されてい
る。インバータ７、インバータ８は全帰還で使用してい
るためにその出力はインバータの閾値電圧となってい
る。したがって、ボルテージフォロア９の出力には、イ
ンバータ７の閾値ＶＨが、ボルテージフォロア10の出力
にはインバータ８の閾値ＶＬが得られ、演算増幅器11の
出力は次のようになる。
ここで、Ｒ２＝Ｒ３，Ｒ４＝Ｒ５とすると、演算増幅器
11の出力は、 ｅ０＝ＶDD−（Ｒ４／Ｒ２）（ＶＨ−ＶＬ） …(10) となり、したがって、抵抗Ｒ１の両端の電位は、 R4/Ｒ２（ＶＨ−ＶＬ） である。その結果、定電流回路２の出力電流は Ｉ＝R4/{R1R2(VH-VL)} …(11) となる。また、発振周波数は ＝Ｒ４／（ＣＲ１Ｒ２） …(12) となり、電源電圧ＶDDや閾値ＶＨ，ＶＬに依存しない。
このように、基準電圧として高い閾値ＶＨと低い閾値Ｖ
Ｌのインバータ７、８の閾値の差電圧ＶＨ−ＶＬを用い
たことにより、発振周波数の電源電圧変動や温度変動
を低減することができる。
11の出力は、 ｅ０＝ＶDD−（Ｒ４／Ｒ２）（ＶＨ−ＶＬ） …(10) となり、したがって、抵抗Ｒ１の両端の電位は、 R4/Ｒ２（ＶＨ−ＶＬ） である。その結果、定電流回路２の出力電流は Ｉ＝R4/{R1R2(VH-VL)} …(11) となる。また、発振周波数は ＝Ｒ４／（ＣＲ１Ｒ２） …(12) となり、電源電圧ＶDDや閾値ＶＨ，ＶＬに依存しない。
このように、基準電圧として高い閾値ＶＨと低い閾値Ｖ
Ｌのインバータ７、８の閾値の差電圧ＶＨ−ＶＬを用い
たことにより、発振周波数の電源電圧変動や温度変動
を低減することができる。
第２図は本発明の電圧制御発振器の第２の実施例の回路
図である。
図である。
本実施例は、第１の実施例において、ＭＯＳトランジス
タＱ１〜Ｑ８の代りにそれとコンプリメンタリなＭＯＳ
トランジスタＱ1A〜Ｑ8Aを用いたものである。
タＱ１〜Ｑ８の代りにそれとコンプリメンタリなＭＯＳ
トランジスタＱ1A〜Ｑ8Aを用いたものである。
演算増幅器12は演算増幅器11が出力する基準電圧Ｅ
0Aと、基準抵抗Ｒ１の一端Ａ１の電圧ＩＲ1Aを比較し、
電流Ｉの変化によって生じた点Ａ１の電圧の変動を反転
増幅してＮチャネルＭＯＳトランジスタＱ1Aのゲートに
出力し、電流Ｉの変化を補償する。したがって、本実施
例の基準電圧発生回路１Ａには第１の実施例のようにバ
イアスＶDDが印加されていない。ＰチャネルＭＯＳトラ
ンジスタＱ2AおよびＱ3A，ＮチャネルＭＯＳトランジス
タＱ4AおよびＱ5A，ＰチャネルＭＯＳトランジスタＱ2A
およびＱ6Aによってそれぞれ構成されている、ミラー係
数１：１のカレントミラー回路は、第１の実施例のＮチ
ャネルＭＯＳトランジスタＱ２およびＱ３，Ｐチャネル
ＭＯＳトランジスタＱ４およびＱ５，ＮチャネルＭＯＳ
トランジスタＱ２およびＱ６によって構成されているカ
レントミラー回路にそれぞれ対応し、それぞれの対応す
るカレントミラー回路の動作は同一である。定電流放電
回路３Ａおよび定電流充電回路４Ａは第１の実施例の定
電流放電回路３および定電流充電回路４と、構成、動作
とも同一である。その他は、第１図の回路と同一であ
る。Ｒ２＝Ｒ３，Ｒ４＝Ｒ５とすると演算増幅器11の出
力ｅ０Ａは（ＶＨ−ＶＬ）R4/R2となり、したがって、
抵抗Ｒ1Aの両端の電圧は（R4/R2（ＶＨ−ＶＬ）とな
り、発振周波数は ＝Ｒ４/(CR1AR2) …(13) となる。第１の実施例は、Ｎウェルプロセスに適し、第
２の実施例は、Ｐウェルプロセスに適している。
0Aと、基準抵抗Ｒ１の一端Ａ１の電圧ＩＲ1Aを比較し、
電流Ｉの変化によって生じた点Ａ１の電圧の変動を反転
増幅してＮチャネルＭＯＳトランジスタＱ1Aのゲートに
出力し、電流Ｉの変化を補償する。したがって、本実施
例の基準電圧発生回路１Ａには第１の実施例のようにバ
イアスＶDDが印加されていない。ＰチャネルＭＯＳトラ
ンジスタＱ2AおよびＱ3A，ＮチャネルＭＯＳトランジス
タＱ4AおよびＱ5A，ＰチャネルＭＯＳトランジスタＱ2A
およびＱ6Aによってそれぞれ構成されている、ミラー係
数１：１のカレントミラー回路は、第１の実施例のＮチ
ャネルＭＯＳトランジスタＱ２およびＱ３，Ｐチャネル
ＭＯＳトランジスタＱ４およびＱ５，ＮチャネルＭＯＳ
トランジスタＱ２およびＱ６によって構成されているカ
レントミラー回路にそれぞれ対応し、それぞれの対応す
るカレントミラー回路の動作は同一である。定電流放電
回路３Ａおよび定電流充電回路４Ａは第１の実施例の定
電流放電回路３および定電流充電回路４と、構成、動作
とも同一である。その他は、第１図の回路と同一であ
る。Ｒ２＝Ｒ３，Ｒ４＝Ｒ５とすると演算増幅器11の出
力ｅ０Ａは（ＶＨ−ＶＬ）R4/R2となり、したがって、
抵抗Ｒ1Aの両端の電圧は（R4/R2（ＶＨ−ＶＬ）とな
り、発振周波数は ＝Ｒ４/(CR1AR2) …(13) となる。第１の実施例は、Ｎウェルプロセスに適し、第
２の実施例は、Ｐウェルプロセスに適している。
以上説明したように本発明は、コンデンサの上限と下限
を限定するコンパレータを構成する２つのインバータと
同等なインバータを全帰還に接続し、この全帰還インバ
ータの出力の差に比例した定電流でコンデンサを充放電
することにより、発振周波数がインバータの閾値電圧ま
たは電源電圧のいずれにも依存しなくなり、発振周波数
の電源電圧変動、温度変動による影響を低減することが
できる効果がある。
を限定するコンパレータを構成する２つのインバータと
同等なインバータを全帰還に接続し、この全帰還インバ
ータの出力の差に比例した定電流でコンデンサを充放電
することにより、発振周波数がインバータの閾値電圧ま
たは電源電圧のいずれにも依存しなくなり、発振周波数
の電源電圧変動、温度変動による影響を低減することが
できる効果がある。
第１図、第２図はそれぞれ本発明の電圧制御発振器の第
１、第２の実施例の回路図、第３図、第４図はそれぞれ
電圧制御発振器の従来例の回路図である。 １，１Ａ…基準電圧発生回路、 ２，２Ａ…定電流回路、 ３，３Ａ…定電流放電回路、 ４，４Ａ…定電流充電回路、 ５…充電々圧検出回路、 ６…ＲＳフリップフロップ、 7,8,14,15,16,17,18…インバータ、 9,10,11,12…演算増幅器、 Ｃ…コンデンサ、 Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗、 Ｑ１〜Ｑ８，Ｑ１Ａ〜Ｑ８Ａ…ＭＯＳトランジスタ。
１、第２の実施例の回路図、第３図、第４図はそれぞれ
電圧制御発振器の従来例の回路図である。 １，１Ａ…基準電圧発生回路、 ２，２Ａ…定電流回路、 ３，３Ａ…定電流放電回路、 ４，４Ａ…定電流充電回路、 ５…充電々圧検出回路、 ６…ＲＳフリップフロップ、 7,8,14,15,16,17,18…インバータ、 9,10,11,12…演算増幅器、 Ｃ…コンデンサ、 Ｒ１，Ｒ２，Ｒ３，Ｒ４，Ｒ５…抵抗、 Ｑ１〜Ｑ８，Ｑ１Ａ〜Ｑ８Ａ…ＭＯＳトランジスタ。
Claims (1)
- 【請求項１】閾値電圧が異り、出力が全帰還された第１
および第２のインバータを有し、第１、第２のインバー
タの出力の差に比例した定電流を発生する定電流回路
と、 一方の端子が直流電源に接続されたコンデンサと、 前記定電流回路の定電流を入力電流とするカレントミラ
ー回路と、 カレントミラー回路を介して定電流回路に接続され、充
放電切換制御信号が第１の論理レベルのとき、前記コン
デンサの他方の端子を経由して該コンデンサを放電させ
るために導通され、充放電切換制御信号が第２の論理レ
ベルのとき切断される定電流放電回路と、 カレントミラー回路を介して定電流回路に接続され、前
記充放電切換制御信号が第２の論理レベルのとき前記コ
ンデンサの他方の端子を経由して該コンデンサを定電流
で充電させるために導通され、前記充放電切換制御信号
が第１の論理レベルのとき切断される定電流充電回路
と、 第１、第２のインバータと同等なインバータよりなり、
それぞれのインバータの閾値電圧をそれぞれ第１、第２
の閾値電圧とする２レベルコンパレータを備え、前記コ
ンデンサの充電々圧が第１の閾値電圧以上のときには第
１の論理レベルを、また第２の閾値電圧以下のときには
第２の論理レベルを、さらに前記充電々圧が第１の閾値
電圧よりも低く第２の閾値電圧よりも高いときには直前
の論理レベルを、前記充放電切換制御信号として出力す
る充電々圧検出回路とを有し、該充電々圧検出回路の出
力を発振出力とする電圧制御発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058002A JPH0642623B2 (ja) | 1987-03-13 | 1987-03-13 | 電圧制御発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058002A JPH0642623B2 (ja) | 1987-03-13 | 1987-03-13 | 電圧制御発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63224410A JPS63224410A (ja) | 1988-09-19 |
| JPH0642623B2 true JPH0642623B2 (ja) | 1994-06-01 |
Family
ID=13071778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62058002A Expired - Lifetime JPH0642623B2 (ja) | 1987-03-13 | 1987-03-13 | 電圧制御発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0642623B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118323A (ja) * | 2015-12-24 | 2017-06-29 | ラピスセミコンダクタ株式会社 | 発振回路 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5345195A (en) * | 1992-10-22 | 1994-09-06 | United Memories, Inc. | Low power Vcc and temperature independent oscillator |
| JP4551862B2 (ja) * | 2005-11-09 | 2010-09-29 | Ｏｋｉセミコンダクタ株式会社 | 温度制御発振器 |
| CN103888137A (zh) * | 2014-03-18 | 2014-06-25 | 深圳创维－Rgb电子有限公司 | 一种振荡器和电子终端 |
| CN105553445A (zh) * | 2015-12-05 | 2016-05-04 | 许昌学院 | 一种应用于开关电源控制电路的时钟信号发生器 |
-
1987
- 1987-03-13 JP JP62058002A patent/JPH0642623B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017118323A (ja) * | 2015-12-24 | 2017-06-29 | ラピスセミコンダクタ株式会社 | 発振回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63224410A (ja) | 1988-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100629196B1 (ko) | 전압 제어 발진 회로 | |
| EP1094609B1 (en) | PLL circuit which can reduce phase offset without increase in operation voltage | |
| US4623851A (en) | Voltage controlled oscillator using flip-flop controlled switching circuits | |
| US6191630B1 (en) | Delay circuit and oscillator circuit using same | |
| US5726588A (en) | Differential-to-CMOS level converter having cross-over voltage adjustment | |
| US6384652B1 (en) | Clock duty cycle correction circuit | |
| JP3281058B2 (ja) | 電圧制御発振回路及び電圧制御発振方法 | |
| US5825209A (en) | Quadrature phase detector | |
| JPH031609A (ja) | 電源電圧に無関係な周波数を有するリング発振器 | |
| US5621360A (en) | Voltage supply isolation buffer | |
| US5760655A (en) | Stable frequency oscillator having two capacitors that are alternately charged and discharged | |
| US4513258A (en) | Single input oscillator circuit | |
| JPH0642623B2 (ja) | 電圧制御発振器 | |
| US5936478A (en) | Voltage-controlled oscillator including a stabilized ring oscillator | |
| KR20030072527A (ko) | 직류-직류 컨버터의 발진기 | |
| JPH0575893A (ja) | 同期分離回路 | |
| JPH08162911A (ja) | 電圧制御発振器 | |
| JP2005286821A (ja) | パルスカウント検波回路 | |
| US6515537B2 (en) | Integrated circuit current source with switched capacitor feedback | |
| JPH06140884A (ja) | Ｃｍｏｓ型半導体ｃｒ発振回路 | |
| JP3671773B2 (ja) | 発振回路 | |
| US20220321110A1 (en) | Oscillator circuit | |
| JPH0730382A (ja) | 電圧制御発振器 | |
| JP2903213B2 (ja) | レベル変換回路 | |
| JP3004701B2 (ja) | 電圧制御発振器 |