JPH0642724B2

JPH0642724B2 - イメージセンサー

Info

Publication number: JPH0642724B2
Application number: JP59098367A
Authority: JP
Inventors: 徳治石田; 寿夫糊田
Original assignee: Minolta Co Ltd
Current assignee: Minolta Co Ltd
Priority date: 1984-05-15
Filing date: 1984-05-15
Publication date: 1994-06-01
Anticipated expiration: 2009-06-01
Also published as: JPS60241007A

Description

【発明の詳細な説明】技術分野この発明はＣＣＤ（電荷結合素子）等の自己走査型イメ
ージセンサーに関する。

従来技術カメラの焦点検出装置に例えばＣＣＤを用いる場合、電
源を投入した後においては、内部に不要電荷が蓄積され
るため、これを排出させた後でなければＣＣＤシフトレ
ジスターから成る蓄積電荷転送部から出力される蓄積電
荷にもとづいて画像信号を得ても、それが正しくイメー
ジセンサー上の被写体像の強度分布に対応せず、撮影レ
ンズの焦点調節状態を正しく検出できない。このため、
焦点検出指令を与えた直後にイニシャライズ動作として
イメージセンサーを空駆動して不要電荷の排出を図る必
要があるが、不要電荷は一回や二回の空駆動では排出し
きれず、通常数回以上の複数回の空駆動が必要とされ
る。一方、通常のイメージセンサー駆動は処理演算回路
から来る制約（Ａ／Ｄ変換器のＡ／Ｄ変換速度など）に
よって一定の速度以上では行うことができないが、上記
のような空駆動を通常駆動と同じ速度で行うと、焦点検
出を開始させるべく指令を与えてから焦点検出が実際に
可能になるまでに長時間が経過することになって、撮影
チャンスを失なう等の問題が生じる。

そこで、空駆動と通常駆動とで速度を切換え、空駆動の
方を高速で行うことが考えられるが、ＣＣＤでは、フォ
トダイオードから成る電荷蓄積部だけでなくＣＣＤシフ
トレジスターから成る電荷転送部にもわずかながら無視
できない光感度があって、最終回の高速の空駆動が終わ
って次に通常駆動を行ったときに、第１回目の通常駆動
により電荷転送部から順次出力される蓄積電荷の大きさ
が電荷転送部自身の光感度が原因してイメージセンサー
上における被写体像の強度分布とは対応しなくなるとい
う問題が生じる。

これを詳しく説明すると、今ＣＣＤを空駆動するには、
それから出力される蓄積電荷を焦点検出には用いないよ
うに処理演算回路を設定した状態（あるいは処理演算を
行ってもその結果をレンズ駆動や表示に用いない状態）
で、転送クロックパルスと呼ばれる２相以上のパルスを
ＣＣＤイメージセンサーに与え、電荷転送部の各セルに
存在する不要電荷をその転送クロックパルスが入力され
る毎に順次セル間で転送して、一番端のセルから排出し
て行く。ここで、転送クロックパルスの周期（これを1/
Ｈとする）は通常駆動よりも短く設定する。又、この
場合、電荷蓄積部の電荷の電荷転送部への転送は禁止し
ておくものとする。最終回の空駆動の場合を考えると、
第１発目の転送クロックパルスで電荷転送部の１番目の
セルの残存電荷が排出される一方、２番目のセルの残存
電荷は１番目のセルに、３番目のセルの残存電荷は２番
目のセルに転送され、Ｍ個のセルが存在すれば、Ｍ番目
のセルの残存電荷は（Ｍ−１）番目のセルに転送され
る。この転送によって、Ｍ番目のセルは空になるが、次
に第２発目の転送クロックパルスによる転送が始まるま
でには(1/H)の時間がかかるため、この期間に自身の
光感度によってわずかながら電荷蓄積を行う。この電荷
は第２発目の転送パルスで（Ｍ−１）番目のセルに転送
されるが、続いて第３発目の転送クロックパルスによる
転送が始まるまでの(1/H)の時間内に（Ｍ−１）番目
−Ｍ番目のセルにおいてそれぞれ自身の光感度による電
荷蓄積が行われる。このようにして、最終回の空駆動で
Ｍ番目の転送クロックパルスによる転送が終わった直後
では、1,2,3…（Ｍ−１）番目のセルには、それぞれそ
れらの光感度により(M-1)/H,(M-2)/H,(M-3)/Ｈ・
・・・・1/Ｈの時間をかけて蓄積された電荷が存在す
ることになる。そしてこの直後に転送クロックパルスの
周期を通常駆動の周期（1/Ｌとする）に切換えて第１
回目の通常駆動を行ったとすれば（通用駆動ではイメー
ジセンサーから出力される電荷にもとづいて処理演算を
行なうように処理演算回路を設定すると共に、電荷蓄積
部から電荷転送部への電荷転送を行わせる）、電荷転送
部の1,2,3・・・・・Ｍ番目のセルの電荷はそれぞれ1/
L,2/L,3/Ｌ・・・M/Ｌの時間をかけて排出さ
れ、それらが順次処理演算回路に入力されて行く。すな
わち、転送クロックパルスの周期が(1/H)から(1/L)
に切換えられた時点でｎ番目のセルに存在するＭ番目の
セルから転送されて来た電荷が電荷転送部の出力端子か
ら出力されるまでには結局(M-n)/H+n/Ｌの時間がか
かることになり、ｎの値によって電荷転送部における電
荷蓄積時間が異なって来る。このことは、電荷蓄積部の
各フォトダイオードから電荷転送部の対応する各セルへ
転送される被写体の強度分布に対応した電荷量の差とは
別に電荷転送部のセル位置に応じた電荷量の差が生じる
ことを意味し、このとき電荷転送部から出力される電荷
にもとづいて画像信号を得、これを処理演算しても正し
い焦点検出は行えない。

目的この発明は、上述した問題を解決し、通常駆動時には常
にイメージセンサー上の被写体強度分布に正しく対応し
た画像信号が得られるイメージセンサーを提供すること
を目的としている。

要旨この発明のイメージセンサーは電荷転送部に残存してい
る電荷を高速で排出（空駆動）した後、引き続いて通常
速度で排出し、その後に電荷蓄積を開始させるようにし
たことを特徴とするものである。

実施例以下にこの発明の一実施例を図面を参照して説明する
が、それに先立ってまず、この発明において、イメージ
センサーの空駆動を複数回高速で行った後通常速度でも
う一回だけ行う理由を上述の例によって説明する。

上述の例で、周期(1/L)の転送クロックパルスでイメ
ージセンサーの空駆動を行った直後の電荷転送部の各セ
ルの蓄積電荷量を考えると、各セル自身の光感度によっ
て、1,2,3・・・・・Ｍ番目のセルには、それぞれ(M-1)
/L,(M-2)/L,(M-3)/Ｌ・・・・1/Ｌの時間をか
けて蓄積された電荷が蓄積されている。この後周期(1/
L)で通常駆動を行うと、各セルの電荷は1/L,2/L,
3/Ｌ・・・・M/Ｌの時間をかけて出力されるから、
結局周期(1/L)での空駆動が終わった時点でｎ番目の
セルに存在するＭ番目のセルから転送されて来た電荷が
電荷転送部の出力端子から出力されるまでは、(M-n)/
L+n/Ｌ＝M/Ｌの時間がかかることになるが、これ
は、ｎの値によって転送部における電荷蓄積時間、すな
わち出力電荷量に差が生じないことを示している。した
がって、通常速度での空駆動を１回行うことによって、
第１回目の通常駆動によって排出される電荷量にイメー
ジセンサー上の被写体像の強度分布に関係しない差が生
じるのを避けることができるから、常に被写体像の強度
分布に対応した画像信号にもとづいて正しい焦点検出を
行うことができるようになる。なお、通常駆動でも先の
通常駆動の終了直後にはｎ番目のセルには(M-n)/Ｌを
かけて蓄積された電荷が存在するが、次の通常駆動でそ
れが出力されるまでの時間は同様にM/Ｌとなり、電荷
転送部の各セルがもつ光感度は画像信号に影響しないこ
とになる。

次にこの発明の一実施例を第１図乃至第11図を参照して
説明する。

まず、この実施例の全体回路を示す第１図において、
(1)は、後述するように、例えばＣＣＤのような自己走
査型イメージセンサーと、画像信号出力回路、輝度モニ
ター用受光素子、輝度モニター回路、及び基準信号発生
回路とを備えた光電変換ブロック、(10)は転送クロック
パルス発生ブロック、(20)は光電変換ブロック(1)から
の信号にもとづいて撮影レンズの焦点調節状態判定の基
礎となるディジタル信号を形成する回路ブロック、(30)
は回路ブロック(20)からのディジタル信号にもとづいて
撮影レンズの焦点調節状態を判別する一方、各回路ブロ
ックの制御動作を行うマイクロコンピュータである。

又、(40)は光電変換ブロック(1)内の輝度モニター回路
の出力にもとづいて、回路ブロック(20)内の増幅器の増
幅率制御を行う一方、光電変換ブロック(1)内の自己走
査型イメージセンサーの電荷蓄積時間（光電流積分時
間）を制御する輝度判定回路、(AN₁)(AN₂)はオア回路(O
R₁)と共にゲート手段を構成するアンド回路、(DF₁)は後
述のフリップフロップ(FF₀)(FF₁)乃至(FF₆)をリセット
するリセットパルスを発生するＤフリップフロップ、(D
F₂)はイメージセンサー内において電荷蓄積部に蓄積さ
れた電荷を転送部へ転送するシフトパルスを発生するＤ
フリップフロップ、(CL₁)は基準クロックパルスを発生
するクロック回路、(FF₀)はＲ−Ｓフリップフロップで
ある。

第２図は上述の光電変換ブロック(1)を示したもので、
フォトダイオード例(P₁)(P₂)(P₃)・・・・(Pn-₂)(Pn-₁)
(Pn)から成るイメージセンサーアレイ(PA)、積分クリア
ゲート(ICG)、シフトゲート(SG)、ＣＣＤシフトレジス
タ(SR)により上述の自己走査型イメージセンサーが構成
されている。ここで、転送部であるＣＣＤシフトレジス
タ(SR)のセル数は電荷蓄積部であるイメージセンサーア
レイ(PA)のフォトダイオード数（画素数）よりも３個多
く、セル(R₁)(R₂)(R₃)は後述の空送り用であり、イメー
ジセンサーアレイ(PA)の各フォトダイオード(P₁)(P₂)(P
₃)・・・(Pn-₂)(Pn-₁)(Pn)の蓄積電荷はセル(R₄)(R₅)(R
₆)・・・(Rn+₁)(Rn+₂)(Rn+₃)にシフトパルスにより転送
される。各フォトダイオードは、第３図に示したよう
に、電源(+V)に対して積分クリアゲート(ICG)に相当す
るスイッチ(S)を介して互に並列接続された一対のダイ
オード(D₁)(D₂)とFET(Q₁₀)から成り、一方のダイオード
(D₁)が光を受けるように設置されている。FET(Q₁₀)はダ
イオード(D₁)の両端の電圧を略一定に保ち、ダイオード
(D₁)の容量分を無視できように設けたもので、そのゲー
トは接地されている。今、スイッチ(S)が閉じるとダイ
オード(D₂)のアノード、カソード間に電荷が蓄積され、
そのアノード電圧は電源電圧に等しくなる。そして、次
にスイッチ(S)が開かれると、ダイオード(D₂)はダイオ
ード(D₁)の光電流によってFET(Q₁₀)を介して放電し、そ
のアノード電圧は時間の経過と共に降下する。すなわ
ち、これはダイオード(D₁)に入射する光の強度に応じた
速度でダイオード(D₂)のカソードに負の電荷が蓄積され
ると考えてよく、したがって、各フォトダイオードは入
射光強度に応じた速度で、電荷の蓄積を行うものとして
説明する。

上記スイッチ(S)は実際には積分クリアゲート(ICG)に入
力される積分クリアパルスによって導通し、そのパルス
が消滅すると不導通となる半導体アナログスイッチで構
成される。シフトゲート(SG)はフォトダイオード(P₁)(P
₂)(P₃)・・・・・(Pn-₂)(Pn-₁)(Pn)の蓄積電荷を後述の
シフトパルスを受けてＣＣＤシフトレジスタ(SR)のセル
(R₄)(R₅)(R₆)・・・(Rn+₁)(Rn+₂)(Rn+₃)に並列的に転送
する。フォトダイオード(P₁)(P₂)(P₃)・・・・・(Pn-₂)
(Pn-₁)(Pn)の電荷蓄積はシフトパルスのシフトゲート(S
G)への入力によって終了する。又、ＣＣＤシフトレジス
タ(SR)は後述の転送クロックパルス（φ₁）（φ₂）が入
力される毎に、転送クロックパルス（φ₁）の立下りで
１セル分の蓄積電荷を順次後述の画像信号出力回路へ出
力する。なお、イメージセンサーアレイ(PA)の一端から
数えて所定個（10個）のフォトダイオード(P₁)(P₂)・・
・・・(P₁₀)はアルミニウム膜で覆われており、後述の
ように画像信号の基準レベル設定用として用いられる。
第２図の(T₈)(T₉)は上述のイメージセンサー、回路(MC)
(RS)(VS)に電源(+V)を供給するための電源端子である。
又、(AN₀)は転送クロックパルス（φ₁）と同期するシフ
トパルスのみを通過させるために設けたアンド回路であ
る。

ところで、イメージセンサーアレイ(PA)をカメラにおい
てどのような位置に配置するかは、焦点検出方式によっ
て異なる。第４図は、この発明を適用可能な焦点検出光
学系の一例を示しており、(TL)は撮影レンズ、(CL)はコ
ンデンサーレンズ、(L₁)(L₂)は撮影レンズ(TL)の主光軸
(l)に関して対称に配置された一対の再結像レンズ、(M)
はマスク、(F)はカメラのフィルム面と等価な撮影レン
ズ(TL)の予定結像面である。この光学系によれば、撮影
レンズ(TL)により予定結像面(F)上乃至はその前後に被
写体像が結像されると、再結像レンズ(L₁)(L₂)がその被
写体像をイメージセンサーアレイ(PA)上に第１、第２像
として再形成するが、イメージセンサーアレイ(PA)上で
のその第１、第２像の間隔は撮影レンズ(TL)の焦点調節
状態、すなわちそれによって形成される被写体像の予定
結像面(F)に対するずれ状態によって変化する。したが
って、イメージセンサーアレイ(PA)の各画素の出力にも
とづいて第１、第２像の間隔を検出すれば撮影レンズ(T
L)の焦点調節状態を示すデフォーカス量及びデフォーカ
ス方向を判定できるが、それに必要な出力処理方法につ
いては後述する。なお、第４図において、イメージセン
サーアレイ(PA)は、コンデンサーレンズ(CL)及び一対の
再結像レンズ(L₁)(L₂)に関して予定結像面(F)と共役な
位置乃至はその近傍に配置される。

再び第２図において、(MP)は輝度モニター用の受光素子
であるフォトダイオード、(MC)は輝度モニター回路、(R
S)は基準信号発生回路、(VS)は画像信号出力回路であ
る。輝度モニター回路(MC)はFET(Q₁)(Q₂)(Q₃)とコンデ
ンサー(C₁)から成る。ＦＥＴ(Q₁)はそのゲートが上記イ
メージセンサーの積分クリアゲート(ICG)に接続されて
おり、その積分クリアゲート(ICG)を通過した積分クリ
アパルスによって導通し、これによりコンデンサー(C₁)
が電源電圧(+V)のレベルまで充電される。FET(Q₁)とコ
ンデンサ(C₁)の接続点(J₁)はFET(Q₁₂)を介してフォトダ
イオード(MP)のアノードに接続される一方、FET(Q₂)の
ゲートに接続されている。FET(Q₁₂)はゲートが接地され
ており、フォートダイオード(MP)の両端の電圧を略一定
に保ち、その容量分の影響を無視することができるよう
に設けられている。FET(Q₂)(Q₃)は電源に対して互に直
列接続され、出力インピーダンスが低く、入力インピー
ダンスの高いバッファを構成しており、FET(Q₃)はソー
スフォロアーで用いられているため、FET(Q₂)(Q₃)の接
続点から引出された出力端子(T₁)からは、接続点(J₁)の
電位に対応した電圧(Vm)が出力される。上記積分クリア
パルスが消滅するとFET(Q₁)は不導通となり、コンデン
サ(C₁)はフォトダイオード(MP)の光電流によって放電さ
れ、それに応じて端子(T₁)の出力電圧が降下する。第５
図はこの端子(T₁)の出力電圧の時間的変化を示したもの
であり、(l₁)(l₂)(l₃)(l₄)(l₅)は輝度によって電圧降下
の速度が変化することを示している。(RN)で示す立上り
は、積分クリアパルスによる誘導ノイズを表わす。

基準電圧発生回路(RS)は、FET(Q₄)(Q₅)(Q₆)及びコンデ
ンサ(C₂)とから成るが、これらは上述のFET(Q₁)(Q₂)
(Q₃)及びコンデンサ(C₁)と夫々同じ特性を備えており、
その回路接続も輝度モニター回路(MC)におけるFET(Q₁)
(Q₂)(Q₃)及びコンデンサ(C₁)の回路接続と同じである。
但し、FET(Q₄)とコンデンサ(C₂)の接続点(J₂)にはFET(Q
₅)のゲートが接続されているだけであり、したがって、
FET(Q₂)(Q₃)と同様に出力インピーダンスが低く、入力
インピーダンスが高いバッファを構成しているFET(Q₅)
(Q₆)の接続点から引出した出力端子(T₂)から出力される
電圧信号は積分クリアパルスの消滅後も第５図に示した
ように一定に保たれる。すなわち、積分クリアパルスの
消滅直後(t₀)における接続点(J₁)(J₂)の電位は上述のよ
うにFET(Q₁)(Q₂)(Q₃)及びコンデンサ(C₁)とFET(Q₄)(Q₅)
(Q₆)及びコンデンサ(C₂)の特性が夫々同じであることか
ら互に等しいので、端子(T₂)から出力される電圧信号は
端子(T₁)から出力される電圧信号の輝度に依存した降下
量を求めるための基準電圧(Vref)として用いることがで
きる。

画像信号出力回路(VS)はFET(Q₇)(Q₈)(Q₉)及びコンデン
サ(C₃)から成り、好ましくは、これらにもFET(Q₁)(Q₂)
(Q₃)及びコンデンサ(C₁)と夫々同じ特性のものを用い
る。但し、回路接続においては、FET(Q₇)のゲートには
転送クロックパルス（φ₁）が印加されるようになって
おり、又、FET(Q₇)とコンデンサ(C₃)の接続点(J₃)はFET
(Q₈)のゲート及びイメージセンサーのＣＣＤシフトレジ
スタ(5)の転送端子に接続されている。このため、１個
の転送パルス（φ₁）が入力される毎にFET(Q₇)が導通し
てコンデンサ(C₃)は電源電圧(+V)のレベルまで充電さ
れ、画像信号出力回路(VS)がリセットされるが、その各
転送パルス（φ₁）により転送されるＣＣＤシフトレジ
スタ(5)の蓄積電荷に応じて繰返して放電し、結局、低
出力インピーダンス高入力インピーダンスのバッファを
構成しているFET(Q₈)と(Q₉)の接続点から引出された出
力端子(T₃)からは、イメージセンサーの画素である各フ
ォトダイオードの蓄積電荷に対応した出力が順次電圧信
号(V_os)として出力され、それらが全体で画像信号を形
成する。

なお、上述の回路(MC)(RS)(VS)における(C₁)(C₂)(C₃)は
説明の便宜上コンデンサであるとして説明したが、ダイ
オードのＰＮ接合に置換えることができ、これらの回路
を集積化する場合には、夫々ダイオードとして製作す
る。又、モニター用受光素子であるフォトダイオード(M
P)はイメージセンサーアレイ(PA)の近傍に撮影レンズを
通過した光の一部を受光するように配置される。

次に第１図を再び参照して、転送クロックパルス
（φ₁）（φ₂）を発生する転送クロックパルス発生ブロ
ック(10)の回路構成の例を説明する。(FF₁)(FF₂)・・・
(FF₆)は分周回路を形成するフリップフロップ回路であ
り、初段のフリップフロップ(FF₁)のＴ入力にはクロッ
ク回路(CL₁)からのクロックパルス（周期２μ秒）が入
力される。フリップフロップ(FF₃)(FF₄)(FF₅)(FF₆)のＱ
出力はオア回路(OR₂)にて夫々入力されており、そのオ
ア回路(OR₂)の出力はアンド回路(AN₄)の一方の入力に入
力される。アンド回路(AN₄)のもう一方の入力はインバ
ータ(IN₁)を介してマイクロコンピュータ(30)の端子(T
₂₂)に接続されていて、端子(T₂₂)が“０”の信号を出力
するとき、このアンド回路(AN₄)からはオア回路(OR₂)の
出力が出力される。一方、アンド回路(AN₅)は一方の入
力がフリップフロップ(FF₂)のＱ出力に接続され、他方
の入力が上述の端子(T₂₂)に接続されており、したがっ
て上述の端子(T₂₂)が“１”の信号を出力するとき、フ
リップフロップ(FF₂)のＱ出力を出力する。ここで、フ
リップフロップ(FF₂)のＱ出力は周期８μ秒のクロック
パルスである。オア回路(OR₃)は、アンド回路(AN₄)(A
N₅)のいずれかの出力信号が“１”のとき“１”の信号
を転送クロックパルス（φ₂）として光電変換ブロック
(1)内のＣＣＤシフトレジスタ(SR)へ出力する。又、オ
ア回路(OR₃)にはインバータ(IN₂)が接続されていて、こ
のインバータ(IN₂)は（φ₂）とは逆位相の信号を転送ク
ロックパルス（φ₁）として光電変換ブロック(1)内のＣ
ＣＤシフトレジスタ(SR)及び画像信号出力回路(VS)へ出
力する（第２図参照）。なお、マイクロコンピュータ(3
0)の端子(T₂₂)からの“１”の信号は高速でのイメージ
センサーの空駆動を行わせるための信号である。

第６図は輝度判定回路(40)及び回路ブロック(20)の一例
を示している。この図で(T₁₀)(T₁₁)(T₁₂)は夫々第２図
の端子(T₁)(T₂)(T₃)に接続される端子であり、端子(T₃)
(T₄)はバッファ(B₂)を介して端子(T₁₁)に接続されてい
る。このような回路接続であれば、接続点(J₄)(J₅)(J₆)
(J₇)には端子(T₁₁)に印加される上述の基準電圧発生回
路(RS)の電圧(Vref)から夫々抵抗(R₁)(R₂)(R₃)(R₄)での
電圧降下を差引いた電圧が発生しており、抵抗(R₁)(R₂)
(R₃)(R₄)の抵抗値及び定電流源(I₁)(I₂)(I₃)(I₄)の電流
値を選ぶことによって、端子(T₁₀)に入力される上述の
輝度モニター回路(MC)の出力電圧(Vm)の電圧降下の程度
に応じて、比較器(AC₁)(AC₂)(AC₃)(AC₄)の出力が順次
“０”から“１”に反転する。(DF₃)(DF₄)(DF₅)は夫々
Ｄ入力が比較器(AC₁)(AC₂)(AC₃)の出力に接続されたＤ
フリップフロップであり、これらのＣＰ入力にはＤフリ
ップフロップ(DF₂)からのシフトパルスが入力される。
シフトパルスが発生するのは、後述の如く、端子(T₁₄)
が“１”に立上った時、又は積分クリアパルスの立下り
から所定時間（100ｍ秒）経過してマイクロコンピュー
タ(30)の端子(T₁₈)が“１”に立上ったときである。

そして、そのシフトパルスが入力されると、Ｄフリップ
フロップ(DF₃)(DF₄)(DF₅)は、直前の比較器(AC₁)(AC₂)
(AC₃)の出力を夫々Ｑ出力に出力し、出力からは反転
出力を出力する。(AN₆)は一方の入力がＤフリップフロ
ップ(DF₃)のＱ出力に、もう一方の入力がＤフリップフ
ロップ(DF₄)の出力に接続されたアンド回路、(AN₇)は
一方の入力がＤフリップフロップ(DF₄)のＱ出力に、も
う一方の入力がＤフリップフロップ(DF₅)の出力に接
続されたアンド回路であり、アンド回路(AN₆)(AN₇)の出
力(b)(c)、Ｄフリップフロップ(DF₃)の出力(a)、(DF₅)
のＱ出力(d)、さらに比較器(AC₄)の出力(e)が輝度判定
回路(40)の出力となる。すなわち、それらの出力がモニ
ター用受光素子(PM)で検出した輝度レベルを示す信号と
なる。

これを第５図を参照してさらに詳しく説明すると、第５
図で(l₁)(l₂)(l₃)(l₄)は積分クリアパルス消滅時点(t₀)
から上述の所定の時間（100m秒）経過時点(t₃)までに生
じる電圧降下が夫々0.35Ｖ未満の場合、0.35Ｖから0.7
Ｖ未満の場合、0.7Ｖから1.4Ｖ未満の場合、1.4Ｖから
2.8Ｖ未満の場合の輝度モニター回路(MC)の出力電圧変
化を示しており、又、(l₅)は積分クリアパルス消滅時点
(t₀)から上述の所定時間（100m秒）経過前の時点(t₂)で
2.8Ｖの電圧降下が生じる場合の同モニター回路(MC)の
出力電圧変化を示している。(l₁)(l₂)(l₃)(l₄)(l₅)のい
ずれの電圧降下となるかは上述のようにモニター用受光
素子(MP)の光電流の大きさに依存しており、輝度モニタ
ー回路(MC)の出力電圧変化が(l₁)(l₂)(l₃)(l₄)のように
なる場合は低輝度の場合、(l₅)のようになる場合は高輝
度の場合である。今、端子(J₄)(J₅)(J₆)(J₇)の電圧が夫
々端子(T₁₁)に入力される基準電圧発生回路(RS)の出力
電圧(Vref)よりも、夫々0.35Ｖ、0.7Ｖ、1.4Ｖ、2.8Ｖ
低くなるように、上述の抵抗(R₁)(R₂)(R₃)(R₄)の抵抗値
及び定電流源(I₁)(I₂)(I₃)(I₄)の電流値を設定すると、
シフトパルス発生後における(l₁)(l₂)(l₃)(l₄)(l₅)に対
応したＤフリップフロップ(DF₃)(DF₄)(DF₅)のＱ出力、
出力、及び輝度モニター回路(MC)の出力(a)(b)(c)(d)
(e)は次の第１表に示す通りとなる。

なお、(l₅)の場合、比較器(AC₄)の出力(e)は積分クリア
パルス消滅時点(t₀)から所定時間（100m秒）が経過する
前の時点(t₂)で“０”から“１”になり、端子(T₁₄)を
“１”として、Ｄフリップフロップ(DF₂)にシフトパル
スを発生させる。

第６図の残りの回路は第１図の回路ブロック(20)を構成
する。(22)はバッファ(B₃)を介して端子(T₁₂)から入力
される画像信号出力回路(VS)の出力電圧(V_os)と、バッ
ファ(B₂)を介して端子(T₁₁)から入力される基準信号発
生回路(RS)の出力電圧(Vref)との差に対応する出力(V₁)
を発生する減算回路である。(24)はイメージセンサーア
レイ(PA)におけるアルミニウム膜で覆われ所定個（10
個）分のフォトダイオード(P₁)から(P₁₀)のうち両端の
ダイオード(P₁)(P₁₀)を除いたものの蓄積電荷に対応す
る画像信号のピーク値(V₂)（最低レベルの画素信号）を
検知し、それをラッチして出力するピーク値検出回路で
あり、これにより、アルミニウム被膜で覆われていな
い、上述の第１第２像を受けているイメージセンサーア
レイ(PA)におけるフォトダイオードの蓄積電荷に対応す
る画素信号に対し、基準レベルとなる信号V₂が形成され
る。すなわち、マイクロコンピュータ(30)は、転送クロ
ックパルス（φ₁）（φ₂）によりＣＣＤシストレジスタ
(SR)から順次蓄積電荷が画像信号出力回路(VS)に転送さ
れる場合、セル(R₅)の蓄積電荷の転送開始と同時にサン
プル指定パルスをデータバス(DB₁)を介して端子(T₁₅)に
出力し、次いでセル(R₁₂)の蓄積電荷の転送終了と同時
にサンプル指定リセットパルスをデータバス(DB₁)を介
して端子(T₁₆)に出力する。したがって、ピーク値検出
回路(24)はセル(R₅)から(R₁₂)の蓄積電荷、換言すれば
フォトダイオード(P₂)から(P₉)の蓄積電荷の対応する画
像信号を取込み、それらのうちのピーク値を検出するこ
とになる。

(26)は回路(22)及び(24)の出力信号(V₁)(V₂)を差動増幅
する増幅器であり、その増幅率が上述の輝度判定回路(4
0)の出力(a)(b)(c)(d)によって制御されるように構成さ
れた増幅器である。この増幅器において、(OP)は演算増
幅器であり、その入力端子(f)(g)は入力抵抗(R₅)(R₆)を
介して回路(22)及び(24)に夫々接続されている。(R₇)乃
至(R₁₄)は演算増幅器(OP)の増幅率設定のために設けら
れた抵抗であり、(R₅)(R₆)(R₇)(R₈)(R₁₁)(R₁₂)の抵抗値
をｒとするとき、(R₉)(R₁₃)は2rの抵抗値、(R₁₀)(R₁₄)
は4rの抵抗値をもっている。(AS₁)乃至(AS₈)はアナログ
スイッチであり、このうち(AS₁)乃至(AS₄)は出力(a)(b)
(c)(d)に応じて抵抗(R₇)乃至(R₁₀)を選択的に有効化し
て演算幅器(OP)の帰還抵抗値を設定するのに対し、(A
S₅)乃至(AS₈)は出力(a)(b)(c)(d)に応じて抵抗(R₁₁)乃
至(R₁₄)を選択的に有効化して同増幅器(OP)のバイアス
抵抗値を設定する。すなわち、上述(l₁)(l₂)(l₃)(l₄)(l
₅)の各電圧降下が生じる場合のそれらのアナログスイッ
チの状態及び有効化される抵抗は次の第２表の通りとな
る。

上表においてはＡは演算増幅器(OP)の増幅率で、この増
幅器(OP)の出力電圧は、Ｖout＝Ｅ＋（V₁−V₂）×Ａで表わされ、これがA/D変換
器(ADC)に入力される。但し、Ｅは定電圧源(E)の電圧で
あり、A/D変換器(ADC)の入力レベル範囲に合わせて適当
に設定される。そして、各画素信号に対応したA/D変換
器(ADC)の該出力は第１図のマイクロコンピュータにデ
ータバス(DB₁)を介して取込まれ、所定のプログラムに
もとづくディジタル演算によって、撮影レンズの焦点調
節状態が検出される。このように、第１図の増幅器(26)
は輝度判定回路(40)の出力に応じて増幅率を変化させ、
A/D変換器(ADC)での信号処理に適した信号を出力するか
ら、広範な輝度域で撮影レンズの焦点状態の調節が可能
である。

再度第１図について説明すると、マイクロコンピュータ
(30)の端子(T₁₇)は積分クリアパリスの出力端子であ
る。又、マイクロコンピュータ(30)の端子(T₁₉)から
は、シフトパルスの発生を許可する場合“１”の信号が
出力され、後述のようにイメージセンサーアレイ(PA)か
らＣＣＤシフトレジスタ(SR)への蓄積電荷の転送中はシ
フトパルスの発生を禁止する信号“０”が出力される。
さらにマイクロコンピュータ(30)の端子(T₁₈)からは、
積分クリアパルスの消滅時点(t₀)から上述の所定時間が
経過すると“１”の信号が出力され、この信号に応答し
てＤフリップフロップ(DF₂)からシフトパルスが発生す
る。端子(T₁₇)から出力される積分クリアパルスは端子
(T₆)を介して光電変換ブロック(1)におけるイメージセ
ンサーの積分クリアゲート(ICG)に入力される一方、フ
リップフロップ(FF₀)をセットし、そのＱ出力を“１”
にして、アンド回路(AN₁)を開かせる。又、フリップフ
ロップ(FF₀)がセットされた状態で端子(T₁₉)からシフト
パルスの発生を許可する“１”の信号が出力されると、
アンド回路(AN₂)も開かれる。輝度判定回路(40)の出力
端子(T₁₄)からは、第５図の(l₅)で示される場合のよう
に被写体輝度が高い場合のみ、積分クリアパルスの消滅
時点(t₀)から所定時間（100m秒）経過する前の時点(t₂)
で“１”の信号(e)が出力される。これに対し、第５図
の(l₁)(l₂)(l₃)(l₄)で示される場合のように、被写体輝
度が低い場合は、マイクロコンピュータ(30)の端子
(T₁₈)の出力が(t₃)の時点で“１”となり、輝度判定回
路(40)の出力端子(T₁₅)の出力(e)は“０”に保たれる。
したがって、被写体輝度が高い場合はアンド回路(AN₂)
の出力が(t₂)の時点で“１”になり、被写体輝度が低い
場合は(t₃)の時点でアンド回路(AN₁)の出力が“１”に
なり、いずれか一方の“１”の出力がオア回路(OR₁)を
介してＤフリップフロップ(DF₁)のＤ入力に入力され
る。このＤフリップフロップのＣＫ（クロック）入力に
はクロック回路(CL₁)からの基準クロックパルス（周期
２μ秒）が入力されているため、第７図に示すように、
Ｄ入力に“１”の信号が入力された直後のその基準クロ
ックパルスの立下りでＤフリップフロップ(DF₁)のＱ出
力は“１”となり、フリップフロップ(FF₀)がリセット
され、開かれていたアンド回路(AN₁)又は(AN₂)が閉じる
と共に、転送クロックパルス発生ブロック(10)内のフリ
ップフロップ(FF₁)乃至(FF₆)がリセットされ、それらの
Ｑ出力(Q₁)乃至(Q₆)がすべて“０”になる。そして、ア
ンド回路(AN₁)又は(AN₂)がそのようにして閉じると、次
の基準クロックパルスの立下りでＤフリップフロップ(D
F₁)のＱ出力は“０”に戻り、結局そのＱ出力からは２
μ秒の時間幅の正パルスが出力されたことになる。この
正パルスがリセットパルスである。一方、Ｄフリップフ
ロップ(DF₂)はＤフリップフロップ(DF₁)のＱ出力が
“１”になった直後のクロック回路(CL₁)からの基準ク
ロックパルスの立下りでＱ出力が“１”になり、Ｄフリ
ップフロップ(DF₁)のＱ出力が“０”に戻った直後の同
クロック回路の基準パルスの立下りでＱ出力が“０”に
戻る。したがってＤフリップフロップ(DF₂)のＱ出力に
は、リセットパルスの立下りと同期して立上る２μ秒の
時間幅の正パルスが生じるが、これがシフトパルスであ
る。このシフトパルスはマイクロコンピュータ(30)の端
子(T₂₁)に入力されると共に、端子(T₇)を介して光電変
換ブロック(1)におけるイメージセンサーのシフトゲー
ト(SG)に入力され、さらには輝度判定回路(40)の端子(T
₁₃)にも入力される。

以上は第１図の全体の回路構成とそれを構成する回路ブ
ロックについての説明であるが、次に全体の作動を説明
するに先立ち、第７図、第８図、第９図を参照して各部
での信号について説明しておく。

第７図はＤフリップフロップ(DF₁)のＱ出力に生じるリ
セットパルスによりリセットされた直後のフリップフロ
ップ(FF₁)乃至(FF₆)の出力も、転送クロックパルス（φ
₁）及びＤフリップフロップ(DF₂)のＱ出力であるシフト
パルスの関係を示している。上述のようにリセットパル
スの立上りでフリップフロップ(FF₁)乃至(FF₆)がリセッ
トされ、それらのＱ出力(Q₁)乃至(Q₆)はすべて“０”と
なる。これにより、オア回路(OR₂)の出力は“０”とな
るから、転送クロックパルス（φ₂）は“０”に立下
り、逆に転送クロックパルス（φ₁）は“１”に立上
る。そして、２μ秒が経過すると、リセットパルスが立
下り、これと同時にシフトパルスが“１”に立上って、
このシフトパルスはさらに２μ秒後に“０”に立下る。
次にオア回路(OR₂)の出力が“１”となるのは、フリッ
プフロップ(FF₃)のＱ出力(Q₃)が“１”になるときであ
って、これはリセットパルスが“０”に立下ってから８
μ秒後であり、結局、転送クロックパルス（φ₁）は10
μ秒“１”の状態に保たれる。シフトパルスはこの転送
クロックパルス（φ₁）が“１”の状態にある間に発生
して消滅する。このように、(t₂)又は(t₃)の時点の直後
に転送クロックパルス発生ブロック(10)をリセットし、
新たに出力される転送クロックパルス（φ₁）が継続し
ている間にシフトパルスを発生させるのは、イメージセ
ンサアレイ(PA)におけるフォトダイオードアレイ(P₂)(P
₃)・・・(Pn-₂)(Pn-₁)(Pn)の電荷蓄積（積分）の終了時点
が不必要に遅くなるのを避けるためである。これを仮に
(t₂)又は(t₃)の時点の後に第１番目に発生する転送クロ
ックパルス（φ₁）に同期してシフトパルスを発生させ
た場合、(t₂)又は(t₃)の時点から最大でほぼ転送クロッ
クパルスの１周期の時間フォトダイオード(P₁)(P₂)(P₃)
・・・(Pn-₂)(Pn-₁)(Pn)の電荷蓄積が不必要に行われる可
能性があり、被写体がきわめて明るい場合には電荷蓄積
が飽和して、正しい画像信号が得られなくなる恐れがあ
る。又、(t₂)又は(t₃)の時点の後のどの時点でシフトパ
ルスが発生するかも必ずしも一定しないから、画像信号
レベルが一定しない問題も生じる恐れがある。これに対
し、第７図では(t₂)又は(t₃)の時点から基準クロックパ
ルスの２周期（４μ秒）内には必ずシフトパルスが発生
するから、そのような恐れは皆無である。

第８図は空駆動時における転送クロックパルス（φ₁）
とマイクロコンピュータ(30)の端子(T₁₇)(T₂₂)からの出
力の関係を示したもので、電源投入によってクロック回
路(CL₁)が周期２μ秒のクロックパルスを出力し、フリ
ップフロップ(FF₂)のＱ出力(Q₂)から周期８μ秒のクロ
ックパルスが出力されている。この状態でマイクロコン
ピュータ(30)に焦点検出開始のスタート信号を与える
と、端子(T₂₂)から“１”の信号が出力され、アンド回
路(AN₅)が開かれて、フリップフロップ(FF₂)のＱ出力(Q
₂)がアンド回路(AN₅)、オア回路(OR₃)を介して転送クロ
ックパルス（φ₂）として出力され、インバータ(IN₂)か
らはそれを反転した転送クロックパルス（φ₁）が出力
される。したがって、（φ₁）（φ₂）の周期は８μ秒で
あり、（φ₁）の立下り毎にＣＣＤシフトレジスタ(SR)
での電荷転送が行われる。一方、マイクロコンピュータ
(30)は端子(T₂₂)から“１”の信号を出力すると同時に
内部のタイマーを所定の高速での空駆動クロック周期Tx
(8μ秒×(SR)のセル数Ｎ×高速空駆動回数）にセット
し、その空駆動時間Tx内においては、端子(T₁₇)からの
積分クリアパルスの発生及び端子(T₁₉)からのシフトパ
ルス発生許可信号の発生を禁止すると共に、データバス
(DB₁)を介して受取るA/D変換回路(ADC)からの信号の演
算を行わないか、あるいは演算を行ってもその演算結果
を撮影レンズ(TL)の駆動や焦点検出表示のために出力し
ない。高速での空駆動時間Txが経過すると、端子(T₂₂)
の出力は“０”に立下がり、これによりアンド回路(A
N₅)が閉じる代わりにアンド回路(AN₄)が開かれ、オア回
路(OR₂)の出力がアンド回路(AN₄)、オア回路(OR₃)を介
して転送クロックパルス（φ₂）として出力され、イン
バータ(IN₂)からはそれを反転した転送クロックパルス
（φ₁）が出力される。ここで、オア回路(OR₂)の出力
は、フリップフロップ(FF₃)(FF₄)(FF₅)(FF₆)のＱ出力(Q
₃)(Q₄)(Q₅)(Q₆)の論理和であって、この場合の（φ₁）
は第８図に示したように周期128μ秒のパルスとなる。
一方、(T₂₂)の出力を“０”にすると同時に、マイクロ
コンピュータ(30)は、内部のタイマーを通常速度での空
駆動時間Ty(128μ秒×(SR)のセル数Ｎ）に再びセット
し、この空駆動時間が経過すると、端子(T₁₇)から積分
クリアパルスを出力し、続いて端子(T₁₉)からシフトパ
ルス発生許可信号を出力する（イメージセンサーアレイ
はこれにより電荷蓄積を開始）。

第９図は通常駆動に移行した後の画像信号出力回路(VS)
及び増幅器(26)の出力を転送クロックパルス（φ₁）
（φ₂）及び基準信号発生回路(RS)の出力と共に示して
いる。

第９図において、シフトパルスの発生によりフォトダイ
オード(P₁)(P₂)(P₃)・・・(Pn-₂)(Pn-₁)(Pn)の蓄積電荷が
ＣＣＤシフトレジスタ(SR)に並列的に転送され、第１番
目の転送クロックパルス（φ₁）の立下りでセル(R₁)の
電荷が画像信号出力回路(VS)に転送される。その結果画
像信号出力回路(VS)は端子(T₃)にセル(R₁)の電荷に対応
した出力(Vos₁)を出力する。以後転送クロックパルス
（φ₁）が立下る毎に、セル(R₂)(R₃)・・・(Rn+₃)の電荷に
対応した出力(Vos₂)(Vos₃)・・・(Vos(n+3)が順次画像信号
出力回路(VS)から出力される。それらの出力のうち、(V
os₁)(Vos₂)(Vos₃)は空送り用セル(R₁)(R₂)(R₃)の電荷に
対応する出力であり、又、(Vos₄)乃至(Vos₁₃)はアルミ
ニウム被覆されたフォトダイオード(P₁)乃至(P₁₀)、す
なわちセル(R₄)乃至(R₁₃)の電荷に対応する出力であ
る。これら２種類の出力間には、ΔＳで示したように、
フォトダイオード(P₁)乃至(P₁₀)に発生する暗電流にも
とづく蓄積電荷量に相当する差が生じる。(V₁)で示した
演算回路(22)の出力は、各(Vos)についてV₁＝Vref-Vos
の演算によって得られたものであり、上記出力(Vos₄)乃
至(Vos₁₃)に対応した演算回路(22)の出力うち(Vos₅)乃
至(Vos₁₂)に対応するものが上述のピーク値検出回路(2
4)に取込まれる。そして、それらのうちの最大値を有す
るものがピーク値検出回路(24)から(V₂)として出力され
る。第７図では、破線がこの(V₂)を示しており、したが
って、Ｖ＝V₁-V₂がVout＝E+(V₁-V₂)×Ａで表わされる増
幅器(26)の出力に対応する。

次に、第10図及び第11図のフローチャートを参照して第
１図に示したマイクロコンピュータ(30)の動作とそれに
よる回路全体の作用を説明する。

まず、図示しないスイッチの操作によりマイクロコンピ
ュータ(30)にスタート信号が与えられると、♯１のステ
ップでマイクロコンピュータ(30)は端子(T₂₂)に“１”
の信号を出して、イメージセンサーの高速空駆動を行
う。すなわち、転送クロックパルス（φ₁）（φ₂）とし
てフリップフロップ(FF₂)のＱ出力(Q₃)からの周期８μ
秒のクロックパルスが端子(T₄)(T₅)を介してＣＣＤシフ
トレジスタ(SR)に入力される。このとき、端子(T₁₉)か
らはシフトパルスの発生を禁止する信号“０”が出力さ
れており、シフトパルスは発生しないから、ＣＣＤシフ
トレジスタ(SR)はイメージセンサーアレイ(PA)から蓄積
電荷を受取ることなく、自身の蓄積電荷を順次排出す
る。（♯２のステップではマイクロコンピュータ(30)は
タイマーを高速空駆動時間Txにセットし、♯３のステッ
プでそのTxの時間が経過したかどうかを判定する。そし
て、そのTxの時間の経過を判定すると、♯４のステップ
に移行して端子(T₂₂)の出力を“０”とするため、ＣＣ
Ｄシフトレジスタ(SR)に入力される転送クロックパルス
（φ₁）（φ₂）の周期は128μ秒に切換わり、通常速度
での空駆動が始まる。これと同時にマイクロコンピュー
タ(30)はタイマーを通常速度での空駆動時間Tyにセット
し、そのTyの時間の経過を判定すると、空駆動を終了さ
せて、次の♯７のステップに移行し、通常駆動を開始さ
せる。なお、♯６のステップまでの空駆動中において
は、端子(T₁₇)からの積分クリアパルスの発生も禁止さ
れており、マイクロコンピュータ(30)はＡＤ変換回路(A
DC)からの信号の演算を行わないか、あるいは演算結果
を撮影レンズ(TL)の駆動又は焦点検出表示のために出力
しない。

マイクロコンピュータ(30)は♯７のステップで端子
(T₁₉)からシフトパルスの発生を許可する“１”の信号
を出力し、これによりアンド回路(AN₁)が開かれる。そ
して、♯８のステップで端子(T₁₇)から積分クリアパル
スが出力されると、フリップフロップ(FF₀)がセットさ
れ、アンド回路(AN₂)も開かれる。同時にその積分クリ
アパルスが積分クリアゲート(ICG)に入力され、イメー
ジセンサーアレイ(PA)の各フォトダイオードの蓄積電荷
がクリアされる一方、FET(Q₁)(Q₄)が導通してコンデン
サー(C₁)(C₂)が電源電圧のレベルまで充電される。この
積分クリアパルスは(t₀)の時点で消滅し、これによりイ
メージセンサーアレイ(PA)の各フォトダイオードが電荷
蓄積を開始すると共に、モニター用受光素子(PM)で検出
される被写体輝度に応じた速度で輝度モニター回路(MC)
の出力電圧(Vm)が第５図に示すように降下し始める。
又、マイクロコンピュータ(30)は積分クリアパルスが消
滅すると同時に、内部のプログラマブルプリセットカウ
ンタを♯９のステップでセットし、このカウンタが所定
時間である100m秒をカウントし始める。次にマイクロコ
ンピュータ(30)は♯10のステップで輝度モニター回路(M
C)の出力電圧(Vm)の降下量が2.8Ｖに達しているかどう
かを端子(T₂₀)に入力される輝度判定回路(40)の出力(e)
にもとづいて判定し、出力(e)が“１”で、第５図に
(l₅)で示した場合であることを判定すると、♯14のステ
ップに移行して端子(T₁₉)の出力を“０”にし、シフト
パルスの発生を禁止する。但し、出力(e)が“１”にな
ると、第７図に示したようにきわめて短時間のうちにＤ
フリップフロップ(DF₁)からリセットパルスが続いてＤ
フリップフロップ(DF₂)からシフトパルスがされ、その
リセットパルスによってフリップフロップ(FF₀)がリセ
ットされてアンド回路(AN₁)(AN₂)が閉じるから、♯14の
ステップで発生を禁止するシフトパルスは、後述の♯15
のステップ以降に新たに発生する可能性のあるシフトパ
ルスである。これに対し、♯10のステップで出力(e)が
“０”で、第５図で(l₁)(l₂)(l₃)(l₄)で示したいずれか
の場合であることを判定すると、マイクロコンピュータ
(30)は♯11のステップで上述のプログラマブルプリセッ
トカウンタの内容から“１”を減じ、♯12のステップで
そのカウンタの内容が“０”になったかどうかを判定す
る。そして、その内容が“０”になっていけなければ♯
10のステップに戻り、♯11のステップを経て♯12のステ
ップで再びプログラマブルプリセットカウンタの内容が
“０”になったかどうかを判定する。ここで、♯10・♯1
1・♯12のステップサイクルに要する時間をtsとすれば、
ts×Ｎ＝100m秒となるように設定されており、したがっ
て、Ｎ回♯10、♯11、♯12のステップを繰返せば、プログ
ラマブリプリセットカウンタの内容は“０”になる。す
なわち、♯９のステップでこのカウンタがセットされて
から100m秒が経過すると、マイクロコンピュータ(30)は
♯13のステップで端子(T₁₈)から“１”の信号を出力
し、この信号はアンド回路(AN₁)(OR₁)を介してＤフリッ
プフロップ(DF₁)のＤ入力に入力される。したがって、
Ｄフリップフロップ(DF₁)からリセットパルスが出力さ
れ、フリップフロップ(FF₀)がリセットされてアンド回
路(AN₁)(AN₂)が閉じる一方、続いてＤフリップフロップ
(DF₂)からシフトパルスが発生する。

上述のようにして発生したシフトパルスはマイクロコン
ピュータ(30)の端子(T₂₁)に入力されると共に、端子
(T₇)を介してシフトゲート(SG)に入力される。これによ
ってイメージセンサーアレイ(PA)の各フォトダイオード
の蓄積電荷がＣＣＤシフトレジスタ(SR)の対応するセル
に転送され、さらに周期128μ秒の転送クロックパルス
（φ₁）（φ₂）によって順次そのレジスタ(SR)の各セル
の蓄積電荷が画像信号出力回路(VS)に転送される。する
と、画像信号出力回路(VS)の出力端子(T₃)からは画像信
号(Vos₁)(Vos₂)・・・(Vos(n+3))が順次出力され、増幅
器(26)からはVout＝E+(V₁-V₂)Ａで表わされる信号が順
次出力される。これらの信号は逐次A/D変換器(ADC)でデ
ィジタル信号に変換され、データバス(DB₁)を介してマ
イクロコンピュータ(30)に入力される。

一方、マイクロコンピュータ(30)は上述のシフトパルス
が端子(T₂₁)に入力すると、♯15のステップで端子(T₁₇)
から積分クリアパルスを出力する。このため、イメージ
センサーアレイ(PA)の各フォトダイオードの蓄積電荷が
クリアーされ、その積分クリアパルスの消滅と同時に各
フォトダイオードの電荷蓄積が再開される。もちろん、
輝度モニター回路(MC)の出力も上述したと同様モニター
用受光素子(PM)により検出された被写体輝度に応じた速
度で降下し始める。すなわち、第２回目の電荷蓄積サイ
クルが開始されるが、マイクロコンピュータ(30)は積分
クリアパルスの消滅と同時に内部のプログラマブルプリ
セットカウンタを今度はＣＣＤシフトレジスタ(SR)のセ
ルの数をカウントするようにセットする。これが♯16の
ステップである。マイクロコンピュータ(30)は、その各
セルの蓄積電荷に対応したディジタル信号をA/D変換器
（ＡＤＣ）から受取ってそれを内部のランダムアクセス
メモリーにストアし（♯17のステップ）、その度毎にプ
ログラマブルプリセットカウンターの内容から１を減じ
て（♯18のステップ）、その内容が“０”になったかど
うかを♯19のステップで判定する。♯16のステップでセ
ットされたプログラマブルプリセットカウンタ内容が
“０”になると、次の♯20のステップに移行する。この
ステップでは、マイクロコンピュータ(30)は例えば次の
ような演算を行って撮影レンズ(TL)の焦点調節状態、す
なわち予定焦点面(F)に対するデフォーカス量及びデフ
ォーカス方向を算出する。すなわち、上記イメージセン
サーアレイ(PA)のフォトダイオード(P₁)(P₂)(P₃)・・・(Pn
-₂)(Pn-₁)(Pn)から(P₁)乃至(P₁₀)を除いたもののうち、
第４図において上述の第１像が形成される領域に含まれ
るものを基準部のフォトダイオード、第２像が形成され
る領域に含まれるものを参照部のフォトダイオードと
し、この基準部及び参照部のフォトダイオードをイメー
ジセンサーアレイ(PA)の一方の側から夫々(A₁)(A₂)・・・
(Am)、(B₁)(B₂)・・・(Bm+k-₁)としたとき、それらに蓄積さ
れた電荷に対応したA/D変換器(ADC)からのディジタル信
号を夫々(a₁)(a₂)・・・(am)、(b₁)(b₂)・・・(bm+k-₁)とする
と、のｋ組の演算を行い、C₁、C₂…Ck-₁、Ckのうちで最小とな
るものを求める。例えば、C₂の値が最小となれば、基準
部のフォトダイオード(A₁)(A₂)…(Am)に形成される像に
参照部のフォトダイオード(B₂)(B₃)…(Bm)(Bm+₁)に形成
される像が最も合致している。したがってこの場合イメ
ージセンサーアレイ(PA)上におけるフォトダイオード(A
₁)と(B₂)の間の間隔が上述の第１、第２像の間隔であ
り、これを焦点検出光学系によって定まる合焦時におけ
る第１、第２像の所定の間隔と比較すれば、撮影レンズ
のそのときのデフォーカス量及びデフォーカス方向を算
出できる。なお、ここで述べた演算の仕方は一例であっ
て、より正確にデフォーカス量を判定するには、例えば
本出願人が特願昭58-2622号、特願昭58-113936号におい
て提案している演算方法を用いればよい。

♯20のステップでの上述の演算が終わると、マイクロコ
ンピュータ(30)は演算結果のデータを撮影レンズ駆動及
び焦点検出表示のために出力する一方、再び輝度判定回
路(40)の出力(e)にもとづいて、輝度モニター回路(MC)
の出力(Vm)の電圧降下量がステップ♯16から♯20の期間
において2.8Ｖに達したかどうかを♯21のステップで判
定する。なお♯16から♯20までのステップの実行には例
えば50m秒を要するものとする。出力(e)が“１”であ
り、出力(Vm)の電圧降下量が2.8Ｖに達しておれば、♯2
2のステップで再び積分クリアパルスを端子(T₁₇)から出
力して、♯17から♯20のステップの実行中にイメージセ
ンサーアレイ(PA)の各フォトダイオードに蓄積された電
荷をクリアし、再度それらに電荷蓄積を開始させる。こ
のようにするのは、♯21のステップでの判定時に出力
(e)が“１”であると、イメージセンサーアレイ(PA)の
各フォトダイオードの電荷蓄積がすでに飽和している恐
れがあるからである。この場合、マイクロコンピュータ
(30)は積分クリアパルスが消滅すると同時に♯22のステ
ップで内部のプログラマブルプリセットカウンタを100m
秒をカウントするようにセットし、続いて♯23のステッ
プで端子(T₁₉)からシフトパルスの発生を許可する
“１”の信号を出力する。そして、これ以後は♯10のス
テップに戻って、順次上述のステップを繰返す。これに
対し、♯21のステップで出力(e)が“０”であり、出力
(Vm)の電圧降下量が2.8Ｖに達していなければ、♯24の
ステップでマイクロコンピュータ(30)は上記プログラマ
ブルプリセットカウンタを50m秒をカウントするように
セットし、続いて上記の♯24のステップに移行する。こ
のとき、50m秒をカウントするようにカウンタをセット
するのは、上述のように♯15のステップで出力された積
分クリアパルスが消滅してからすでに約50m秒が経過し
ており、残り50m秒をそのカウンタでカウントさせれ
ば、合計100m秒間の電荷蓄積をイメージセンサーアレイ
(PA)の各フォトダイオードに許容することになるからで
ある。すなわち、この場合は、♯10、♯11、♯12のステ
ップサイクルが最大50/ts回繰返される。もちろん、プ
ルグラマブルプリセットカウンタを他の目的と兼用せ
ず、専用に用いることができる場合は、♯15のステップ
の終了後そのプログラマブルプリセットカウンタを100m
秒のカウントを行うようにセットすればよく、♯25のス
テップは不要となる。

以上、第10図及び第11図を参照してマイクロコンピュー
タ(30)の動作とそれによる回路全体の作用について説明
したが、この実施例では、周期８μ秒での複数回の空駆
動後、通常駆動を行うに先立って通常駆動と同じ周期12
8μ秒での空駆動を一回だけ行う（♯４から♯６のステ
ップ）。この周期128μ秒での空駆動が終わった直後に
は、ＣＣＤシフトレジスタ(SR)の各セルにそのセルの位
置に応じた時間をかけて自身の光感度により蓄積した電
荷が存在するが、第１回目の通常駆動でそれが出力され
るまでの時間はセル位置に関係せず一定でありしたがっ
て、ＣＣＤシストレジスタ(SR)の各セルの光感度に影響
されることなく、イメージセンサーアレイ(PA)上の上記
第１、第２像の強度分布に正しく対応した画像信号が得
られる。

又、この実施例では、シフトパルスによってイメージセ
ンサーアレイ(PA)のフォトダイオードの蓄積電荷の転送
が始まってらマイクロコンピュータ(30)でのデフォーカ
ス量及びデフォーカス方向の演算が終了するまでは新た
なシフトパルスの発生を禁止しており、又イメージセン
サーアレイ(PA)の各フォトダイオードには、その演算終
了を待つことなく前回のシフトパルス発生の直後から電
荷蓄積を開始させている。この理由は次の通りである。

すなわち、焦点検出にもとづいて撮影レンズを駆動し、
その焦点調節を行う場合、一定時間内に行われる焦点検
出動作の回数が多い程短時間で撮影レンズを合焦させる
ことができる。そこで、１回の焦点検出動作に要する時
間を考えると、それは、ＣＣＤのイメージセンサーアレ
イ（ＰＡ）での電荷蓄積（光電流積分）時間Ｔｉと、そ
のイメージセンサーアレイの蓄積電荷をＣＣＤシフトレ
ジスタ（ＳＲ）を介して画像信号出力回路(VS)へ転送
し、続いてそれの信号処理とデフォーカス量及びデフォ
ーカス方向の算出を行うのに必要な時間Ｔｄ（これを便
宜上データ処理時間と呼ぶ）の和（Ｔｉ＋Ｔｄ）であ
り、焦点検出動作を繰返し連続的に行う場合、先の検出
動作を完了してから次の検出動作を行うようにすると、
ｎ回の検出動作を行わせるのに必要な時間は（Ｔｉ＋Ｔ
ｄ）×ｎとなる。ところが、ＣＣＤのイメージセンサー
アレイ（ＰＡ）での電荷蓄積（光電流積分）の速度はそ
れに入射する光の強度に依存しており、入射光強度が低
いとその速度は遅くなり、長時間電荷蓄積を行わせなけ
ればならない。このため、１回の焦点検出動作を要する
時間が長くなって、一定の時間内に行える焦点検出動作
の回数が制約を受け、短時間で撮影レンズを合焦させる
ことができなくなる。一方、ＣＣＤの場合、シフトレジ
スタ（ＳＲ）から画像信号出力回路（ＶＳ）に蓄積電荷
を転送しているときにイメージセンサーアレイ（ＰＡ）
に電荷蓄積を行わせても何ら問題はない。したがって、
シフトパルスが発生した直後に積分クリアパルスを発生
させることができ、こうしておけば上述のデータ処理時
間Ｔｄの間にイメージセンサーアレイ（ＰＡ）が新たな
電荷蓄積を行うので、入射光強度が低い場合でも１回の
焦点検出動作に要する時間が短くなり、一定時間内に行
われる焦点検出動作の回数が多くなって、短時間に撮影
レンズを合焦させることができるようになる。しかしな
がら、一方でＣＣＤシストレジスタ（ＳＲ）の蓄積電荷
が画像信号出力回路（ＶＳ）に転送されている途中で新
たな蓄積電荷がＣＣＤシフトレジスタ（ＳＲ）に転送さ
れると（これはＣＣＤの構造上は可能である）、ＣＣＤ
シフトレジスタ（ＳＲ）内で新旧の蓄積電荷が混ざり合
い、誤まった画像信号が出力される。又、マイクロコン
ピュータ(30)においても、♯26のステップでの演算中は
ランダムアクセスメモリーのデータを保持しておかねば
ならないから、新たな信号を受け付けることはできな
い。したがって、上述のデータ処理時間Ｔｄの間はシフ
トパルスを禁止する訳である。

以上、一実施例についてこの発明を説明したが、この発
明は上記実施例に限定されるものではない。例えば、自
己走査型イメージセンサーとしては、ＣＣＤだけではな
く、BBD(Bucket Brigade Device)、CID(Charge Injecti
on Device)、MOS(Metal Oxide Semiconductor)型イメー
ジセンサー等を用いることができる。又、焦点検出方式
も第４図の焦点検出光学系を用いるものに限られるので
はなく、例えば特開昭54-159259号公報、特開昭57-7050
4号、特開昭57-45510号公報等に示されているように、
撮影レンズの予定焦点面乃至はそれと共役な面にレンズ
レットを配置すると共にその背後に自己走査型イメージ
センサーを配置することにより、撮影レンズの焦点調節
状態としてデフォーカス量とデフォーカス方向を共に算
出する方式、あるいは特開昭55-155308号公報、特開昭5
7-72110号公報、特開昭57-88418号公報等に示されてい
るように、撮影レンズの予定焦点面乃至はそれと共役な
面上及びその前後に夫々自己走査型イメージセンサーを
配置し、撮影レンズの焦点調節状態としてデフォーカス
方向のみ検出する方式等にもこの発明は適用可能であ
る。

さらに、上記実施例では、ＣＣＤが２組の転送クロック
パルスφ₁，φ₂によって転送部であるＣＣＤシフトレジ
スタから画像信号処理回路へ蓄積電荷を転送する場合に
ついて示したが、３相以上の転送クロックパルスによっ
てその電荷転送を行わせる場合にもこの発明は適用でき
る。

さらに又上記実施例では、イメージセンサーの空駆動中
は積分クリアパルスの発生を禁止したが、これは必ずし
も必要ではなく、適宜これを発生させておいてもよい。
又、空駆動の条件として、その期間マイクロコンピュー
タ(30)がA/D変換器（ＡＤＣ）からの信号の演算を行な
わないか、あるいは演算を行っても演算結果を撮影レン
ズ（ＴＬ）駆動又は焦点検出表示のために出力しない例
を述べたが、その期間はマイクロコンピュータ(30)がＡ
／Ｄ変換器(ADC)からの信号を受け付けないようにして
もよいし、あるいはマイクロコンピュータ(30)からの信
号でその期間開かれるゲート手段を回路(22)の出力部に
設けるようにしてもよい。

効果以上説明した通り、この発明の焦点検出装置によれば、
イメージセンサーを高速で空駆動した後直ちに通常駆動
を行った場合のように、イメージセンサーの電荷転送部
でのそれ自体の光感度に原因する電荷蓄積が被写体像の
強度分布に対応する画像信号の形成に悪影響を及ぼすこ
とが第１回目の通常駆動においても避けられる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体回路図、第２図は第
１図の光電変換ブロック(1)の詳細を示す図、第３図は
イメージセンサーアレイの各画素を構成するフォトダイ
オードと積分クリアゲートの等価回路図、第４図は上記
実施例における焦点検出用光学系を示す図、第５図はモ
ニター回路の出力の時間的変化を示す図、第６図は第１
図の輝度判定回路(40)及びブロック(20)の具体例を示す
回路図、第７図、第８図及び第９図は第１図の回路の各
部における出力波形を示す図、第10図及び第11図は上記
実施例におけるマイクロコンピュータの動作を示すフロ
ーチャートである。 (PA)(ICG)(SG)(SR)…自己走査型イメージセンサー、(S
R)…シフトレジスタ（蓄積電荷転送部）、(VS)…画像信
号出力回路、(ADC)…Ａ／Ｄ変換器、（φ₁）（φ₂）…
転送クロックパルス、(10)…転送クロックパルス発生回
路。

Claims

【特許請求の範囲】

【請求項１】入射光強度に応じた電荷蓄積を行なう複数
の電荷蓄積部及びその電荷蓄積部に蓄積された電荷を受
けてそれの転送排出を行なう電荷転送部とにより構成さ
れた電荷蓄積型センサーと、所定の周期のクロックパルスを出力するクロックパルス
出力手段と、上記クロックパルスによって上記複数の電荷蓄積部に蓄
積された電荷を上記電荷転送部を介して順に排出させる
排出手段と、を有するイメージセンサーであって、上記クロックパルスよりも短い周期の高速クロックパル
スを出力する第２クロックパルス出力手段と、上記電荷蓄積を開始させる開始信号を出力する開始信号
出力手段と、上記開始信号が出力されると、上記高速クロックパルス
によって上記電荷転送部に残存している電荷を排出し、
引続き上記所定の周期のクロックパルスによって上記電
荷転送部に残存している電荷を排出するイニシャライズ
手段と、を有し、上記イニシャライズ手段の動作終了後に上記電
荷蓄積を開始することを特徴とするイメージセンサー。