JPH0583885B2 - - Google Patents

Description

【発明の詳細な説明】

技術分野 この発明は、電荷蓄積部及び蓄積電荷を出力す
るための電荷転送部を有するイメージセンサーの
画像信号を処理する、例えばカメラの焦点検出装
置に有用な画像処理装置に関する。 従来技術 従来上記のようなカメラの焦点検出装置として
は、CCD（Charge Coupled Device）を自己走査
型イメージセンサーとして用いたものが知られて
おり、CCDに積分クリアパルスと呼ばれる正パ
ルスが入力されると、CCDのイメージセンサー
アレイを構成する各フオトダイオードは一旦電源
電圧レベルまで充電され、次にその積分クリアパ
ルスが消滅することによつて放電（以下これを負
の電荷の蓄積と考えて電荷蓄積と呼ぶ）を開始す
る。この後、シフトパルスと呼ばれる正パルスを
CCDに入力させると、積分クリアパルスの消滅
からシフトパルスの入力までの間に各フオトダイ
オードに蓄積された電荷がCCDシフトレジスタ
の対応するセルに転送され、転送クロツクパルス
がこのCCDシフトレジスタに入力される毎にそ
こから順次蓄積電荷が画像信号出力回路に転送さ
れる。この画像信号出力回路はCCDシフトレジ
スタから転送される蓄積電荷を順次電圧信号とし
て出力し、次々に出力されるその電圧信号がイメ
ージセンサーアレイ上における光強度分布、すな
わちその上に形成されている像の強度分布を示す
ことになる。この画像信号出力回路が出力する電
圧信号はＡ／Ｄ変換器によつてデイジタル信号に
変換された後、所定のプログラムにしたがつて例
えばマイクロコンピユータで処理演算され、その
結果撮影レンズの焦点調節状態が判定される。 ところで、従来各フオトダイオードの電荷蓄積
は、先の焦点検出動作の終了後、つまり上述のマ
イクロコンピユータによる信号の処理演算の終了
後に開始されるように構成するのが普通であつ
た。すなわち、その処理演算が終了した時点で次
の積分クリアパルスを発生させる。ところが、各
フオトダイオードの電荷蓄積速度は被写体輝度に
よつて変化し、被写体輝度が低くなると、比較的
長時間電荷蓄積を継続させる必要があり、被写体
輝度に応じてシフトパルスの発生のタイミングを
制御する。このため、被写体輝度が低い場合、電
荷蓄積時間が長くなつて一回の焦点検出動作に要
する時間も長くなり、一定時間内に行い得る焦点
検出動作の回数が少なくなることになる。今、連
続的に焦点検出を行い、各回の焦点検出結果にも
とづいて撮影レンズを駆動してその焦点調節を行
う場合、一定時間内に行われる焦点検出動作の回
数が多いほど短時間で撮影レンズを合焦させるこ
とができるから、このように先の焦点検出動作が
終了した時点で各フオトダイオードに電荷蓄積を
開始させていたのでは、被写体輝度が低いときに
は撮影レンズが合焦するまでに時間がかかり、撮
影チヤンスを逸することになる。 目 的 この発明は、電荷蓄積開始から画像信号の処理
終了までに要する時間が比較的短くてすむ画像処
理装置を提供することを目的とする。 要 旨 上記目的を達成するために、本発明は、電荷蓄
積部及び蓄積電荷を出力信号により画像信号出力
回路に出力する電荷出力部を有する自己走査型イ
メージセンサーから出力される蓄積電荷にもとづ
いて上記画像信号出力回路により画像信号を得、
処理回路により画像信号を処理演算する画像処理
装置おいて、上記電荷蓄積部の蓄積電荷を一掃す
る積分クリアパルスを発生する積分クリアパルス
発生手段と、上記積分クリアパルスの消滅後にイ
メージセンサへの入射光強度に応じて上記電荷蓄
積部に蓄積される電荷量が所定値に達すると電荷
蓄積動作を終了させるための終了信号を出力する
終了信号出力回路と、上記電荷蓄積部に上記積分
クリアパルス消滅後に蓄積された電荷を上記画像
信号出力回路へ出力する出力信号を発生する出力
信号発生手段と、上記出力信号の発生直後に上記
出力信号発生手段による次の出力信号の発生を禁
止する出力信号発生禁止手段と、上記出力信号発
生に応答して上記積分クリアパルス発生手段に次
の積分クリアパルスを発生させる積分クリアパル
ス発生制御手段と、上記処理回路での画像信号の
処理演算終了時点で上記終了信号が出力されてい
ない場合、その演算処理の終了に続いて次の出力
信号の発生禁止を解き、上記終了信号が出力され
ている場合、その処理演算終了時に再度積分クリ
アパルスを発生させ、引き続いて次の出力信号の
発生禁止を解く出力信号制御手段とを備えたこと
を特徴としている。 実施例 次にこの発明の一実施例を第１図乃至第１１図
を参照して説明する。 まず、この実施例の全体回路を示す第１図にお
いて、１は、後述するように、例えばCCDのよ
うな自己走査型イメージセンサーと、画像信号出
力回路、輝度モニター用受光素子、輝度モニター
回路、及び基準信号発生回路とを備えた光電変換
ブロツク、１０は転送クロツクパルス発生ブロツ
ク、２０は光電変換ブロツク１からの信号にもと
づいて撮影レンズの焦点調節状態判定の基礎とな
るデイジタル信号を形成する回路ブロツク、３０
は回路ブロツク２０からのデイジタル信号にもと
づいて撮影レンズの焦点調節状態を判別する一
方、各回路ブロツクの制御動作を行うマイクロコ
ンピユータである。 又、４０は光電変換ブロツク１内の輝度モニタ
ー回路の出力にもとづいて、回路ブロツク２０内
の増幅器の増幅率制御を行う一方、光電変換ブロ
ツク１内の自己走査型イメージセンサーの電荷蓄
積時間（光電流積分時間）を制御する輝度判定回
路、AN１，AN２はオア回路OR１と共にゲート
手段を構成するアンド回路、DF１は後述のフリ
ツプフロツプ（FF0）（FF1）乃至（FF6）をリ
セツトするリセツトパルスを発生するＤフリツプ
フロツプ、DF２はイメージセンサー内において
電荷蓄積部に蓄積された電荷を転送部へ転送する
シフトパルスを発生するＤフリツプフロツプ、
CL１は基準クロツクパルスを発生するクロツク
回路、（FF0）はＲ−Ｓフリツプフロツプである。 第２図は上述の光電変換ブロツク１を示したも
ので、フオトダイオード列（P1）（P2）（P3）…
（Pn−２）（Pn−１）（Pn）から成るイメージセ
ンサーアレイPA、積分クリアゲートICG、シフ
トゲートSG、CCDシフトレジスタSRにより上述
の自己走査型イメージセンサーが構成されてい
る。ここで、転送部であるCCDシフトレジスタ
SRのセル数は電荷蓄積部であるイメージセンサ
ーアレイPAのフオトダイオード数（画素数）よ
りも３個多く、セルＲ１，Ｒ２，Ｒ３は後述の空
送り用であり、イメージセンサーアレイPAの各
フオトダイオードＰ１，Ｐ２，Ｐ３…Pn−２，
Pn−１，Pnの蓄積電荷はセルＲ４，Ｒ５，Ｒ６，
…Rn＋１，Rn＋２，Rn＋３に転送される。各フ
オトダイオードは、第３図に示したように、電源
（＋Ｖ）に対して積分クリアゲートICGに相当す
るスイツチＳを介して互いに並列接続された一対
のダイオードＤ１，Ｄ２とFETQ１０から成り、
一方のダイオードＤ１が光を受けるように設置さ
れている。FETQ１０はダイオードＤ１の両端の
電圧を略一定に保ち、ダイオードＤ１の容量分を
無視できように設けたもので、そのゲートは接地
されている。今、スイツチＳが閉じるとダイオー
ドＤ２のアノード、カソード間に電荷が蓄積さ
れ、そのアノード電圧は電源電圧に等しくなる。
そして、次にスイツチＳが開かれると、ダイオー
ドＤ２はダイオードＤ１の光電流によつてFETQ
１０を介して放電し、そのアノード電圧は時間の
経過と共に降下する。すなわち、これはダイオー
ドＤ１に入射する光の強度に応じた速度でダイオ
ードＤ２のカソードに負の電荷が蓄積されると考
えてよく、したがつて、各フオトダイオードは入
射光強度に応じた速度で、電荷の蓄積を行うもの
として説明する。 上記スイツチS1は実際には積分クリアゲート
ICGに入力される積分クリアパルスによつて導通
し、そのパルスが消滅すると不導通となる半導体
アナログスイツチで構成される。シフトゲート
SGはフオトダイオードＰ１，Ｐ２，Ｐ３…Pn−
２，Pn−１，Pnの蓄積電荷を後述のシフトパル
スを受けてCCDシフトレジスタSRのセルＲ４，
Ｒ５，Ｒ６…Rn＋１，Rn＋２，Rn＋３に並列的
に転送する。フオトダイオードＰ１，Ｐ２，Ｐ３
…Pn−２，Pn−１，Pnの電荷蓄積はシフトパル
スのシフトゲートSGへの入力によつて終了する。
又、CCDシフトレジスタSRは後述の転送クロツ
クパルス（φ1）（φ2）が入力される毎に、転送ク
ロツクパルス（φ1）の立下りで１セル分の蓄積
電荷を順次後述の画像信号出力回路へ出力する。
なお、イメージセンサーアレイPAの一端から教
えて所定個（10個）のフオトダイオードＰ１，Ｐ
２…Ｐ１０はアルミニウム膜で覆われており、後
述のように暗出力補正用として用いられる。第２
図のＴ８，Ｔ９は上述のイメージセンサー、回路
MC，RS，VSに電源（＋Ｖ）を供給するための
電源端子である。 ところで、イメージセンサーアレイPAをカメ
ラにおいてどのような位置に配置するかは、焦点
検出方式によつて異なる。第４図は、この発明を
適用可能な焦点検出光学系の一例を示しており、
TLは撮影レンズ、CLはコンデンサーレンズ、Ｌ
１，Ｌ２は撮影レンズTLの主光軸ｌに関して対
称に配置された一対の再結像レンズ、Ｍはマス
ク、Ｆはカメラのフイルム面と等価な撮影レンズ
TLの予定結像面である。この光学系によれば、
撮影レンズTLにより予定結像面Ｆ上乃至はその
前後に被写体像が結像されると、再結像レンズＬ
１，Ｌ２がその被写体像をイメージセンサーアレ
イPA上に第１、第２像として再形成するが、イ
メージセンサーアレイPA上でのその第１、第２
像の間隔は撮影レンズTLの焦点調節状態、すな
わちそれによつて形成される被写体像の予定結像
面Ｆに対するずれ状態によつて変化する。したが
つて、イメージセンサーアレイDAの各画素の出
力にもとづいて第１、第２像の間隔を検出すれば
撮影レンズTLの焦点調節状態を示すデフオーカ
ス量及びデフオーカス方向を判定できるが、それ
に必要な出力処理方法については後述する。な
お、第４図において、イメージセンサーアレイ
PAは、コンデンサーレンズCL及び一対の再結像
レンズＬ１，Ｌ２に関して予定結像面Ｆと共役な
位置乃至はその近傍に配置される。 再び第２図において、MPは輝度モニター用の
受光素子であるフオトダイオード、MCは輝度モ
ニター回路、RSは基準信号発生回路、VSは画像
信号出力回路である。輝度モニター回路MCは
FETQ１，Ｑ２，Ｑ３とコンデンサーＣ１から成
る。FETQ１はそのゲートが上記イメージセンサ
ーの積分クリアゲート３に接続されており、その
積分クリアゲートICGを通過した積分クリアパル
スによつて導通し、これによりコンデンサーＣ１
が電源電圧（＋Ｖ）のレベルまで充電される。
FETQ１とコンデンサＣ１の接続点（J1）は
EFTQ１２を介してフオトダイオードMPのアノ
ードに接続される一方、FETQ２のゲートに接続
されている。FETQ１２はゲートが接地されてお
り、フオトダイオードMPの両端の電圧を略一定
に保ち、その容量分の影響を無視することができ
るように設けられている。FETQ２，Ｑ３は電源
に対して互に直列接続され、出力インピーダンス
が低く、入力インピーダンスの高いバツフアを構
成しており、FETQ３はソースフオロアーで用い
られているため、FETQ２，Ｑ３の接続点から引
出された出力端子Ｔ１からは、接続点（J1）の電
位に対応した電圧（Vm）が出力される。上記積
分クリアパルスが消滅するとFETQ１は不導通と
なり、コンデンサＣ１はフオトダイオードMPの
光電流によつて放電され、それに応じて端子Ｔ１
の出力電圧が降下する。第５図はこの端子Ｔ１の
出力電圧の時間的変化を示したものであり、（l₁）
（l₂）（l₃）（l₄）（l₅）は輝度によつて電圧降下の速
度が変化することを示している。RNで示す立上
りは、積分クリアパルスによる誘導ノイズを表わ
す。 基準電圧発生回路RSは、FETQ４，Ｑ５，Ｑ
６及びコンデンサＣ２とから成るが、これらは上
述のFETQ１，Ｑ２，Ｑ３及びコンデンサＣ１と
夫々同じ特性を備えており、その回路接続も輝度
モニター回路MCにおけるFETQ１，Ｑ２，Ｑ３
及びコンデンサＣ１の回路接続と同じである。但
し、FETQ４とコンデンサＣ２の接続点（J2）に
はFETQ５のゲートが接続されているだけであ
り、したがつて、FETQ２，Ｑ３と同様に出力イ
ンピーダンスが低く、入力インピーダンスが高い
バツフアを構成しているFETQ５，Ｑ６の接続点
から引出した出力端子Ｔ２から出力される電圧信
号は積分クリアパルスの消滅後も第５図に示した
ように一定に保たれる。すなわち、積分クリアパ
ルスの消滅直後（T0）における接続点（J1）
（J2）の電位は上述のようにFETQ１，Ｑ２，Ｑ
３及びコンデサＣ１とFETQ４，Ｑ５，Ｑ６及び
コンデンサＣ２の特性が夫々同じであることから
互に等しいので、端子Ｔ２から出力される電圧信
号は端子Ｔ１から出力される電圧信号の降下量を
求めるための基準電圧（Vref）として用いるこ
とができる。 画像信号出力回路VSは、FETQ７，Ｑ８，Ｑ
９及びコンデンサＣ３から成り、好ましくは、こ
れらにもFETQ１，Ｑ２，Ｑ３及びコンデンサＣ
１と夫々同じ特性のものを用いる。但し、回路接
続においては、FETQ７のゲートには転送クロツ
クパルス（φ1）が印加されるようになつており、
又、FETQ７とコンデンサＣ３の接続点（J3）は
FETQ８のゲート及びイメージセンサーのCCD
シフトレジスタSRの転送端子に接続されている。
このため、１個の転送パルス（φ1）が入力され
る毎にFETQ７が導通してコンデンサＣ３は電源
電圧（＋Ｖ）のレベルまで充電され、画像信号出
力回路VSがリセツトされるが、その各転送パル
ス（φ1）により転送されるCCDシフトレジスタ
SRの蓄積電荷に応じて繰返して放電し、結局、
低出力インピーダンス高入力インピーダンスのバ
ツフアを構成しているFETQ８とＱ９の接続点か
ら引出された出力端子Ｔ３からは、イメージセン
サーの画素である各フオトダイオードの蓄積電荷
に対応した出力が順次電圧信号（Vos）として出
力され、それらが全体で画像信号を形成する。 なお、上述の回路MC、RS、VSにおけるＣ１，
Ｃ２，Ｃ３は説明の便宜上コンデンサであるとし
て説明したが、ダイオードのPN接合に置換える
ことができ、これらの回路を集積化する場合に
は、夫々ダイオードとして製製する。又、モニタ
ー用受光素子であるフオトダイオードMPはイメ
ージセンサーアレイPAの近傍に撮影レンズを通
過した光の一部を受光するように配置される。 次に第１図を再び参照して、転送クロツクパル
ス（φ1）（φ2）を発生する転送クロツクパルス発
生ブロツク１０の回路構成の例を説明する。
（FF1）（FF2）…（FF6）は分周回路を形成する
フリツプフロツプ回路であり、初段のフリツプフ
ロツプ（FF1）のＴ入力にはクロツク回路CL１
からのクロツクパルス（周期2μ秒）が入力され
る。フリツプフロツプ（FF3）（FF4）（FF5）
（FF6）のＱ出力はオア回路OR２にて夫々入力さ
れており、そのオア回路OR２の出力はアンド回
路AN４の一方の入力に入力される。アンド回路
AN４のもう一方の入力はインバータIN１を介し
てマイクロコンピユータ３０の端子Ｔ２２に接続
されていて、端子Ｔ２２が“０”の信号を出力す
るとき、このアンド回路AN４からはオア回路
OR２の“１”の信号が出力される。一方、アン
ド回路AN５は一方の入力がクロツク回路CL２
に接続され、他方の入力が上述の端子Ｔ２２に接
続されており、したがつて上述の端子Ｔ２２が
“１”の信号を出力するとき、クロツク回路CL２
からのクロツクパルスを出力する。ここで、クロ
ツク回路CL２から出力されるクロツクパルスの
周期はクロツク回路CL１から出力されるクロツ
クパルスを分周したフリツプフロツプFF6の出力
Ｑ６の周期よりも数十倍短く設定されている。オ
ア回路OR３は、アンド回路AN４，AN５のいず
れかの出力信号が“１”のとき“１”の信号を転
送クロツクパルス（φ2）として光電変換ブロツ
ク１内のCCDシフトレジスタSRへ出力する。又、
オア回路OR３にはインバータIN２が接続されて
いて、このインバータIN２は（φ2）とは逆位相
の信号を転送クロツクパルス（φ1）として光電
変換ブロツク１内のCCDシフトレジスタSR及び
画像信号出力回路VSへ出力する（第２図参照）
なお、マイクロコンピユータ３０の端子Ｔ２２か
らの“１”の信号はイニシヤライズ作動をイメー
ジセンサーに行わせるための信号である。 第６図は輝度判定回路４０及び回路ブロツク２
０の一例を示している。この図でＴ１０，Ｔ１
１，Ｔ１２は夫々第２図の端子Ｔ１，Ｔ２，Ｔ３
に接続される端子であり、端子Ｔ１３，Ｔ１５，
Ｔ１６には後述のように夫々マイクロコンピユー
タ３０からデータバスDB１を介してラツチパル
ス、サンプル指定パルス、サンプル指定リセツト
パルスが入力される。又、端子Ｔ１４は第１図の
アンド回路AN２の１つの入力に接続されてい
る。まず、輝度判定回路４０から説明すると、こ
の回路は上述の輝度モニター回路MCの出力電圧
（Vm）の積分クリアパルス消滅後の降下の程度
を段階的に判断するための比較器AC１，AC２，
AC３，AC４を備えている。これらの比較器の反
転入力はバツフアＢ１を介して端子Ｔ１０に夫々
接続されている。一方、これらの比較器AC１，
AC２，AC３，AC４の非反転入力は、抵抗Ｒ１
と定電流源Ｉ１の接続点（J4）、抵抗Ｒ２と定電
流源Ｉ２の接続点（J5）、抵抗Ｒ３と定電流源Ｉ
３の接続点（J6）、抵抗Ｒ４と定電流源Ｉ４の接
続点（J7）に夫々接続されており、抵抗Ｒ１，Ｒ
２，Ｒ３，Ｒ４はバツフアＢ２を介して端子Ｔ１
１に接続されている。このような回路接続であれ
ば、接続点（J4）（J5）（J6）（J7）には端子Ｔ１
１に印加される上述の基準電圧発生回路RSの電
圧（Vref）から夫々抵抗Ｒ１，Ｒ２，Ｒ３，Ｒ
４での電圧降下を差引いた電圧が発生しており、
対抗Ｒ１，Ｒ２，Ｒ３，Ｒ４の抵抗値及び定電流
源Ｉ１，Ｉ２，Ｉ３，Ｉ４の電流値を選ぶことに
よつて、端子Ｔ１０に入力される上述の輝度モニ
ター回路MCの出力電圧（Vm）の電圧降下の程
度に応じて、比較器AC１，AC２，AC３，AC４
の出力が順次“０”から“１”に反転する。DF
３，DF４，DF５は夫々Ｄ入力が比較器AC１，
AC２，AC３の出力に接続されたＤフリツプフロ
ツプであり、これらのCP入力には第１図のマイ
クロコンピユータ３０からのラツチパルスが端子
Ｔ１３を介して積分クリアパルスの立下りから所
定時間（100m秒）後にあるいはその所定時間経
過前の時点でシフトパルスが発生する場合にはそ
れに同期して、入力される。そして、そのラツチ
パルスが入力されると、ＤフリツプフロツプDF
３，DF４，DF５は、直前の比較器AC１，AC
２，AC３の出力を夫々Ｑ出力に出力し、出力
からは反転出力を出力する。AN６は一方の入力
がＤフリツプフロツプDF３のＱ出力に、もう一
方の入力がＤフリツプフロツプDF４の出力に
接続されたアンド回路、AN７は一方の入力がＤ
フリツプフロツプDF４の出力に、もう一方の
入力がＤフリツプフロツプDF５の出力に接続
されたアンド回路であり、アンド回路AN６，
AN７の出力（ｂ）（ｃ）、Ｄフリツプフロツプ
DF３の出力（ａ）、DF５のＱ出力（ｄ）、さら
に比較器AC４の出力（ｅ）が輝度判定回路４０
の出力となる。すなわち、それらの出力がモニタ
ー用受光素子PMで検出した輝度レベルを示す信
号となる。 これを第５図を参照してさらに詳しく説明する
と、第５図で（l₁）（l₂）（l₃）（l₄）は積分クリア
パルス消滅時点（to）から上述の所定の時間
（100m秒）経過時点（t3）までに生じる電圧降下
が夫々0.35V未満の場合、0.35Vから0.7V未満の
場合、0.7Vから1.4V未満の場合、1.4Vから2.8V
未満の場合の輝度モニター回路MCの出力電圧変
化を示しており、又、（l₅）は積分クリアパルス
消滅時点（t0）から上述の所定時間（100m秒）
経過前の時点（t2）で、2.8Vの電圧降下が生じる
場合の同モニター回路MCの出力電圧変化を示し
ている。（l₁）（l₂）（l₃）（l₄）（l₅）のいずれの電
圧
降下となるかは上述のようにモニター用受光素子
DMの光電流の大きさに依存しており、輝度モニ
ター回路MCの出力電圧変化が（l₁）（l₂）（l₃）
（l₄）のようになる場合は低輝度の場合、（l₅）の
ようになる場合は高輝度の場合である。今、端子
Ｊ４，Ｊ５，Ｊ６，Ｊ７の電圧が夫々端子Ｔ１１
に入力される基準電圧発生回路RSの出力電圧
（Vref）よりも、夫々0.35V、0.7V、1.4V、2.8V
低くなるように、上述の抵抗Ｒ１，Ｒ２，Ｒ３，
Ｒ４の抵抗値及び定電流源Ｉ１，Ｉ２，Ｉ３，Ｉ
４の電流値を設定すると、ラツチパルス発生後に
おける（l₁）（l₂）（l₃）（l₄）（l₅）に対応したＤフ
リツプフロツプDF３，DF４，DF５のＱ出力、
Ｑ出力、及び輝度モニター回路MCの出力（ａ）
（ｂ）（ｃ）（ｄ）（ｅ）は次の第１表に示す通りと
なる。

【表】 なお、（l₅）の場合、比較器AC４の出力（ｄ）
は積分クリアパルス消滅時点（t0）から所定時間
（100m秒）が経過する前の時点（t2）で“０”か
ら“１”になる。 第６図の残りの回路は第１図の回路ブロツク２
０を構成する。２２はバツフアＢ３を介して端子
Ｔ１２から入力される画像信号出力回路VSの出
力電圧（Vos）と、バツフアＢ２を介して端子Ｔ
１１から入力される基準信号発生回路RSの出力
電圧（Vref）との差に対応する出力（V1）を発
生する減算回路である。２４はイメージセンサー
アレイPAにおけるアルミニウム膜で覆われ所定
個（10個）分のフオトダイオードＰ２からＰ９の
うち両端のダイオードＰ２，Ｑ９を除いたものの
蓄積電荷に対応する画像信号のピーク値（V2）
（最低レベルの画素信号）を検知し、それをラツ
チして出力するピーク値検出回路であり、これに
より、アルミニウム被膜で覆われていない、上述
の第１第２像を受けているイメージセンサーアレ
イPAにおけるフオトダイオードの蓄積電荷に対
応する画素信号に対し、いわゆる暗出力補正用の
信号V2が形成される。すなわち、マイクロコン
ピユータ３０は、転送クロツクパルス（φ1）
（φ2）によりCCDシフトレジスタSRから順次蓄
積電荷が画像信号出力回路VSに転送される場合、
セルＲ５の蓄積電荷の転送開始と同時にサンプル
指定パルスをデータバスDB1を介して端子Ｔ１
５に出力し、次いでセルＲ１２の蓄積電荷の転送
終了と同時にサンプル指定リセツトパルスをデー
タバスDB１を介して端子Ｔ１６に出力する。し
たがつて、ピーク値検出回路２４はセルＲ５から
Ｒ１２の蓄積電荷、換言すればフオトダイオード
Ｐ２からＰ９の蓄積電荷の対応する画像信号を取
込み、それらのうちのピーク値を検出することに
なる。 ２６は回路２２及び２４の出力信号（V1）
（V2）を差動増幅する増幅器であり、その増幅率
が上述の輝度判定回路４０の出力（ａ）（ｂ）
（ｃ）（ｄ）によつて制御されるように構成された
増幅器である。この増幅器において、OPは演算
増幅器であり、その入力端子ｆ，ｇは入力抵抗Ｒ
５，Ｒ６を介して回路２２及び２４に夫々接続さ
れている。Ｒ７乃至Ｒ１４は演算増幅器OPの増
幅率設定のために設けられた抵抗であり、Ｒ５，
Ｒ６，Ｒ７，Ｒ８，Ｒ１１，Ｒ１２の抵抗値をｒ
とするとき、Ｒ９，Ｒ１３は2rの抵抗値、Ｒ１
０，Ｒ１４は4rの抵抗値をもつている。AS１乃
至AS８はアナログスイツチであり、このうちAS
１乃至AS４は出力（ａ）（ｂ）（ｃ）（ｄ）に応じ
て抵抗Ｒ７乃至Ｒ１０を選択的に有効化して演算
幅器OPの帰還抵抗値を決定するのに対し、AS５
乃至AS８は出力（ａ）（ｂ）（ｃ）（ｄ）に応じて
抵抗Ｒ１１乃至Ｒ１４を選択的に有効化して同増
幅器OPのバイアス抵抗値を設定する。すなわち、
上述（l₁）（l₂）（l₃）（l₄）（l₅）の各電圧降下が生
じる場合のそれらのアナログスイツチの状態及び
有効化される抵抗は次の第２表の通りとなる。

【表】 上表においてＡは演算増幅器OPの増幅率で、
この増幅器OPの出力電圧は、Vout＝Ｅ＋（V2−
V1）×Ａで表わされ、これがＡ／Ｄ変換器
（ADC）に入力される。但し、Ｅは定電圧源
（Ｅ）の電圧でありＡ／Ｄ変換器（ADC）の入力
レベル範囲に合わせて適当に設定される。そし
て、各画素信号に対応したＡ／Ｄ変換器（ADC）
の各出力は第１図のマイクロコンピユータの端子
Ｔ２２にデータバスDB１を介して取込まれ、所
定のプログラムにもとづくデイジタル演算によつ
て、撮影レンズの焦点調節状態が検出される。こ
のように、第１図の増幅器２６は輝度判定回路５
０の出力に応じて増幅率を変化させ、Ａ／Ｄ変換
器（ADC）での信号処理に適した信号を出力す
るから、広範な輝度域で撮影レンズの焦点状態の
調節が可能である。 再度第１図について説明すると、マイクロコン
ピユータ３０の端子Ｔ１７は積分クリアパルスの
出力端子である。又、マイクロコンピユータ３０
の端子Ｔ１９からは、シフトパルスの発生を許可
する場合“１”の信号が出力され、後述のように
イメージセンサアレイPAからCCDシフトレジス
タSRへの蓄積電荷の転送中はシフトパルスの発
生を禁止する信号“０”が出力される。さらにマ
イクロコンピユータ３０の端子Ｔ１８からは、積
分クリアパルスの消滅時点（t0）から上述の所定
時間が経過すると、あるいはその所定時間経過前
にシフトパルスが発生する場合はそのシフトパル
スの発生に応答して“１”の信号が出力される。
この信号は輝度判定回路４０に対するラツチパル
スとなる。端子Ｔ１７から出力される積分クリア
パルスは端子Ｔ６を介して光電変換ブロツク１に
おけるイメージセンサーの積分クリアゲートICG
に入力される一方、フリツプフロツプ（FF0）を
セツトし、そのＱ出力を“１”にして、アンド回
路AN１を開かせる。又、フリツプフロツプ
（FF0）がセツトされた状態で端子Ｔ１９からシ
フトパルスの発生を許可する“１”の信号が出力
されると、アンド回路AN２も開かれる。輝度判
定回路４０の出力端子Ｔ１４からは、第５図の
（l₅）で示される場合のように被写体輝度が高い
場合のみ、積分クリアパルスの消滅時点（t0）か
ら所定時間（100m秒）経過する前の時点（t2）
で“１”の信号（ｅ）が出力される。これに対
し、第５図の（l₁）（l₂）（l₃）（l₄）で示される場
合のように、被写体輝度が低い場合は、マイクロ
コンピユータ３０の端子Ｔ１８の出力が（t3）の
時点で“１”となり、輝度判定回路４０の出力端
子Ｔ１５の出力（ｅ）は“０”に保たれる。した
がつて、被写体輝度が高い場合はアンド回路AN
２の出力が（t2）の時点で“１”になり、被写体
輝度が低い場合は（t3）の時点でアンド回路AN
１の出力が“１”になり、いずれか一方の“１”
の出力がオア回路OR１を介してＤフリツプフロ
ツプDF１のＤ入力に入力される。このＤフリツ
プフロツプのCK（クロツク）入力にはクロツク回
路CL１からの基準クロツクパルス（周期2μ秒）
が入力されているため、第６図に示すように、Ｄ
入力に“１”の信号が入力された直後のその基準
クロツクパルスの立下りでＤフリツプフロツプ
DF１のＱ出力は“１”となり、フリツプフロツ
プ（FF0）がリセツトされ、開かれていたアンド
回路AN１又はAN２が閉じると共に、転送クロ
ツクパルス発生ブロツク１０内のフリツプフロツ
プ（FF1）乃至（FF6）がリセツトされ、それら
のＱ出力Ｑ１乃至Ｑ６がすべて“０”になる。そ
して、アンド回路AN１又はAN２がそのように
して閉じると、次の基準クロツクパルスの立下り
でＤフリツプフロツプDF１のＱ出力は“０”に
戻り、結局そのＱ出力からは2μ秒の時間幅の正
パルスが出力されたことになる。この正パルスが
リセツトパルスである。一方、Ｄフリツプフロツ
プDF２はＤフリツプフロツプDF１のＱ出力が
“１”になつた直後のクロツク回路CL１からの基
準クロツクパルスの立下りでＱ出力が“１”にな
り、ＤフリツプフロツプDF１のＱ出力が“０”
に戻つた直後の同クロツク回路の基準パルスの立
下りでＱ出力が“０”に戻る。したがつてＤフリ
ツプフロツプDF２のＱ出力には、リセツトパル
スの立下りと同期して立上る2μ秒の時間幅の正
パルスが生じるが、これがシフトパルスである。
このシフトパルスはマイクロコンピユータ３０の
端子Ｔ２１に入力されると共に、端子Ｔ７を介し
て光電変換ブロツク１におけるイメージセンサー
のシフトゲートSGに入力される。 以上は第１図の全体の回路構成とそれを構成す
る回路ブロツクについての説明であるが、次に全
体の作動を説明するに先立ち、第７図、第８図を
参照して各部での信号について説明しておく。 第７図はＤフリツプフロツプDF１のＱ出力に
生じるリセツトパルスによりリセツトされた直後
のフリツプフロツプ（FF1）乃至（FF6）の出力
と、転送パルス（φ1）及びＤフリツプフロツプ
DF２のＱ出力であるシフトパルスの関係を示し
ている。上述のようにリセツトパルスの立上りで
フリツプフロツプ（FF1）乃至（FF6）がリセツ
トされ、それらのＱ出力（Q1）乃至（Q6）はす
べて“０”となる。これにより、オア回路OR２
の出力は“０”となるから、転送クロツクパルス
（φ2）は“０”に立下り、逆に転送クロツクパル
ス（φ1）は“１”に立上る。そして、2μ秒が経
過すると、リセツトパルスが立下り、これと同時
にシフトパルスが“１”に立上つて、このシフト
パルスはさらに2μ秒後に“０”に立下る。次に
オア回路OR２の出力が“１”となるのは、フリ
ツプフロツプ（FF3）のＱ出力Ｑ３が“１”にな
るときであつて、これはリセツトパルスが“０”
に立下つてから8μ秒後であり、結局、転送クロ
ツクパルス（φ1）は10μ秒“１”の状態に保たれ
る。シフトパルスはこの転送クロツクパルス
（φ1）が“１”の状態にある間に発生して消滅す
る。このように、（t2）又は（t3）の時点の直後
に転送クロツクパルス発生ブロツク１０をリセツ
トし、新たに出力される転送クロツクパルス
（φ1）が継続している間にシフトパルスを発生さ
せるのは、イメージセンサアレイPAにおけるフ
オトダイオードアレイＰ１，Ｐ２，Ｐ３…Pn−
２，Pn−１，Pnの電荷蓄積（積分）の終了時点
が不必要に遅くなるのを避けるためである。これ
を仮に（t2）又は（t3）の時点の後に第１番目に
発生する転送クロツクパルス（φ1）に同期して
シフトパルスを発生させた場合、（t2）又は（t3）
の時点から最大でほぼ転送クロツクパルスの１周
期の時間フオトダイオードＰ１，Ｐ２，Ｐ３…
Pn−２，Pn−１，Pnの電荷蓄積が不必要に行わ
れる可能性があり、被写体がきわめて明るい場合
には電荷蓄積が飽和して、正しい画像信号が得ら
れなくなる恐れがある。又、（t2）又は（t3）の
時点の後のどの時点でシフトパルスが発生するか
も必ずしも一定しないから、画像信号レベルが一
定しない問題も生じる恐れがある。これに対し、
第７図では（t2）又は（t3）の時点から基準クロ
ツクパルスの２周期（4μ秒）内には必ずシフト
パルスが発生するから、そのような恐れは皆無で
ある。 なお、第７図に示したように、次の転送クロツ
クパルス（φ1）は出力Ｑ３，Ｑ４，Ｑ５，Ｑ６
がすべて“０”となる120μ秒後に、“１”とな
り、この状態が保たれる時間は8μ秒である。こ
の転送クロツクパルス以降の転送クロツクパルス
はすべて8μ秒間“１”の状態でその後120μ秒間
は“０”の状態となる。したがつて、転送クロツ
クパルス（φ1）の周期は128μ秒で、そのデユー
テイサイクルは１／２ではなく、“１”の状態と
“０”の状態の継続時間比は１／15となる。この
ようにしておけば、CCDシフトレジスタSRの１
セルからの蓄積電荷の画像信号出力回路VSへの
転送は転送クロツクパルスの立下りで行われるか
ら、信号処理、特にＡ／Ｄ変換器（ADC）での
Ａ／Ｄ時間を十分に確保することができ、変換速
度が遅い安価なＡ／Ｄ変換器を（ADC）として
使用することができるから、これを使用するカメ
ラのコストダウンを達成することが可能となる。 第８図はイメージセンサーのシフトパルス発生
後の画像信号出力回路VS及び増幅器２６の出力
を転送クロツクパルス（φ1）（φ2）及び基準信号
発生回路RSの出力と共に示している。第７図の
場合、シフトパルスが発生した時点では、CCD
シフトレジスタSRは空の状態になつているもの
としてある。この空の状態をつくるには、フオト
ダイオードＰ１，Ｐ２，Ｐ３…Pn−２，Pn−１，
Pnの蓄積電荷をCCDシフトレジスタSRに転送す
ることなく、CCDシフトレジスタSRのセル数分
だけ転送クロツクパルス（φ1）（φ2）をそのレジ
スタに与えればよい。例えば、そのレジスタSR
のセル数が100であるときは、100個の転送クロツ
クパルス（φ1）及び（φ2）を与えれば、そのレ
ジスタの蓄積電荷はすべて排出されてしまう。但
し、イメージセンサーを起動させた当初は一回の
電荷排出動作ではCCDシフトレジスタSRの蓄積
電荷は完全に排出されないのが実際であるため、
この場合は通常数回の排出動作を繰返すことによ
つて完全な空状態を作る。このような一連の動作
をイメージセンサーのイニシヤライズ作動と言
う。第８図において、シフトパルスの発生により
フオトダイオードＰ１，Ｐ２，Ｐ３…Pn−２，
Pn−１，Pnの蓄積電荷がCCDシフトレジスタSR
に並列的に転送され、第１番目の転送クロツクパ
ルス（φ1）の立下りでセルＲ１の蓄積電荷が画
像信号出力回路VSに転送される。その結果画像
信号出力回路VSは端子Ｔ３にセルＲ１の蓄積電
荷に対応した出力（Vos1）を出力する。以後転
送クロツクパルス（φ1）が立下る毎に、セルＲ
２，Ｒ３…Rn＋３の蓄積電荷に対応した出力
（Vos2）（Vos3）…（Vos（ｎ＋３））が順次画像
信号出力回路VSから出力される。それらの出力
のうち、（Vos1）（Vos2）（Vos3）は空送り用セ
ルＲ１，Ｒ２，Ｒ３の蓄積電荷に対応する出力で
あり、又、（Vos4）乃至（Vos13）はアルミニウ
ム被覆されたフオトダイオードＰ１乃至Ｐ１０、
すなわちセルＲ４乃至Ｒ１３の蓄積電荷に対応す
る暗出力である。これら２種類の出力間には、
ΔSで示したように、フオトダイオードＰ１乃至
Ｐ１０に発生する暗電流にもとづく蓄積電荷量に
相当する差が生じる。（V1）で示した演算回路２
２の出力は、各（Vos）についてV1＝Vref−
Vosの演算によつて得られたものであり、上記暗
出力（Vos4）乃至（Vos13）に対応した演算回
路２２の出力うち（Vos5）乃至（Vos12）に対
応するものが上述のピーク値検出回路２４に取込
まれる。そして、それらのうちの最大値を有する
ものがピーク値検出回路２４から（V2）として
出力される。第８図では、破線がこの（V2）を
示しており、したがつて、V′＝V1−V2がVout
＝Ｅ＋（V1−V2）×Ａで表わされる増幅器２６の
出力に対応する。 次に、第９図のフローチヤートを参照して第１
図に示したマイクロコンピユータ３０の動作とそ
れによる回路全体の作用を説明する。 まず、図示しないスイツチの操作によりマイク
ロコンピユータ３０にスタート信号が与えられる
と、＃１のステツプでマイクロコンピユータ３０
は端子Ｔ２２に“１”の信号を出力して、イメー
ジセンサーのイニシヤライズ作動を行う。すなわ
ち、転送クロツクパルス（φ1）（φ2）としてクロ
ツク回路CL２からの周期の早いクロツクパルス
が端子Ｔ４，Ｔ５を介してCCDシフトレジスタ
SRに入力される。このとき、端子Ｔ１９からは
シフトパルスの発生を禁止する信号“０”が出力
されており、シフトパルスは発生しないから、
CCDシフトレジスタSRはイメージセンサーアレ
イPAから蓄積電荷を受取ることなく、自身の蓄
積電荷を順次排出する。（あるいは、シフトパル
スの発生を禁止せず、通常のCCD駆動と同様に
積分クリアパルスを発生し、その後蓄積電荷を無
視できるように直ちにシフトパルスを発生させ、
次に転送クロツクパルスによりCCDシフトレジ
スタの蓄積電荷排出を行せてもよい。）この排出
動作は上述のように数回繰返され、それによつて
CCDシフトレジスタSRは空状態となる。ここで、
１回の排出動作はCCDシフトレジスタSRのセル
数だけ転送クロツクパルス（φ1）（φ2）が与えら
れることによつて終了する。その数回の排出動作
を保証する所定時間が経過すると、マイクロコン
ピユータ３０は端子Ｔ２２の出力を“０”にし
て、クロツク回路CL１からの基準クロツクパル
スにもとづいて形成される“１”状態と“０”状
態の継続時間比が１／15のパルスを転送クロツク
パルス（φ1）とし、それと逆位相のパルスを転
送クロツクパルス（φ2）として、CCDシフトレ
ジスタSRに入力させる。次にマイクロコンピユ
ータ３０は＃２のステツプで端子Ｔ１９からシフ
トパルスの発生を許可する“１”の信号を出力
し、これによりアンド回路AN２が開かれる。そ
して、＃３のステツプで端子Ｔ１７から積分クリ
アパルスが出力されると、フリツプフロツプ
（FF0）がセツトされ、アンド回路AN１も開か
れる。同時にその積分クリアパルスが積分クリア
ゲートICGに入力され、イメージセンサーアレイ
PAの各フオトダイオードの蓄積電荷がクリアさ
れる一方、FETQ１，Ｑ４が導通してコンデンサ
ーＣ１，Ｃ２が電源電圧のレベルまで充電され
る。この積分クリアパルスは（t0）の時点で消滅
し、これによりイメージセンサーアレイPAの各
フオトダイオードが電荷蓄積を開始すると共に、
モニター用受光素子PMで検出される被写体輝度
に応じた速度で輝度モニター回路MCの出力電圧
（Vm）が第５図に示すように降下し始める。又、
マイクロコンピユータ３０は積分クリアパルスが
消滅すると同時に、内部のプログラマブルリセツ
トカウンタを＃４のステツプでセツトし、このカ
ウンタが所定時間である100m秒をカウントし始
める。次にマイクロコンピユータ３０は＃５のス
テツプで輝度モニター回路MCの出力電圧（Vm）
の降下量が2.8Vに達しているかどうかを端子Ｔ
２０に入力される輝度判定回路４０の出力（ｅ）
にもとづいて判定し、出力（ｅ）が“１”で、第
５図に（l5）で示した場合であることを判定する
と、＃９のステツプに移行して端子Ｔ１９の出力
を“０”にし、シフトパルスの発生を禁止する。
但し、出力（ｃ）が“１”になると、第６図に示
したように、きわめて短時間のうちにＤフリツプ
フロツプDF１からリセツトパルスが続いてＤフ
リツプフロツプDF２からシフトパルスがされ、
そのリセツトパルスによつてフリツプフロツプ
（FF0）がリセツトされてアンド回路AN１，AN
２が閉じるから、＃９のステツプで発生を禁止す
るシフトパルスは、後述の＃10のステツプ以降に
新たに発生する可能性のあるシフトパルスであ
る。これに対し、＃５のステツプで出力（ｅ）が
“０”で、第５図で（l₁）（l₂）（l₃）（l₄）で示した
いずれかの場合であることを判定すると、マイク
ロコンピユータ３０は＃６のステツプで上述のプ
ログラマブルリセツトカウンタの内容から“１”
を減じ、＃７のステツプでそのカウンタの内容が
“０”になつたかどうかを判定する。そして、そ
の内容が“０”になつていなければ＃５のステツ
プに戻り、＃６のステツプを経て＃７のステツプ
で再びプログラマブルリセツトカウンタの内容が
“０”になつたかどうかを判定する。になつたか
どうかを判定する。ここで、＃５・＃６・＃７の
ステツプサイクルに要する時間をtsとすれば、ts
×Ｎ＝100m秒となるように設定されており、し
たがつて、Ｎ回＃５、＃６、＃７のステツプを繰
返せば、プログラマブルリセツトカウンタの内容
は“０”になる。すなわち、＃４のステツプでこ
のカウンタがセツトされてから100m秒が経過す
ると、マイクロコンピユータ３０は＃８のステツ
プで端子Ｔ１８から“１”の信号を出力し、この
信号はアンド回路AN１，OR１を介してＤフリ
ツプフロツプDF１のＤ入力に入力される。した
がつて、ＤフリツプフロツプDF１からリセツト
パルスが出力され、フリツプフロツプ（FF0）が
リセツトされてアンド回路AN１，AN２が閉じ
る一方、続いてＤフリツプフロツプDF２からシ
フトパルスが発生する。但し、この場合も、さら
に時間が経過し、輝度モニター回路MCの出力電
圧（Vm）の降下量が2.8Vに達すると、輝度判定
回路４０の出力（ｅ）が“１”になり、それが
＃５のステツプで判定されるため、端子Ｔ１９か
らは以降シフトパルスの発生を禁止する“０”の
信号が出力される。 上述のようにして発生したシフトパルスはマイ
クロコンピユータ３０の端子Ｔ２１に入力される
と共に、端子Ｔ７を介してシフトゲートSGに入
力される。これによつてイメージセンサーアレイ
PAの各フオトダイオードの蓄積電荷がCCDシフ
トレジスタSRの対応するセルに転送され、さら
に転送クロツクパルス（φ1）（φ2）によつて順次
そのレジスタSRの各セルの蓄積電荷が画像信号
出力回路VSに転送される。すると、画像信号出
力回路VSの出力端子Ｔ３からは画像信号
（Vos1）（Vos2）…（Vos（ｎ＋３））が順次出力
され、増幅器２６からはVout＝Ｅ＋（V1−V2）
Ａで表わされる信号が順次出力される。これらの
信号は逐次Ａ／Ｄ変換器（ADC）でデイジタル
信号に変換され、データバスDB１を介してマイ
クロコンピユータ３０に入力される。 一方、マイクロコンピユータ３０は上述のシフ
トパルスが端子Ｔ２１に入力すると、＃10のステ
ツプで端子Ｔ１７から積分クリアパルスを出力す
る。このため、イメージセンサーアレイPAの各
フオトダイオードの蓄積電荷がクリアーされ、そ
の積分クリアパルスの消滅と同時に各フオトダイ
オードの電荷蓄積が再開される。もちろん、輝度
モニター回路MCの出力も上述したと同様モニタ
ー用受光素子PMにより検出された被写体輝度に
応じた速度で降下し始める。すなわち、第２回目
の電荷蓄積サイクルが開始されるが、マイクロコ
ンピユータ３０は積分クリアパルスの消滅と同時
に内部のプログラマブルプリセツトカウンタを今
度はCCDシフトレジスタSRのセルの数をカウン
トするようにセツトする。これが＃11のステツプ
である。マイクロコンピユータ３０は、その各セ
ルの蓄積電荷に対応したデイジタル信号をＡ／Ｄ
変換器（ADC）から受取つてそれを内部のラン
ダムアクセスメモリーにストアし（＃12のステツ
プ）、その度毎にプログラマブルプリセツトカウ
ンターの内容から１を減じて（＃13のステツプ）、
その内容が“０”になつたかどうかを＃14のステ
ツプで判定する。＃11のステツプでセツトされた
プログラマブルプリセツトカウンタ内容が“０”
になると、次の＃15のステツプに移行する。この
ステツプでは、マイクロコンピユータ３０は例え
ば次のような演算を行つて撮影レンズTLの焦点
調節状態、すなわち予定焦点面Ｆに対するデフオ
ーカス量及びデフオーカス方向を算出する。すな
わち、上記イメージセンサーアレイPAのフオト
ダイオードＰ１，Ｐ２，Ｐ３…Pn−２，Pn−１，
PnからＰ１乃至Ｐ１０を除いたもののうち、第
４図において上記の第１像が形成される領域に含
まれるものを基準部のフオトダイオード、第２像
が形成される領域に含まれるものを参照部のフオ
トダイオードとし、この基準部及び参照部のフオ
トダイオードをイメージセンサーアレイPAの一
方の側から夫々A1，A2，…Am，B1，B2，…
Bm＋ｋ−１としたとき、それらに蓄積された電
荷に対応したＡ／Ｄ変換器（ADC）からのデイ
ジタル信号を夫々（a1）（a2）…（am）、（b1）
（b2）…（bm＋ｋ−１）とすると、 C1＝_n 〓ⁱ⁼¹ ｜ai−bi｜ C2＝_n- 〓ⁱ⁼¹ ｜ai−（bi＋１）…｜ … Ck−１＝_n 〓ⁱ⁼¹ ｜ai−（bi＋ｋ−２）｜ Ck＝_n 〓ⁱ⁼¹ ｜ai−（bi＋ｋ−１）｜ のｋ組の演算を行い、C1、C2…Ck−１、Ckのう
ちで最小となるものを求める。例えば、C2の値
が最小となれば、基準部のフオトダイオードA1，
A2，…，Amに形成される像に参照部のフオト
ダイオードB2，B3，…，Bm，Bm＋１に形成さ
れる像が最も合致している。したがつてこの場合
イメージセンサーアレイPA上におけるフオトダ
イオードA1とB2の間の間隔が上述の第１、第２
像の間隔であり、これを焦点検出光学系によつて
定まる合焦時における第１、第２像の所定の間隔
と比較すれば、撮影レンズのそのときのデフオー
カス量及びデフオーカス方向を算出できる。な
お、ここで述べた演算の仕方は一例であつて、よ
り正確にデフオーカス量を判定するには、例えば
本出願人が特願昭58−2622号、特願昭58−113936
号において提案している演算方法を用いればよ
い。 ＃15のステツプでの上述の演算が終わると、マ
イクロコンピユータ３０は再び輝度判定回路４０
の出力（ｅ）にもとづいて、輝度モニター回路
MCの出力（Vm）の電圧降下量がステツプ＃11
から＃15の期間において、2.8Vに達したかどう
かを＃16のステツプで判定する。なお＃11から
＃15までのステツプの実行には例えば50m秒を要
するものとする。出力（ｅ）が“１”であり、出
力（Vm）の電圧降下量が2.8Vに達しておれば、
＃17のステツプで再び積分クリアパルスを端子Ｔ
１７から出力して、＃12から＃15のステツプの実
行中にイメージセンサーアレイPAの各フオトダ
イオードに蓄積された電荷をクリアし、再度それ
らに電荷蓄積を開始させる。このようにするの
は、＃16のステツプでの判定時に出力（ｅ）が
“１”であると、イメージセンサーアレイPAの各
フオトダイオードの電荷蓄積がすでに飽和してい
る恐れがあるからである。この場合、マイクロコ
ンピユータ３０は積分クリアパルスが消滅すると
同時に＃17のステツプで内部のプログラマブルプ
リセツトカウンタを100m秒をカウントするよう
にセツトし、続いて＃18のステツプで端子Ｔ１９
からシフトパルスの発生を許可する“１”の信号
を出力する。そして、これ以後は＃５のステツプ
に戻つて、順次上述のステツプを繰返す。これに
対し、＃16のステツプで出力（ｅ）が“０”であ
り、出力（Vm）の電圧降下量が2.8Vに達してい
なければ、＃20のステツプでマイクロコンピユー
タ３０は上記プログラマブルプリセツトカウンタ
を50m秒をカウントするようにセツトし、続いて
上記の＃19のステツプに移行する。このとき、
50m秒をカウントするようにカウンタをセツトす
るのは、上述のように＃10のステツプで出力され
た積分クリアパルスが消滅してからすでに約50m
秒が経過しており、残り50m秒をそのカウンタで
カウントさせれば、合成100m秒間の電荷蓄積を
イメージセンサーアレイPAの各フオトダイオー
ドに許容することになるからである。すなわち、
この場合は、＃５、＃７、＃８のステツプサイク
ルが最大50／ts回繰返される。もちろん、プログ
ラマブルプリセツトカウンタを他の目的と兼用せ
ず、専用に用いることができる場合は、＃10のス
テツプの終了後そのプログラマブルプリセツトカ
ウンタを100m秒のカウントを行うようにセツト
すればよく、＃20のステツプは不要となる。 以上、第９図を参照してマイクロコンピユータ
３０の動作とそれによる回路全体の作用について
説明したが、以上述べたところからも理解される
ように、この実施例では、シフトパルスによつて
イメージセンサーアレイPAのフオトダイオード
の蓄積電荷の転送が始まつてからマイクロコンピ
ユータ３０でのデフオーカス量及びデフオーカス
方向の演算が終了するまでは新たなシフトパルス
の発生を禁止しており、又イメージセンサーアレ
イPAの各フオトダイオードには、その演算終了
を待つことなく前回のシフトパルス発生の直後か
ら電荷蓄積を開始させている。この理由は次の通
りである。 すなわち、焦点検出にもとづいて撮影レンズを
駆動し、その焦点調節を行う場合、一定時間内に
行われる焦点検出動作の回数が多い程短時間で撮
影レンズを合焦させることができる。そこで、１
回の焦点検出動作に要する時間を考えると、それ
は、CCDのイメージセンサーアレイPAでの電荷
蓄積（光電流積分）時間Tiと、そのイメージセ
ンサーアレイの蓄積電荷をCCDシフトレジスタ
SRを介して画像信号出力回路VSへ転送し、続い
てそれの信号処理とデフオーカス量及びデフオー
カス方向の算出を行うのに必要な時間Td（これを
便宜上データ処理時間と呼ぶ）の和（Ti＋Td）
であり、焦点検出動作を繰返し連続的に行う場
合、先の検出動作が完了してから次の検出動作を
行うようにすると、ｎ回の検出動作を行わせるの
に必要な時間は（Ti＋Td）×ｎとなる。ところ
が、CCDのイメージセンサーアレイPAでの電荷
蓄積（光電流積分）の速度はそれに入射する光の
強度に依存しており、入射光強度が低いとその速
度は遅くなり、長時間電荷蓄積を行わせなければ
ならない。このため、１回の焦点検出動作に要す
る時間が長くなつて、一定の時間内に行える焦点
検出動作の回数が制約を受け、短時間で撮影レン
ズを合焦させることができなくなる。一方、
CCDの場合、シフトレジスタSRから画像信号出
力回路VSに蓄積電荷を転送しているときにイメ
ージセンサーアレイPAに電荷蓄積を行わせても
何ら問題はない。したがつて、シフトパルスが発
生した直後に積分クリアパルスを発生させること
ができ、こうしておけば上述のデータ処理時間
Tdの間にイメージセンサーアレイPAが新たな電
荷蓄積を行うので、入射光強度が低い場合でも１
回の焦点検出動作に要する時間が短くなり、一定
時間内に行われる焦点検出動作の回数が多くなつ
て、短時間に撮影レンズを合焦させることができ
るようになる。しかしながら、一方でCCDシフ
トレジスタSRの蓄積電荷が画像信号出力回路VS
に転送されている途中で新たな蓄積電荷がCCD
シフトレジスタSRに転送されると（これはCCD
の構造上は可能である）、CCDシフトレジスタSR
内で新旧の蓄積電荷が混ざり合い、誤まつた画像
信号が出力される。又、マイクロコンピユータ３
０においても、＃15のステツプで演算中はランダ
ムアクセスメモリーのデータを保持しておかねば
ならないから、新たな信号を受け付けることはで
きない。したがつて、上述のデータ処理時間Td
の間はシフトパルスを禁止する訳である。 第１０図Ａ，Ｂは上記実施例において焦点検出
動作がどのようにして繰返されるかを図示したも
のであり、同図ＡはTi＜Tdの場合、ＢはTi＞
Tdの場合である。同図Ａで点線は＃10のステツ
プで発生する積分クリアパルスの消滅後の電荷蓄
積期間を示しているが、この間に蓄積された電荷
は上述したように＃17のステツプで発生する積分
クリアパルスによつてクリアされる。これに対
し、第１１図Ａ，Ｂは、先にも仮定したように、
常にデータ処理が終わつた後でイメージセンサー
アレイ（PA）のフオトダイオードに電荷蓄積を
開始させるようにした場合で、同図ＡはTi＜Td
の場合、同図ＢはTi＞Tdの場合を示す。第１１
図Ｂを第１０図Ｂと比較すれば、明らかに上記実
施例の場合が一定時間内における焦点検出動作の
回数が多くなることが判る。 以上、一実施例についてこの発明を説明した
が、この発明は上記実施例に限定されるものでは
ない。例えば、自己走査型イメージセンサーとし
ては、CCDだけでなく、BBD（Bucket Brigade
Device）、CID（Charge Injection Device）、
MOS（Metal Oxide Semiconductor）型イメー
ジセンサー等を用いることができる。又、焦点検
出方式も第４図の焦点検出光学系を用いるものに
限られるのではなく、例えば特開昭54−159259号
公報、特開昭57−70504号、特開昭57−45510号公
報等に示されているように、撮影レンズの予定焦
点面乃至はそれと共役な面にレンズレツトを配置
すると共にその背後に自己走査型イメージセンサ
ーを配置することにより、撮影レンズの焦点調節
状態としてデフオーカス量とデフオーカス方向を
共に算出する方式、あるいは特開昭55−155308号
公報、特開昭57−72110号公報、特開昭57−88418
号公報等に示されているように、撮影レンズの予
定焦点面乃至はそれと共役な面上及びその前後に
夫々自己走査型イメージセンサーを配置し、撮影
レンズの焦点調節状態としてデフオーカス方向の
み検出する方式等にもこの発明は適用可能であ
る。 効 果 以上説明した通り、この発明の画像処理装置に
おいては、シフトパルスに応答して積分クリアパ
ルスを発生させることによつて、イメージセンサ
ーの転送部から画像信号出力回路への電荷転送が
開始されてから画像信号の処理演算が行われてい
る間にイメージセンサーの電荷蓄積部に新たな電
荷蓄積を行わせるから、電荷蓄積時間がデータ処
理時間よりも長くなるような場合、電荷蓄積開始
から画像信号処理終了までの画像処理動作に要す
る時間がその電荷蓄積時間のみで決まるようにな
り、電荷蓄積時間とデータ処理時間の和を一回の
画像処理動作の一周期とした場合に比べ、一定時
間内における画像処理動作の回数が多くなり、そ
れだけ早く例えば撮影レンズを合焦させることが
できる。又、電荷蓄積時間がデータ処理時間より
も長くなる場合でも、次のシフトパルスの発生が
禁止されているから、画像信号の処理演算が終了
するまでの間に、イメージセンサー内において新
たに電荷蓄積部に蓄積された電荷が転送部に転送
されて新旧の蓄積電荷がその転送部で混合される
ことにより意味のない画像信号が形成されるとい
う恐れを伴うこともない。 なお、電荷蓄積時間がデータ処理時間よりも短
い場合、その処理演算が終了した時点で新たな積
分クリアパルスを発生させてそれまでの電荷蓄積
部における電荷蓄積を一掃し、その積分クリアパ
ルスの消滅によつて再び電荷蓄積を開始させるよ
うに構成すると共に、その新たな積分クリアパル
スの発生に引続いて次のシフトパルスの発生を許
可するように構成したので、データ処理期間中に
イメージセンサーの電荷蓄積部での電荷蓄積が一
旦飽和しても、それに無関係に信頼できる画像信
号を得ることができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体回路図、第
２図は第１図の光電変換ブロツク１の詳細を示す
図、第３図はイメージセンサーアレイの各画素を
構成するフオトダイオードと積分クリアゲートの
等価回路図、第４図は上記実施例における焦点検
出用光学系を示す図、第５図はモニター回路の出
力の時間的変化を示す図、第６図は第１図の輝度
判定回路４０及びブロツク２０の具体例を示す回
路図、第７図及び第８図は第１図の回路の各部に
おける出力波形を示す図、第９図は上記実施例に
おけるマイクロコンピユータの動作を示すフロー
チヤート、第１０図Ａ，Ｂは上記実施例において
焦点検出動作がいかに繰返されるかを示すタイム
チヤート、第１１図は常にデータ処理の後イメー
ジセンサーのイメージセンサーアレイを構成する
各フオトダイオードに電荷蓄積を開始させる場合
に、焦点検出動作がいかに繰返されるかを示すタ
イムチヤートである。 PA，ICG，SG，SR……自己走査型イメージ
センサー、PA……電荷蓄積部、SR……電荷出力
部、VS……画像信号出力回路、MP……モニタ
ー用受光手段、MC……モニター回路、３０，Ｔ
１７……積分クリアパルス発生手段、４０……輝
度判定回路、DF２，１０……出力信号発生手段、
３０，Ｔ１９……シフトパルス発生禁止手段及び
シフトパルス発生許可手段、３０……積分クリア
パルス発生制御手段。

Claims (1)

【特許請求の範囲】
1. １ 電荷蓄積部及び蓄積電荷を出力信号により画
   像信号出力回路に出力する電荷出力部を有する自
   己走査型イメージセンサーから出力される蓄積電
   荷にもとづいて上記画像信号出力回路により画像
   信号を得、処理回路により画像信号を処理演算す
   る画像処理装置において、上記電荷蓄積部の蓄積
   電荷を一掃する積分クリアパルスを発生する積分
   クリアパルス発生手段と、上記積分クリアパルス
   の消滅後にイメージセンサへの入射光強度に応じ
   て上記電荷蓄積部に蓄積される電荷量が所定値に
   達すると電荷蓄積動作を終了させるための終了信
   号を出力する終了信号出力回路と、上記電荷蓄積
   部に上記積分クリアパルス消滅後に蓄積された電
   荷を上記画像信号出力回路へ出力する上記出力信
   号を発生する出力信号発生手段と、上記出力信号
   の発生直後に上記出力信号発生手段による次の出
   力信号の発生を禁止する出力信号発生禁止手段
   と、上記出力信号発生に応答して上記積分クリア
   パルス発生手段に次の積分クリアパルスを発生さ
   せる積分クリアパルス発生制御手段と、上記処理
   回路での画像信号の処理演算終了時点で上記終了
   信号が出力されていない場合、その演算処理の終
   了に続いて次の出力信号の発生禁止を解き、上記
   終了信号が出力されている場合、その処理演算終
   了時に再度積分クリアパルスを発生させ、引き続
   いて次の出力信号の発生禁止を解く出力信号制御
   手段とを備えたことを特徴とする画像処理装置。