JPH064304A - シリアルデータ割り込み通知方式 - Google Patents
シリアルデータ割り込み通知方式Info
- Publication number
- JPH064304A JPH064304A JP16047192A JP16047192A JPH064304A JP H064304 A JPH064304 A JP H064304A JP 16047192 A JP16047192 A JP 16047192A JP 16047192 A JP16047192 A JP 16047192A JP H064304 A JPH064304 A JP H064304A
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- data
- serial
- interrupt data
- recognition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 割り込み発生の情報をシリアルデータで通知
するためのシリアル割り込みデータ通知方式に関し、割
り込み種別の情報を付加することでより高度な割り込み
処理を行う方式を提供することを目的とする。 【構成】 システムの制御を司る中央処理装置１に、常
時にシリアル割り込みデータ収集信号をバス線３を介し
て通知する割り込みデータ収集制御部1aと、収集された
割り込みデータを保持する割り込みレジスタ1bと、該割
り込みレジスタ1bが保持する割り込みデータを認識し、
該認識結果の処理を行う割り込みデータ認識処理部1cを
備え、１回の割り込み収集動作で割り込み通知元の認識
と同時に割り込み種別を判断して処理を行うように構成
する。
するためのシリアル割り込みデータ通知方式に関し、割
り込み種別の情報を付加することでより高度な割り込み
処理を行う方式を提供することを目的とする。 【構成】 システムの制御を司る中央処理装置１に、常
時にシリアル割り込みデータ収集信号をバス線３を介し
て通知する割り込みデータ収集制御部1aと、収集された
割り込みデータを保持する割り込みレジスタ1bと、該割
り込みレジスタ1bが保持する割り込みデータを認識し、
該認識結果の処理を行う割り込みデータ認識処理部1cを
備え、１回の割り込み収集動作で割り込み通知元の認識
と同時に割り込み種別を判断して処理を行うように構成
する。
Description
【０００１】
【産業上の利用分野】本発明は、割り込み処理を必要と
する装置に係り、特に割り込み発生の情報をシリアルデ
ータで通知するためのシリアル割り込みデータ通知方式
に関する。
する装置に係り、特に割り込み発生の情報をシリアルデ
ータで通知するためのシリアル割り込みデータ通知方式
に関する。
【０００２】近年、各種の処理装置の高度化に伴い、割
り込み処理時間の短縮が要求されている。このため、常
時においてシリアル割り込みデータ収集信号を出力し、
割り込み発生元を確認する方式が提供されているが、こ
れでは何れの割り込み処理を行えばよいか分からないた
めに、さらに割り込み種別を認識する必要がある。
り込み処理時間の短縮が要求されている。このため、常
時においてシリアル割り込みデータ収集信号を出力し、
割り込み発生元を確認する方式が提供されているが、こ
れでは何れの割り込み処理を行えばよいか分からないた
めに、さらに割り込み種別を認識する必要がある。
【０００３】
【従来の技術】以下において、図３と図４をもちいて従
来例を説明する。図３は従来の一実施例回路の構成を示
す図であり、図４は従来の一実施例回路のタイミングを
示す図である。
来例を説明する。図３は従来の一実施例回路の構成を示
す図であり、図４は従来の一実施例回路のタイミングを
示す図である。
【０００４】図３において、11は中央処理装置（以下、
ＣＰＵ装置と称す）であり、割り込みデータ収集制御部
11a と割り込み発生認識部11b および割り込み種別認識
アクセス部11c を備える。
ＣＰＵ装置と称す）であり、割り込みデータ収集制御部
11a と割り込み発生認識部11b および割り込み種別認識
アクセス部11c を備える。
【０００５】また、12-1〜12-nは同一構成をもつ複数の
入出力装置であり、この入出力装置12-1〜入出力装置12
-nのそれぞれは割り込みデータ出力部12a と割り込み種
別保持部12b を備える。そして、13はＣＰＵ装置11と入
出力装置12-1〜入出力装置12-nを結ぶバス線である。
入出力装置であり、この入出力装置12-1〜入出力装置12
-nのそれぞれは割り込みデータ出力部12a と割り込み種
別保持部12b を備える。そして、13はＣＰＵ装置11と入
出力装置12-1〜入出力装置12-nを結ぶバス線である。
【０００６】図４において、(a) はシリアル割り込みデ
ータ収集信号を示し、(b) はシリアル割り込みデータを
示し、(c) はシリアル割り込みデータ(b) に割り当てら
れたｎ個のタイムスロットＴ1 〜Ｔn を示す。
ータ収集信号を示し、(b) はシリアル割り込みデータを
示し、(c) はシリアル割り込みデータ(b) に割り当てら
れたｎ個のタイムスロットＴ1 〜Ｔn を示す。
【０００７】また、(d) はＣＰＵ装置11のシリアル割り
込み種別の認識アクセスのタイミングであり、(e) はシ
リアル割り込み処理のタイミングである。図３と図４に
示すように、従来の割り込み通知方式においては、ＣＰ
Ｕ装置11の配下に複数の入出力装置12-1〜入出力装置12
-nがバス線13を介して接続されており、ＣＰＵ装置11か
らのアクセスである割り込み通知は常時、割り込みデー
タ収集制御部11a からバス線13を通り、シリアル割り込
みデータ収集信号(a) として出力している。
込み種別の認識アクセスのタイミングであり、(e) はシ
リアル割り込み処理のタイミングである。図３と図４に
示すように、従来の割り込み通知方式においては、ＣＰ
Ｕ装置11の配下に複数の入出力装置12-1〜入出力装置12
-nがバス線13を介して接続されており、ＣＰＵ装置11か
らのアクセスである割り込み通知は常時、割り込みデー
タ収集制御部11a からバス線13を通り、シリアル割り込
みデータ収集信号(a) として出力している。
【０００８】入出力装置12-1〜入出力装置12-nの各割り
込みデータ出力部12a は、ＣＰＵ装置11からのシリアル
割り込みデータ収集信号(a) を受けてバス線13上の自己
のタイムスロットＴ1 〜Ｔn にシリアル割り込みデータ
(b) を出力し、このシリアル割り込みデータ(b) を受け
た割り込み発生認識部11b は割り込み発生元が入出力装
置12-1〜12-nの何れであるかを認識する。
込みデータ出力部12a は、ＣＰＵ装置11からのシリアル
割り込みデータ収集信号(a) を受けてバス線13上の自己
のタイムスロットＴ1 〜Ｔn にシリアル割り込みデータ
(b) を出力し、このシリアル割り込みデータ(b) を受け
た割り込み発生認識部11b は割り込み発生元が入出力装
置12-1〜12-nの何れであるかを認識する。
【０００９】ところが、図４(b) と図４(c) に示すよう
に、割り込みデータ出力部12a からタイムスロット(c)
の中の各タイムスロットＴ1 〜Ｔn に割り当てられて出
力されるシリアル割り込みデータ(b) は１ビット情報で
あるために、ＣＰＵ装置11は割り込みの有無の判断しか
できない。
に、割り込みデータ出力部12a からタイムスロット(c)
の中の各タイムスロットＴ1 〜Ｔn に割り当てられて出
力されるシリアル割り込みデータ(b) は１ビット情報で
あるために、ＣＰＵ装置11は割り込みの有無の判断しか
できない。
【００１０】従って、ＣＰＵ11装置が割り込み種別を認
識するには、もう一度割り込み発生元に対して割り込み
種別を認識するためのアクセスを行わなけれならない。
このアクセスのために、ＣＰＵ装置11内に割り込み種別
認識アクセス部11c が有り、入出力装置12-1〜入出力装
置12-nの何れが割り込み発生元であるかを割り込み種別
認識アクセス部11c が知ると同時に、ＣＰＵ装置11は割
り込み種別保持部12b に１回のデータ収集動作の終了タ
イミング後の認識アクセス(d) のタイミングにおいて割
り込み種別の認識アクセスを行う。
識するには、もう一度割り込み発生元に対して割り込み
種別を認識するためのアクセスを行わなけれならない。
このアクセスのために、ＣＰＵ装置11内に割り込み種別
認識アクセス部11c が有り、入出力装置12-1〜入出力装
置12-nの何れが割り込み発生元であるかを割り込み種別
認識アクセス部11c が知ると同時に、ＣＰＵ装置11は割
り込み種別保持部12b に１回のデータ収集動作の終了タ
イミング後の認識アクセス(d) のタイミングにおいて割
り込み種別の認識アクセスを行う。
【００１１】さらに、この認識アクセス終了後の次の割
込処理(e) のタイミングにおいて、ＣＰＵ装置11は認識
された入出力装置12-1〜入出力装置12-nの何れかに割り
込み処理を実行しに行く。
込処理(e) のタイミングにおいて、ＣＰＵ装置11は認識
された入出力装置12-1〜入出力装置12-nの何れかに割り
込み処理を実行しに行く。
【００１２】
【発明が解決しようとする課題】従って、従来例のシリ
アルデータ割り込み通知方式は、割り込み収集によりシ
リアル割り込みデータを受けても割り込み発生元の認識
しか出来ず、割り込み処理を行うためには、さらにもう
一度の割り込み種別を認識するためのアクセスを行わな
ければならず、該アクセスを待って割り込み処理に移る
といった処理時間のロスを生じるという課題がある。
アルデータ割り込み通知方式は、割り込み収集によりシ
リアル割り込みデータを受けても割り込み発生元の認識
しか出来ず、割り込み処理を行うためには、さらにもう
一度の割り込み種別を認識するためのアクセスを行わな
ければならず、該アクセスを待って割り込み処理に移る
といった処理時間のロスを生じるという課題がある。
【００１３】本発明は、シリアル割り込みの収集に対
し、割り込み発生元の出力データに割り込み処理要の有
無の情報と同時に、割り込み種別の情報を付加すること
で割り込み種別認識のためのアクセスを不要にし、より
高度な割り込み処理を行う方式を提供することを目的と
する。
し、割り込み発生元の出力データに割り込み処理要の有
無の情報と同時に、割り込み種別の情報を付加すること
で割り込み種別認識のためのアクセスを不要にし、より
高度な割り込み処理を行う方式を提供することを目的と
する。
【００１４】
【課題を解決するための手段】上記の目的を達成するた
め本発明では、図１に示すように、システムの制御を司
る中央処理装置１に、常時にシリアル割り込みデータ収
集信号をバス線３を介して通知する割り込みデータ収集
制御部1aと、収集された割り込みデータを保持する割り
込みレジスタ1bと、該割り込みレジスタ1bが保持する割
り込みデータを認識し、該認識結果の処理を行う割り込
みデータ認識処理部1cを備え、前記バス線３を介して前
記中央処理装置１にスレーブ接続された複数の入出力装
置2-1 〜2-n に、前記割り込みデータ収集制御部1aから
通知されたシリアル割り込み収集信号を受け、割り込み
要求がある場合は自装置の割り当てタイムスロットに割
り込みの有無と種別を含むシリアル割り込みデータを出
力する割り込みデータ出力部2aを備え、１回の割り込み
収集動作で割り込み通知元の認識と同時に割り込み種別
を判断して処理を行うように構成する。
め本発明では、図１に示すように、システムの制御を司
る中央処理装置１に、常時にシリアル割り込みデータ収
集信号をバス線３を介して通知する割り込みデータ収集
制御部1aと、収集された割り込みデータを保持する割り
込みレジスタ1bと、該割り込みレジスタ1bが保持する割
り込みデータを認識し、該認識結果の処理を行う割り込
みデータ認識処理部1cを備え、前記バス線３を介して前
記中央処理装置１にスレーブ接続された複数の入出力装
置2-1 〜2-n に、前記割り込みデータ収集制御部1aから
通知されたシリアル割り込み収集信号を受け、割り込み
要求がある場合は自装置の割り当てタイムスロットに割
り込みの有無と種別を含むシリアル割り込みデータを出
力する割り込みデータ出力部2aを備え、１回の割り込み
収集動作で割り込み通知元の認識と同時に割り込み種別
を判断して処理を行うように構成する。
【００１５】
【作用】本発明は図１と図２に示すごとく、シリアル割
り込みデータ収集信号をＣＰＵ装置１の割り込みデータ
収集制御部1aから割り込み発生元の入出力装置2-1 〜入
出力装置2-n に送出し、割り込み要求のある装置は自装
置に割り当てた１タイムスロット上に割り込み種別を付
加した割り込みデータを出力するようにする。
り込みデータ収集信号をＣＰＵ装置１の割り込みデータ
収集制御部1aから割り込み発生元の入出力装置2-1 〜入
出力装置2-n に送出し、割り込み要求のある装置は自装
置に割り当てた１タイムスロット上に割り込み種別を付
加した割り込みデータを出力するようにする。
【００１６】従って、ＣＰＵ装置１は割り込みデータを
収集した後において、直ちに割り込み種別の認識と処理
が可能になる。
収集した後において、直ちに割り込み種別の認識と処理
が可能になる。
【００１７】
【実施例】以下において、図１と図２をもちいて本発明
を説明する。図１は本発明の一実施例回路の構成を示す
図であり、図２は本発明の一実施例回路のタイミングを
示す図である。
を説明する。図１は本発明の一実施例回路の構成を示す
図であり、図２は本発明の一実施例回路のタイミングを
示す図である。
【００１８】図１において、１はＣＰＵ装置であり、割
り込みデータ収集制御部1aと割り込みレジスタ1bおよび
割り込みデータ認識処理部1cを備える。また、2-1 〜2-
n は割り込みデータ出力部2aを備えてなる入出力部であ
り、３はＣＰＵ装置１と入出力装置2-1 〜入出力装置2-
n 間のデータ通路を形成するバス線である。
り込みデータ収集制御部1aと割り込みレジスタ1bおよび
割り込みデータ認識処理部1cを備える。また、2-1 〜2-
n は割り込みデータ出力部2aを備えてなる入出力部であ
り、３はＣＰＵ装置１と入出力装置2-1 〜入出力装置2-
n 間のデータ通路を形成するバス線である。
【００１９】図２において、(a) はシリアル割り込みデ
ータ収集信号を示し、(b) は複数ビット構成のシリアル
割り込みデータを示し、(c) はこのシリアル割り込みデ
ータ(b) に割り当てられたタイムスロットを示す。ま
た、(d) はＣＰＵ装置１の割り込み処理のタイミングで
ある。
ータ収集信号を示し、(b) は複数ビット構成のシリアル
割り込みデータを示し、(c) はこのシリアル割り込みデ
ータ(b) に割り当てられたタイムスロットを示す。ま
た、(d) はＣＰＵ装置１の割り込み処理のタイミングで
ある。
【００２０】図３および図４に示した従来例と同様に、
ＣＰＵ装置１からバス線３を経由して、ＣＰＵ装置１の
制御を受けて監視データの収集を行う複数の入出力装置
2-1〜入出力装置2-n が接続されている。
ＣＰＵ装置１からバス線３を経由して、ＣＰＵ装置１の
制御を受けて監視データの収集を行う複数の入出力装置
2-1〜入出力装置2-n が接続されている。
【００２１】なお、シリアル割り込み要求を発生して送
出する入出力装置2-1 〜入出力装置2-n には、自装置が
シリアル割り込みデータを出力すべき複数のタイムスロ
ットＴ1 〜Ｔn が割り当てられている。
出する入出力装置2-1 〜入出力装置2-n には、自装置が
シリアル割り込みデータを出力すべき複数のタイムスロ
ットＴ1 〜Ｔn が割り当てられている。
【００２２】ＣＰＵ装置１内の割り込みデータ収集制御
部1aからは、常時、割り込み要求を示すシリアル割り込
みデータ収集信号(a) がバス線３を通って各入出力装置
2-1〜入出力装置2-n に対して伝えられる。
部1aからは、常時、割り込み要求を示すシリアル割り込
みデータ収集信号(a) がバス線３を通って各入出力装置
2-1〜入出力装置2-n に対して伝えられる。
【００２３】各入出力装置2-1 〜入出力装置2-n 内には
割り込みデータ出力部2aがあり、割り込み要求がある時
は自装置割り当てタイムスロットＴ1 〜Ｔn に合わせて
割り込み有無と種別を含む複数ビット構成の割り込みデ
ータ(b) を出力する。
割り込みデータ出力部2aがあり、割り込み要求がある時
は自装置割り当てタイムスロットＴ1 〜Ｔn に合わせて
割り込み有無と種別を含む複数ビット構成の割り込みデ
ータ(b) を出力する。
【００２４】この割り込みデータ(b) は図２(b) に示す
ように、‘Ｈ’で割り込み有りかつ‘Ｌ’で割り込み無
しに対応させ、また、１タイムスロットＴ1 〜Ｔn 上の
ビットをそれぞれ複数ビット（図２(b) では３ビット）
とすることで入出力装置2-1〜入出力装置2-n の種別を
表すようにつくる。
ように、‘Ｈ’で割り込み有りかつ‘Ｌ’で割り込み無
しに対応させ、また、１タイムスロットＴ1 〜Ｔn 上の
ビットをそれぞれ複数ビット（図２(b) では３ビット）
とすることで入出力装置2-1〜入出力装置2-n の種別を
表すようにつくる。
【００２５】割り込みレジスタ1bはこの割り込みデータ
(b) を受けて一旦は保持し、その後割り込みデータ認識
処理部1cで順番に処理して行く。なお、この割り込みデ
ータ(b) がある時は、常に割り込み処理待ち通知ランプ
1dを点灯して、外部に割り込み処理状態があることを通
知する。
(b) を受けて一旦は保持し、その後割り込みデータ認識
処理部1cで順番に処理して行く。なお、この割り込みデ
ータ(b) がある時は、常に割り込み処理待ち通知ランプ
1dを点灯して、外部に割り込み処理状態があることを通
知する。
【００２６】
【発明の効果】以上の説明から明らかなように本発明に
よれば、常時に行う割り込みデータ収集動作のみで、割
り込み発生元および割り込み種別の認識を行うことがで
き、割り込みデータ収集後において、直ちに割り込み処
理に移る効果を奏し、各種の処理装置の処理能力の向上
に寄与するところが大きい。
よれば、常時に行う割り込みデータ収集動作のみで、割
り込み発生元および割り込み種別の認識を行うことがで
き、割り込みデータ収集後において、直ちに割り込み処
理に移る効果を奏し、各種の処理装置の処理能力の向上
に寄与するところが大きい。
【図１】 本発明の一実施例回路の構成を示す図であ
る。
る。
【図２】 本発明の一実施例回路のタイミングを示す図
である。
である。
【図３】 従来の一実施例回路の構成を示す図である。
【図４】 従来の一実施例回路のタイミングを示す図で
ある。
ある。
１は中央処理装置（ＣＰＵ装置） 1aは割り込みデータ収集制御部 1bは割り込みレジスタ 1cは割り込みデータ認識処理部 1dは通知ランプ 2-1 〜2-n は入出力装置 2aは割り込みデータ出力部 ３はバス線
Claims (1)
- 【請求項１】 システムの制御を司る中央処理装置(1)
に、常時にシリアル割り込みデータ収集信号をバス線
(3) を介して通知する割り込みデータ収集制御部(1a)
と、収集された割り込みデータを保持する割り込みレジ
スタ(1b)と、該割り込みレジスタ(1b)が保持する割り込
みデータを認識し、該認識結果の処理を行う割り込みデ
ータ認識処理部(1c)を備え、 前記バス線(3) を介して前記中央処理装置(1) にスレー
ブ接続された複数の入出力装置(2-1〜2-n)に、前記割り
込みデータ収集制御部(1a)から通知されたシリアル割り
込み収集信号を受け、割り込み要求がある場合は自装置
の割り当てタイムスロットに割り込みの有無と種別を含
むシリアル割り込みデータを出力する割り込みデータ出
力部(2a)を備え、 １回の割り込み収集動作で割り込み通知元の認識と同時
に割り込み種別を判断して処理を行うようにしたことを
特徴とするシリアルデータ割り込み通知方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16047192A JPH064304A (ja) | 1992-06-19 | 1992-06-19 | シリアルデータ割り込み通知方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16047192A JPH064304A (ja) | 1992-06-19 | 1992-06-19 | シリアルデータ割り込み通知方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064304A true JPH064304A (ja) | 1994-01-14 |
Family
ID=15715674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16047192A Withdrawn JPH064304A (ja) | 1992-06-19 | 1992-06-19 | シリアルデータ割り込み通知方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064304A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116361680A (zh) * | 2021-12-23 | 2023-06-30 | 新唐科技股份有限公司 | 数据检测电路以及处理装置 |
-
1992
- 1992-06-19 JP JP16047192A patent/JPH064304A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116361680A (zh) * | 2021-12-23 | 2023-06-30 | 新唐科技股份有限公司 | 数据检测电路以及处理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5958029A (en) | Method and system for efficient message validation | |
| JPH064304A (ja) | シリアルデータ割り込み通知方式 | |
| EP1296249A2 (en) | Method and controller for copying chain buffers from a system memory to a local memory | |
| JP5239769B2 (ja) | リクエスト順序制御システム、リクエスト順序制御方法およびリクエスト順序制御プログラム | |
| JP3531469B2 (ja) | トランザクション制御方法およびその実施中継装置 | |
| JPH11167559A (ja) | マルチノードシステムのデータ転送装置及びそのデータ転送方法 | |
| KR100427789B1 (ko) | 데이터 입출력 방법 | |
| JPS59170951A (ja) | 電子機器 | |
| JP3050131B2 (ja) | アービトレーション方式 | |
| JPS62111340A (ja) | 通信制御方式 | |
| JPS61214032A (ja) | 割込み制御方式 | |
| JPH04195233A (ja) | 計算機システムのメモリロック制御方式 | |
| JPS63186360A (ja) | マルチｃｐｕ装置 | |
| JPH05108592A (ja) | マルチｃｐｕシステムにおけるユニツト管理方法 | |
| JP2000307652A (ja) | 待ちキュー監視制御方法 | |
| JPH11143822A (ja) | リクエスト処理装置 | |
| JPS62186345A (ja) | マイクロプロセサｉ／ｏアドレス回路 | |
| JPS61244150A (ja) | ハイレベル手順制御方式 | |
| JPH1115778A (ja) | バス上の高速データ転送方式 | |
| JPH0779241A (ja) | ポーリング制御システム | |
| JPS5949651A (ja) | 端末制御方式 | |
| JP2002042060A (ja) | カード挿脱検出装置 | |
| JPH02219334A (ja) | 排他制御処理方式 | |
| JPH0916408A (ja) | 通信制御装置の割込処理方式 | |
| JPH0154737B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |