JPH1115778A - バス上の高速データ転送方式 - Google Patents
バス上の高速データ転送方式Info
- Publication number
- JPH1115778A JPH1115778A JP16552497A JP16552497A JPH1115778A JP H1115778 A JPH1115778 A JP H1115778A JP 16552497 A JP16552497 A JP 16552497A JP 16552497 A JP16552497 A JP 16552497A JP H1115778 A JPH1115778 A JP H1115778A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- address
- continuation flag
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【課題】 データの出力時間を短縮し、信号を伝達する
バスの使用効率の優れた高速デー夕転送方式を提供す
る。 【解決手段】 アドレス／コマンドバス１とデータバス
２との入力／出力をそれぞれ制御する第１および第２の
バスＩ／Ｏ手段３，４と、アドレス／コマンドバス１か
らコマンド／アドレスを生成するコマンド生成手段５
と、データバス上の転送データを扱うデータバッファ８
と、アドレス／コマンドバス１上のアドレス／制御コー
ドを解析してデータバッファ８に送る解析手段６と、ア
ドレス／コマンドバス１上の制御コード中の継続フラグ
を解析して、データバッファの制御を行う継続フラグ制
御手段７とを備え、アドレスと制御コードとを出力する
アドレス／コマンドバスと、転送データを出力するデー
タバスとを分離した。
バスの使用効率の優れた高速デー夕転送方式を提供す
る。 【解決手段】 アドレス／コマンドバス１とデータバス
２との入力／出力をそれぞれ制御する第１および第２の
バスＩ／Ｏ手段３，４と、アドレス／コマンドバス１か
らコマンド／アドレスを生成するコマンド生成手段５
と、データバス上の転送データを扱うデータバッファ８
と、アドレス／コマンドバス１上のアドレス／制御コー
ドを解析してデータバッファ８に送る解析手段６と、ア
ドレス／コマンドバス１上の制御コード中の継続フラグ
を解析して、データバッファの制御を行う継続フラグ制
御手段７とを備え、アドレスと制御コードとを出力する
アドレス／コマンドバスと、転送データを出力するデー
タバスとを分離した。
Description
【０００１】
【発明の属する技術分野】本発明は、高速のデータを扱
うコンピュータのデータ処理方式に関する。
うコンピュータのデータ処理方式に関する。
【０００２】
【従来の技術】図４は、従来のバス上のデータ転送方式
の動作を示す図である。図４（ａ）は、従来のスプリッ
トバスを示し、転送するデータ列２１，２３の行き先を
示すアドレス２０，２２が別れているスプリツトバス構
成である。この場合は、データ列２１のｂ０〜ｂ３の転
送先はアドレスａ２０で示され、データ列２３のｄ０〜
ｄ３の転送先はアドレスｃ２２で示される。図４（ｂ）
は、従来のアドレス／データ兼用バスを示し、アドレス
２５，２７とデータ列２６，２８とが兼用のバスで転送
されるＰＣＩ（アドレス／データ兼用）バス構成であ
る。この場合は、アドレスとデータとが１つの対をなし
た１つの命令として転送される。
の動作を示す図である。図４（ａ）は、従来のスプリッ
トバスを示し、転送するデータ列２１，２３の行き先を
示すアドレス２０，２２が別れているスプリツトバス構
成である。この場合は、データ列２１のｂ０〜ｂ３の転
送先はアドレスａ２０で示され、データ列２３のｄ０〜
ｄ３の転送先はアドレスｃ２２で示される。図４（ｂ）
は、従来のアドレス／データ兼用バスを示し、アドレス
２５，２７とデータ列２６，２８とが兼用のバスで転送
されるＰＣＩ（アドレス／データ兼用）バス構成であ
る。この場合は、アドレスとデータとが１つの対をなし
た１つの命令として転送される。
【０００３】
【発明が解決しようとする課題】上述した従来例では、
転送するデータとアドレスとは１対１で対応している
為、同じ内容のデータを異なるアドレスに対して転送す
る場合は、個々の命令として発行しなければならず、ア
ドレスで指定した数分のデータを用意して転送する必要
がある。従って、転送するデータが同じ場合であって
も、転送先が異なる場合は、個々の命令として実行する
必要があるという問題を有する。
転送するデータとアドレスとは１対１で対応している
為、同じ内容のデータを異なるアドレスに対して転送す
る場合は、個々の命令として発行しなければならず、ア
ドレスで指定した数分のデータを用意して転送する必要
がある。従って、転送するデータが同じ場合であって
も、転送先が異なる場合は、個々の命令として実行する
必要があるという問題を有する。
【０００４】また、複数の転送先を指定した場合、同じ
データ列を用いて複数の命令を発行する必要があり、一
定時間内に転送出来る命令の個数が定まっているなら
ば、データ転送できる種類は一度に転送する装置の台数
分の１になる。従って、複数のデータ転送先を指定する
場合、実質的な転送能力が低くなるという問題を有す
る。
データ列を用いて複数の命令を発行する必要があり、一
定時間内に転送出来る命令の個数が定まっているなら
ば、データ転送できる種類は一度に転送する装置の台数
分の１になる。従って、複数のデータ転送先を指定する
場合、実質的な転送能力が低くなるという問題を有す
る。
【０００５】そこで、本発明の目的は、上記問題を解消
すべく、データの出力時間を短縮し、信号を伝達するバ
スの使用効率の優れた高速データ転送方式を提供するこ
とにある。
すべく、データの出力時間を短縮し、信号を伝達するバ
スの使用効率の優れた高速データ転送方式を提供するこ
とにある。
【０００６】
【課題を解決する手段】上記目的を達成するために、本
発明の高速データ転送方式では、複数の装置が同一の信
号線を使用するバス構成を備えたデータ転送方式におい
て、バス構成が、アドレスと制御コードとを出力するア
ドレス／コマンドバスと、転送データを出力するデータ
バスとに分離され、アドレス／コマンドバスおよびデー
タバスの入力／出力をそれぞれ制御する第１および第２
のバスＩ／Ｏ手段と、第１のバスＩ／Ｏ手段を介して、
アドレス／コマンドバスからコマンド／アドレスを生成
するコマンド生成手段と、第２のバスＩ／Ｏ手段を介し
て、データバス上の転送データを扱うデータバッファ
と、アドレス／コマンドバス上のアドレスおよび制御コ
ードを解析してデータバッファに送る解析手段と、アド
レス／コマンドバス上の制御コード中の継続フラグを解
析して、データバッファの制御を行う継続フラグ制御手
段とを備えたことを特徴とする。
発明の高速データ転送方式では、複数の装置が同一の信
号線を使用するバス構成を備えたデータ転送方式におい
て、バス構成が、アドレスと制御コードとを出力するア
ドレス／コマンドバスと、転送データを出力するデータ
バスとに分離され、アドレス／コマンドバスおよびデー
タバスの入力／出力をそれぞれ制御する第１および第２
のバスＩ／Ｏ手段と、第１のバスＩ／Ｏ手段を介して、
アドレス／コマンドバスからコマンド／アドレスを生成
するコマンド生成手段と、第２のバスＩ／Ｏ手段を介し
て、データバス上の転送データを扱うデータバッファ
と、アドレス／コマンドバス上のアドレスおよび制御コ
ードを解析してデータバッファに送る解析手段と、アド
レス／コマンドバス上の制御コード中の継続フラグを解
析して、データバッファの制御を行う継続フラグ制御手
段とを備えたことを特徴とする。
【０００７】また、継続フラグ制御手段が、継続フラグ
が出力されている場合に、データバッファのタイミング
を制御し、データを正常に転送するのが好ましい。
が出力されている場合に、データバッファのタイミング
を制御し、データを正常に転送するのが好ましい。
【０００８】さらに、継続フラグにより、１つのデータ
列を複数のアドレスで同時に指定できるのが好ましい。
列を複数のアドレスで同時に指定できるのが好ましい。
【０００９】またさらに、継続フラグ制御手段が、デー
タ出力時には発生したコマンドからデータバスにデータ
を出力するタイミングを、データ入力時には継続フラグ
からのデータの取り込むタイミングを調整するのが好ま
しい。
タ出力時には発生したコマンドからデータバスにデータ
を出力するタイミングを、データ入力時には継続フラグ
からのデータの取り込むタイミングを調整するのが好ま
しい。
【００１０】本発明のデータ転送システムでは、特に、
アドレスバス上に出力される命令を解析し、アドレスバ
ス中に指定された継続フラグを検出する手段を有する。
また、アドレス出力時には、内部の処理部からの指令に
より継続フラグを含むコマンドを生成する手段を有す
る。さらに、データ出力時には発生したコマンドからデ
ータバスにデータを出力するタイミングを、入力時には
アドレス中にある継続フラグからデータの取り込むタイ
ミングを調整する手段を有する。
アドレスバス上に出力される命令を解析し、アドレスバ
ス中に指定された継続フラグを検出する手段を有する。
また、アドレス出力時には、内部の処理部からの指令に
より継続フラグを含むコマンドを生成する手段を有す
る。さらに、データ出力時には発生したコマンドからデ
ータバスにデータを出力するタイミングを、入力時には
アドレス中にある継続フラグからデータの取り込むタイ
ミングを調整する手段を有する。
【００１１】上記構成により、アドレスバスの継続フラ
グを解析する手段と、継続フラグによってデータバスの
入出力タイミングを制御する手段とを有することで、１
つのデータを異なるアドレスで指定できる。これによ
り、データを２重に転送する時には、データの出力時間
が短縮され、信号を伝達するバスの使用効率があがる。
グを解析する手段と、継続フラグによってデータバスの
入出力タイミングを制御する手段とを有することで、１
つのデータを異なるアドレスで指定できる。これによ
り、データを２重に転送する時には、データの出力時間
が短縮され、信号を伝達するバスの使用効率があがる。
【００１２】また、データの人出力タイミングを制御す
る手段によってデータの入出力タイミングを調整してい
るために、その他の処理は従来のシステムと同様であ
る。
る手段によってデータの入出力タイミングを調整してい
るために、その他の処理は従来のシステムと同様であ
る。
【００１３】
【発明の実施の形態】本発明の実施例について、図面を
参照して説明する。
参照して説明する。
【００１４】図１は、本発明の高速データ転送方式の実
施例の構成を示すブロック図である。この方式は、デー
タの転送先アドレスを示すアドレス／コマンドバス１か
らアドレス／コマンドを取り込み、バスの制御を行うバ
ス制御回路（バスＩ／Ｏ回路）３と、バス制御回路３で
取り込まれたアドレスの中の継続フラグを検出し、デー
タとのタイミングを調整する継続フラグ制御回路７と、
データバッファ回路８と、バスに対して命令を発行する
ときに、データの転送先の命令や継続フラグを付加する
コマンド生成回路５とからなり、図２に示した様なバス
上のプロトコルを提案する。
施例の構成を示すブロック図である。この方式は、デー
タの転送先アドレスを示すアドレス／コマンドバス１か
らアドレス／コマンドを取り込み、バスの制御を行うバ
ス制御回路（バスＩ／Ｏ回路）３と、バス制御回路３で
取り込まれたアドレスの中の継続フラグを検出し、デー
タとのタイミングを調整する継続フラグ制御回路７と、
データバッファ回路８と、バスに対して命令を発行する
ときに、データの転送先の命令や継続フラグを付加する
コマンド生成回路５とからなり、図２に示した様なバス
上のプロトコルを提案する。
【００１５】図２は、本発明の高速データ転送方式の実
施例のバス上の信号の状態を示す図である。図２（ａ）
は、通常アクセス時を示し、図２（ｂ）は、デュアルア
クセス時を示す図である。まず、符号の説明をすると、
通常アクセス時のアドレス指定１０，通常アクセス時の
継続フラグ指定１１，通常アクセス時のデータ列１２，
デュアルアクセス時のアドレス指定１３，１４，デュア
ルアクセス時の継続フラグ指定１５，デュアルアクセス
時のデータ列１６である。
施例のバス上の信号の状態を示す図である。図２（ａ）
は、通常アクセス時を示し、図２（ｂ）は、デュアルア
クセス時を示す図である。まず、符号の説明をすると、
通常アクセス時のアドレス指定１０，通常アクセス時の
継続フラグ指定１１，通常アクセス時のデータ列１２，
デュアルアクセス時のアドレス指定１３，１４，デュア
ルアクセス時の継続フラグ指定１５，デュアルアクセス
時のデータ列１６である。
【００１６】図２（ａ）に示す通常アクセスにおいて
は、制御コードは付加せずに、アドレス１０とデータ１
２との関係は、１対１として成り立ち、データを受け取
る側としては、アドレス１０を受け取った一定サイクル
後に、データ１２が出力される。なお、ここではアドレ
ス１０の次サイクルにデータ１２が出力されているが、
この時間は規定しないものとする。また、データ１２を
ｂ０〜ｂ３に示す。
は、制御コードは付加せずに、アドレス１０とデータ１
２との関係は、１対１として成り立ち、データを受け取
る側としては、アドレス１０を受け取った一定サイクル
後に、データ１２が出力される。なお、ここではアドレ
ス１０の次サイクルにデータ１２が出力されているが、
この時間は規定しないものとする。また、データ１２を
ｂ０〜ｂ３に示す。
【００１７】図２（ｂ）に示すアクセス形態（以下、デ
ュアルアクセスと呼ぶ）においては、１つのデータ列１
６に対して複数のアドレス１３，１４を行う。データを
受け取る装置は、アドレス１３，１４とその継続フラグ
１５との両方を受け取り、継続フラグ１５が付加されて
いるアドレスを受け取った装置は、継続フラグ１５が付
加されていないアドレスが出力されたことを検出し、そ
のアドレスが出力された一定サイクル後のデータ１６を
受け取る。また、維続フラグが付加されていないアドレ
スを受け取った装置は、図２（ａ）に説明したタイミン
グと同じタイミングでデータ１６を受け取ることとす
る。データ１６をｅ０〜ｅ３に示す。
ュアルアクセスと呼ぶ）においては、１つのデータ列１
６に対して複数のアドレス１３，１４を行う。データを
受け取る装置は、アドレス１３，１４とその継続フラグ
１５との両方を受け取り、継続フラグ１５が付加されて
いるアドレスを受け取った装置は、継続フラグ１５が付
加されていないアドレスが出力されたことを検出し、そ
のアドレスが出力された一定サイクル後のデータ１６を
受け取る。また、維続フラグが付加されていないアドレ
スを受け取った装置は、図２（ａ）に説明したタイミン
グと同じタイミングでデータ１６を受け取ることとす
る。データ１６をｅ０〜ｅ３に示す。
【００１８】図３は、本発明の高速データ転送方式の実
施例の動作を示すフローチャートである。まず、アドレ
スバスに有効なアドレスが出力されたことを検出する
（ステップ３−１）。次に、ステップ３−１で検出され
た有効なアドレス／継続フラグを取り込む（ステップ３
−２）。そして、ステップ３−２で取り込んだアドレス
を解析し、そのアドレスは自系の装置への転送指示であ
るかを検出する（ステップ３−３）。次に、ステップ３
−２で取り込んだアドレスの継続フラグが指定されてい
るかどうかを検出する（ステップ３−４，３−５）。継
続フラグが指定されている場合はステップ３−２に戻
る。一方、ステップ３−５で検出した継続フラグが指定
されていないときに、有効データが出力されたかどうか
を判定する（ステップ３−６）。ここで、有効データで
あると判断された場合、そのデータを取り込む（ステッ
プ３−７）。
施例の動作を示すフローチャートである。まず、アドレ
スバスに有効なアドレスが出力されたことを検出する
（ステップ３−１）。次に、ステップ３−１で検出され
た有効なアドレス／継続フラグを取り込む（ステップ３
−２）。そして、ステップ３−２で取り込んだアドレス
を解析し、そのアドレスは自系の装置への転送指示であ
るかを検出する（ステップ３−３）。次に、ステップ３
−２で取り込んだアドレスの継続フラグが指定されてい
るかどうかを検出する（ステップ３−４，３−５）。継
続フラグが指定されている場合はステップ３−２に戻
る。一方、ステップ３−５で検出した継続フラグが指定
されていないときに、有効データが出力されたかどうか
を判定する（ステップ３−６）。ここで、有効データで
あると判断された場合、そのデータを取り込む（ステッ
プ３−７）。
【００１９】
【発明の効果】本発明の高速データ転送方式では、高速
なデータバスを設置することなく、高速なデータ転送が
可能である。従って、従来からあるデータバスがそのま
ま利用でき、特に、新たなデータバスを必要としないと
いう効果を奏する。
なデータバスを設置することなく、高速なデータ転送が
可能である。従って、従来からあるデータバスがそのま
ま利用でき、特に、新たなデータバスを必要としないと
いう効果を奏する。
【００２０】また、バスの伝達能力を落とすことなく、
二重化のシステムが容易に構成出来る。従って、二重化
のシステムでは、同じデータを別々の装置に転送するこ
とが必要となり、従来の方式ではその装置が増えた分だ
けデータ転送が必要となるが、本発明の転送方式を用い
れば、装置が複数に分散されても１つの命令だけでデー
タ転送が可能となるために、バスの使用効率が高いとい
う効果を奏する。
二重化のシステムが容易に構成出来る。従って、二重化
のシステムでは、同じデータを別々の装置に転送するこ
とが必要となり、従来の方式ではその装置が増えた分だ
けデータ転送が必要となるが、本発明の転送方式を用い
れば、装置が複数に分散されても１つの命令だけでデー
タ転送が可能となるために、バスの使用効率が高いとい
う効果を奏する。
【図１】本発明の高速データ転送の実施例の構成を示す
ブロック図である。
ブロック図である。
【図２】図１のデータの転送の動作を示す図である。
（ａ）は、通常アクセス時を示し、（ｂ）は、デュアル
アクセス時を示す。
（ａ）は、通常アクセス時を示し、（ｂ）は、デュアル
アクセス時を示す。
【図３】本発明の実施例の動作を示すフローチャートで
ある。
ある。
【図４】従来例のデータ転送を示す図である。
１ アドレス／コマンドバス ２ データバス ３ バス制御回路 ４ バスＩ／Ｏ回路 ５ コマンド生成回路 ６ 解析回路 ７ 継続フラグ制御回路 ８ データバッファ １０ 通常アクセス時のアドレス指定 １１ 通常アクセス時の継続フラグ指定 １２ 通常アクセス時のデータ列 １３，１４ デュアルアクセス時のアドレス指定 １５ デュアルアクセス時の縦続フラグ指定 １６ デュアルアクセス時のデータ列 ２０，２２ スプリットバスのアドレス指定 ２１，２３ スプリットバスのデータ列 ２５，２７ アドレス／データ兼用バスのアドレス指定 ２６，２８ アドレス／データ未用バスのデータ指定 ３−１ アドレスバスに有効な命令が出力されたことを
検出するステップ ３−２ 有効なアドレスを取り込むことを示すステップ ３−３ アドレスを解析し、自系の装置への転送である
かを検出するステップ ３−４，３−５ アドレスの継続フラグが指定されてい
るかを検出するステップ ３−６ 継続フラグが指定されていない時に有効データ
を取り込むかどうかを判定するステップ ３−７ 有効なデータであると判断された場合データを
取込むステップ
検出するステップ ３−２ 有効なアドレスを取り込むことを示すステップ ３−３ アドレスを解析し、自系の装置への転送である
かを検出するステップ ３−４，３−５ アドレスの継続フラグが指定されてい
るかを検出するステップ ３−６ 継続フラグが指定されていない時に有効データ
を取り込むかどうかを判定するステップ ３−７ 有効なデータであると判断された場合データを
取込むステップ
Claims (4)
- 【請求項１】複数の装置が同一の信号線を使用するバス
構成を備えたデータ転送方式において、 前記バス構成が、アドレスと制御コードとを出力するア
ドレス／コマンドバスと、転送データを出力するデータ
バスとに分離され、 前記アドレス／コマンドバスおよび前記データバスの入
力／出力をそれぞれ制御する第１および第２のバスＩ／
Ｏ手段と、 前記第１のバスＩ／Ｏ手段を介して、前記アドレス／コ
マンドバスからコマンド／アドレスを生成するコマンド
生成手段と、 前記第２のバスＩ／Ｏ手段を介して、前記データバス上
の転送データを扱うデータバッファと、 前記アドレス／コマンドバス上のアドレスおよび制御コ
ードを解析して前記データバッファに送る解析手段と、 前記アドレス／コマンドバス上の制御コード中の継続フ
ラグを解析して、前記データバッファの制御を行う継続
フラグ制御手段と、 を備えたことを特徴とする高速データ転送方式。 - 【請求項２】前記継続フラグ制御手段が、前記継続フラ
グが出力されている場合に、前記データバッファのタイ
ミングを制御し、データを正常に転送することを特徴と
する、請求項１に記載の高速データ転送方式。 - 【請求項３】前記継続フラグにより、１つのデータ列を
複数のアドレスで同時に指定できることを特徴とする、
請求項１または２に記載の高速データ転送方式。 - 【請求項４】前記継続フラグ制御手段が、データ出力時
には発生したコマンドからデータバスにデータを出力す
るタイミングを、データ入力時には前記継続フラグから
のデータの取り込むタイミングを調整することを特徴と
する、請求項１〜３のいずれかに記載の高速データ転送
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09165524A JP3088341B2 (ja) | 1997-06-23 | 1997-06-23 | バス上の高速データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09165524A JP3088341B2 (ja) | 1997-06-23 | 1997-06-23 | バス上の高速データ転送方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1115778A true JPH1115778A (ja) | 1999-01-22 |
| JP3088341B2 JP3088341B2 (ja) | 2000-09-18 |
Family
ID=15814036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09165524A Expired - Lifetime JP3088341B2 (ja) | 1997-06-23 | 1997-06-23 | バス上の高速データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088341B2 (ja) |
-
1997
- 1997-06-23 JP JP09165524A patent/JP3088341B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP3088341B2 (ja) | 2000-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03188546A (ja) | バスインターフェイス制御方式 | |
| TW200532428A (en) | Optimizing exit latency from an active power management state | |
| JP3088341B2 (ja) | バス上の高速データ転送方式 | |
| JP2578773B2 (ja) | シリアルデ−タ転送装置 | |
| JP2708366B2 (ja) | データ処理システム及びその補助制御装置 | |
| JP2638505B2 (ja) | バスインタフェース装置 | |
| JP2000222280A (ja) | 二重クロック・システム用の後置書込みバッファ | |
| JPH0385660A (ja) | 入出力制御システム | |
| JPH03204254A (ja) | データ受信装置 | |
| JPH11136309A (ja) | データ処理装置 | |
| JPS6362064A (ja) | バス変換装置 | |
| JP2642734B2 (ja) | データ処理装置 | |
| JP2000003285A (ja) | 割り込み処理方法および割り込み回路 | |
| KR100427789B1 (ko) | 데이터 입출력 방법 | |
| JP2965012B2 (ja) | 電源制御装置 | |
| JPS6129961A (ja) | デ−タ転送方式 | |
| JPH05316128A (ja) | 信号転送方法 | |
| JPH07334453A (ja) | メモリアクセスシステム | |
| JPS62181553A (ja) | 回線制御方式 | |
| JPH08179893A (ja) | 情報処理装置 | |
| JPH0520260A (ja) | シリアルバス制御方式 | |
| JPH1078913A (ja) | ライトキャッシュ装置およびライトキャッシュ回路 | |
| JPH10312354A (ja) | 割り込み処理システム | |
| JPH0311848A (ja) | 通信制御装置 | |
| JPH0589042A (ja) | データ処理方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070714 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080714 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 9 Free format text: PAYMENT UNTIL: 20090714 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 10 Free format text: PAYMENT UNTIL: 20100714 |