JPH064342A

JPH064342A - 領域指定トレース方式

Info

Publication number: JPH064342A
Application number: JP4157110A
Authority: JP
Inventors: Takaharu Ishikawa; 隆治石川; Takeshi Harada; 威原田
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1992-06-17
Filing date: 1992-06-17
Publication date: 1994-01-14

Abstract

(57)【要約】【目的】処理装置のプログラム走行番地をマップトレ
ース方式により記録するプログラム動作収集装置におけ
る領域指定トレース方式に関し、プログラムデバッグ
を、極力効率良く実行可能とすることを目的とする。【構成】予め指定された記憶領域内のデータにアクセ
スした、予め指定された記憶領域内の命令のアドレスを
記録する情報収集領域指定手段３００を設け、また予め
指定された記憶領域内の命令からアクセスされた、予め
指定された記憶領域内のデータのアドレスを記録する情
報収集領域指定手段４００を設ける様に構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、処理装置のプログラム
走行番地をマップトレース方式により記録（一名トレー
ス）するプログラム動作収集装置における領域指定トレ
ース方式に関する。

【０００２】

【従来の技術】図８は従来あるプログラムデバッグ装置
の一例を示す図であり、図９はマップトレースによる情
報収集の一例を示す図で、同図(a) はトレース対象プロ
グラム走行経過の一例を示し、同図(b) は収集結果の一
例を示す。

【０００３】図７に例示されるプログラムデバッグ装置
１には、それぞれプロセッサ２のプログラム走行番地
を、図９に例示される如きマップトレース方式で記録す
るトレース装置３が複数設けられており、切替装置４を
介して記録対象とする各プロセッサ２に接続される。

【０００４】トレース実行者が、プログラムデバッグ装
置１によりプロセッサ２のトレースを実行する場合に
は、最初にワークステーション５から通信制御装置６を
介して切替装置４を制御し、トレース対象プロセッサ２
と対応するトレース装置３とを接続する。

【０００５】次にトレース実行者が、トレース装置番
号、トレース種別（今回はマップトレース）、トレース
対記憶象領域等を指定したトレース開始用のコマンド
を、ワークステーション５から通信制御装置６を介して
トレース装置３に入力すると、該コマンドを受信したト
レース装置３は、トレース対象プロセッサ２のプログラ
ム走行番地を監視し、受信コマンドにより指定された記
憶領域内の走行番地を、図９(b) に示される如きマップ
形式で記録する。

【０００６】例えばプロセッサ２が、図９(a) に示され
る如く、番地（１００００）_H〔但しＨは１６進表示を
示す〕から（１０００Ｆ）_H迄のプログラムを実行した
場合には、トレース装置３は図示されぬトレースメモリ
の、番地（１００００）_H乃至（１０００Ｆ）_H対応領
域を論理“１”に設定する。〔なお図９(b）において
は、トレースメモリ（ＴＲＭ）３１内で論理“１”に設
定された記憶領域は（＊）により表示され、論理“０”
に設定された儘の記憶領域は（・）により表示されてい
る。〕続いてプロセッサ２が、番地（１０００Ｆ）_Hか
ら番地（１００３０）_Hへジャンプした後、番地（１０
０３５）_H迄のプログラムを実行した場合には、トレー
ス装置３は、トレースメモリ内の番地（１００３０）_H
乃至（１００３５）_H対応領域を論理“１”に設定す
る。

【０００７】以下同様にして、プロセッサ２が番地（１
００７３）_H乃至（１００８２）_H、番地（１００Ａ
８）_H乃至（１００Ｂ７）_H、番地（１００８６）_H乃
至（１００８Ａ）_H、番地（１００１２）_H乃至（１０
０１７）_Hのプログラムを順次実行すると、トレース装
置３はプロセッサ２のプログラム走行番地を、図９（b)
に例示される如く記録する。

【０００８】なおトレースメモリにおいては、走行番地
に対応する記憶領域が論理“１”に記録され、未走行番
地に対応する記憶領域が論理“０”の儘となる。

【０００９】

【発明が解決しようとする課題】以上の説明から明らか
な如く、従来あるプログラムデバッグ装置においては、
トレース装置３がトレース対象プロセッサ２のプログラ
ム走行番地を、無条件に記録していた為、例えば特に注
目する記憶領域内のデータにアクセスした命令の番地を
記録する、或いは特に注目する記憶領域内の命令からア
クセスされたデータの番地を記録する等、きめ細かなト
レース情報の収集が不可能であった為、的確かつ効率的
なプログラムデバッグが実行出来ぬ問題があった。

【００１０】本発明は、マップトレース方式によるプロ
グラムデバッグを、極力効率良く実行可能とすることを
目的とする。

【００１１】

【課題を解決するための手段】図１は本発明の原理を示
す図である。図１において、１００は情報収集（トレー
ス）の対象となる処理装置、２００は本発明の対象とな
るプログラム動作収集装置である。

【００１２】３００は、本発明（請求項１）によりプロ
グラム動作収集装置２００に設けられた情報収集領域指
定手段である。４００は、本発明（請求項２）によりプ
ログラム動作収集装置２００に設けられた情報収集領域
指定手段である。

【００１３】

【作用】プログラム動作収集装置２００は、処理装置１
００のプログラム走行番地をマップトレース方式により
記録する。

【００１４】情報収集領域指定手段３００は、予め指定
された記憶領域内のデータにアクセスした、予め指定さ
れた記憶領域内の命令の番地を記録する。情報収集領域
指定手段４００は、予め指定された記憶領域内の命令か
らアクセスされた、予め指定された記憶領域内のデータ
の番地を記録する。

【００１５】従って、アクセスされるデータを指定して
アクセスする命令の番地を記録し、或いはアクセスする
命令を指定してアクセスされるデータの番地を記録する
等、所要の情報のみを的確に収集可能となり、当該プロ
グラム動作収集装置によるプログラムデバッグ効率が大
幅に向上する。

【００１６】

【実施例】以下、本発明の一実施例を図面により説明す
る。図２は本発明の一実施例によるプログラムデバッグ
装置を示す図であり、図３は本発明の一実施例によるコ
マンド形式を示す図であり、図４は図２における領域指
定部の一例を示す図であり、図５は図４における読出専
用メモリの入出力情報の一例を示す図であり、図６はア
クセス元命令とアクセス先データとの関係の一例を示す
図であり、図７は図６におけるトレース対象の一例を示
す図である。なお、全図を通じて同一符号は同一対象物
を示す。

【００１７】図２においては、図１における処理装置１
００としてプロセッサ２が示され、また図１におけるプ
ログラム動作収集装置２００としてプログラムデバッグ
装置１が示され、また図１における情報収集領域指定手
段３００および４００として領域指定部７が各トレース
装置３内に設けられている。

【００１８】なお図４には、領域指定部７と共にトレー
ス装置３内に設けられているトレースメモリ（ＴＲＭ）
３１が示されている。図２に示されるトレースメモリ
（ＴＲＭ）３１は、１メガ語×１ビットの記憶容量を有
し、トレース対象プロセッサ２の走行番地を１メガ語の
領域内で、マップトレース方式によりトレース可能であ
る。

【００１９】領域指定部７に設けられている読出専用メ
モリ（ＲＯＭ）７５１は、プロセッサ２内の１メガ語の
記憶領域をトレース対象として設定する場合に、先頭番
地を１２８キロ語置きの８種類の何れかに設定可能と
し、且つトレースメモリ（ＴＲＭ）３１には番地順に収
集可能とする為のアドレス変換の役割を果たす。

【００２０】８種類の先頭番地の何れを採用するかは、
レジスタ７０５に設定する入力ビット（Ｉ₃、Ｉ₄、Ｉ
₅）により指定される。例えばレジスタ７０５に、入力
ビット（Ｉ₃、Ｉ₄、Ｉ₅）＝（０、０、１） _B〔但し
Ｂは二進表示を示す〕を設定した場合には、読出専用メ
モリ（ＲＯＭ）７５１に入力ビット（Ｉ₀乃至Ｉ₂）と
して入力されるプロセッサ出力アドレス（ｆ）の上位ビ
ット（ｆ₁₇、ｆ₁₈、ｆ₁₉）＝（０、０、１）_B、（０、
１、０） _B、……、（１、１、１）_B、（０、０、０）
_Bは、それぞれ（０、０、０）_B、（０、０、１）_B、
……、（１、１、０）_B、（１、１、１）_Bに変換され
て出力ビット（Ｏ₀乃至Ｏ₂）として出力され、トレー
スメモリ（ＴＲＭ）３１にアドレスビット（Ａ₁₇乃至Ａ
₁₉）として入力される為、トレースメモリ（ＴＲＭ）３
１の（０）語目から最大領域迄に記録されることとな
り、またレジスタ７０５に、入力ビット（Ｉ₃、Ｉ₄、
Ｉ₅）＝（０、１、０）_Bを設定した場合にも、読出専
用メモリ（ＲＯＭ）７５１に入力ビット（Ｉ₀乃至
Ｉ₂）として入力されるプロセッサ出力アドレス（ｆ）
の上位ビット（ｆ₁₇、ｆ₁₈、ｆ₁₉）＝（０、１、
０）_B、（０、１、１）_B、……、（１、１、１）_B、
（０、０、０）_B、（０、０、１）_Bは、それぞれ
（０、０、０）_B、（０、０、１）_B、……、（１、
０、１）_B、（１、１、０）_B、（１、１、１）_Bに変
換されて出力ビット（Ｏ₀乃至Ｏ₂）として出力され、
トレースメモリ（ＴＲＭ）３１にアドレスビット（Ａ₁₇
乃至Ａ₁₉）として入力される為、やはりトレースメモリ
（ＴＲＭ）３１の（０）語目から最大領域迄に記録され
ることとなる。

【００２１】図２乃至図７において、トレース実行者
が、プログラムデバッグ装置１によりプロセッサ２のト
レースを実行する場合には、最初にワークステーション
５から通信制御装置６を介して切替装置４を制御し、ト
レース対象プロセッサ２と対応するトレース装置３とを
接続する。

【００２２】次にトレース実行者は、図３に例示される
如きコマンドを、ワークステーション５から通信制御装
置６を介してトレース装置３に入力する。入力されるコ
マンドは、図３に例示される如く、トレース装置番号
（ＥＮ）、コマンド種別（ＣＭ）、トレースモード
（Ｍ）、アクセス元領域（ＳＡ）およびアクセス先領域
（ＤＡ）から構成される。

【００２３】トレース装置番号（ＥＮ）は、今回はマッ
プトレースを実行するトレース装置３を指定し、コマン
ド種別（ＣＭ）は、今回はマップトレースの実行を指定
し、トレースモード（Ｍ）は、マップトレースに含まれ
る三種類のトレースモード、即ち命令トレース、アクセ
ス元トレースおよびアクセス先トレースの内、今回は何
れのトレースを実行するかを指定し、アクセス元領域
（ＳＡ）はトレース対象命令の記憶領域を指定し、アク
セス先領域（ＤＡ）はトレース対象データの記憶領域を
指定する。

【００２４】ここで命令トレースとは、従来あるマップ
トレースと同様に、アクセス元領域（ＳＡ）により指定
される記憶領域内の実行済命令のアドレスを記録するマ
ップトレースであり、またアクセス元トレースとは、ア
クセス先領域（ＤＡ）により指定される記憶領域内のデ
ータにアクセスした、アクセス元領域（ＳＡ）により指
定される記憶領域内の命令のアドレスを記録するマップ
トレースであり、更にアクセス先トレースとは、アクセ
ス元領域（ＳＡ）により指定される記憶領域内の命令か
らアクセスされた、アクセス先領域（ＤＡ）により指定
される記憶領域内のデータのアドレスを収集するマップ
トレースである。

【００２５】最初に、トレースモード（Ｍ）として命令
トレースを指定したコマンドが、ワークステーション５
から入力された場合を説明する。トレース装置３は、受
信したコマンドを解析し、コマンド種別（ＣＭ）がマッ
プトレースコマンドであり、更にトレースモード（Ｍ）
が命令トレースと認識すると、受信コマンドのアクセス
元領域（ＳＡ）に指定されている命令トレース先頭アド
レス／終了アドレス（ａ）を、領域指定部７内のレジス
タ７０１に設定し、レジスタ７０２よび７０３には何も
設定せず、更に領域指定部７に入力するアクセス元トレ
ース信号（ｄ）およびアクセス先トレース信号（ｅ）を
論理“０”の儘とする。

【００２６】またトレース装置３は、トレースメモリ
（ＴＲＭ）３１に入力するトレースデータ信号（ｊ）を
論理“０”に設定し、トレースメモリ（ＴＲＭ）３１の
全記憶領域を論理“０”に初期設定した後、トレースデ
ータ信号（ｊ）を論理“１”に設定する。

【００２７】アクセス元トレース信号（ｄ）が論理
“０”に設定されていると、セレクタ（ＳＥＬ）７３１
は入力端子（０）から入力されるデータを選択して出力
端子（Ｘ）から出力し、またアクセス元トレース信号
（ｄ）およびアクセス先トレース信号（ｅ）が共に論理
“０”に設定されていると、セレクタ（ＳＥＬ）７３２
は入力端子（０）から入力されるデータを選択して出力
端子（Ｘ）から出力する。

【００２８】かかる状態で、プロセッサ２がプログラム
を実行すると、トレース装置３がプロセッサ２のプログ
ラム走行状態を監視し、プロセッサ出力アドレス
（ｆ）、命令フェッチ信号（ｇ）、オペランドアクセス
信号（ｈ）、ラッチタイミング信号（ｉ）等を領域指定
部７に入力する。

【００２９】領域指定部７においては、比較部７１１が
入力されるプロセッサ出力アドレス（ｆ）を、レジスタ
７０１に設定されている命令トレース先頭アドレス／終
了アドレス（ａ）と比較し、プロセッサ出力アドレス
（ｆ）が命令トレース先頭アドレス／終了アドレス
（ａ）により指定されるアクセス元領域（ＳＡ）内に存
在すると認識すると、出力する出力信号ｑ₇₁₁を論理
“１”に設定する。

【００３０】またプロセッサ２がプロセッサ出力アドレ
ス（ｆ）において命令フェッチを実行した場合には、領
域指定部７に入力される命令フェッチ信号（ｇ）が論理
“１”となる為、ゲート７２２の出力信号ｑ₇₂₂が論理
“１”に設定される。

【００３１】セレクタ（ＳＥＬ）７３１は、入力端子
（０）に入力されるプロセッサ出力アドレス（ｆ）を出
力端子（Ｘ）から出力し、下位１７ビット（ｆ₀乃至ｆ
₁₆）はトレースメモリ（ＴＲＭ）３１にアドレスビット
（Ａ₀乃至Ａ₁₆）として入力し、上位３ビット（ｆ₁₇乃
至ｆ₁₉）は読出専用メモリ（ＲＯＭ）７５１に入力ビッ
ト（Ｉ₀乃至Ｉ₂）として入力し、前述の如く変換した
後、出力ビット（Ｏ₀乃至Ｏ₂）として出力し、トレー
スメモリ（ＴＲＭ）３１にアドレスビット（Ａ₁₇乃至Ａ
₁₉）として入力する。

【００３２】またセレクタ（ＳＥＬ）７３２は、入力端
子（０）に入力される出力信号ｑ₇₂ ₂（論理“１”）
を、出力端子（Ｘ）から出力し、書込制御部７４１に入
力する。

【００３３】書込制御部７４１は、セレクタ（ＳＥＬ）
７３２から出力信号ｑ₇₂₂（論理“１”）を入力される
と、トレースメモリ（ＴＲＭ）３１の入力端子（ＷＥ）
に入力する書込信号（ｗｅ）を論理“１”に設定する。

【００３４】その結果、トレースメモリ（ＴＲＭ）３１
には、アドレスビット（Ａ₀乃至Ａ ₁₉）として入力され
る変換済のプロセッサ出力アドレス（ｆ）に、トレース
データ信号（ｊ）（＝論理“１”）が記録され、プロセ
ッサ２が実行する各命令のマップトレースが実行され
る。

【００３５】次に、トレースモード（Ｍ）としてアクセ
ス元トレースを指定したコマンドが、ワークステーショ
ン５から入力された場合を説明する。トレース装置３
は、受信したコマンドを解析し、コマンド種別（ＣＭ）
がマップトレースコマンドであり、更にトレースモード
（Ｍ）がアクセス元トレースと認識すると、受信コマン
ドのアクセス元領域（ＳＡ）に指定されているアクセス
元トレース先頭アドレス／終了アドレス（ｂ）を領域指
定部７内のレジスタ７０２に設定し、また受信コマンド
のアクセス先領域（ＤＡ）に指定されているアクセス先
トレース先頭アドレス／終了アドレス（ｃ）をレジスタ
７０３に設定し、レジスタ７０１には何も設定せず、更
に領域指定部７に入力するアクセス元トレース信号
（ｄ）を論理“１”に設定し、アクセス先トレース信号
（ｅ）を論理“０”の儘とする。

【００３６】またトレース装置３は、前述と如く、トレ
ースメモリ（ＴＲＭ）３１の全記憶領域を論理“０”に
初期設定した後、トレースデータ信号（ｊ）を論理
“１”に設定する。

【００３７】アクセス元トレース信号（ｄ）が論理
“１”に設定されると、セレクタ（ＳＥＬ）７３１は入
力端子（１）から入力されるデータを選択して出力端子
（Ｘ）から出力し、またアクセス元トレース信号（ｄ）
およびアクセス先トレース信号（ｅ）の何れかが論理
“１”に設定されると、セレクタ（ＳＥＬ）７３２は入
力端子（１）から入力されるデータを選択して出力端子
（Ｘ）から出力する。

【００３８】かかる状態で、プロセッサ２が命令をフェ
ッチすると、トレース装置３がプロセッサ２のプログラ
ム走行状態を監視し、プロセッサ出力アドレス（ｆ）、
命令フェッチ信号（ｇ）およびラッチタイミング信号
（ｉ）等を領域指定部７に入力する。

【００３９】領域指定部７においては、比較部７１２が
入力されるプロセッサ出力アドレス（ｆ）を、レジスタ
７０２に設定されているアクセス元トレース先頭アドレ
ス／終了アドレス（ｂ）と比較し、プロセッサ出力アド
レス（ｆ）がアクセス元トレース先頭アドレス／終了ア
ドレス（ｂ）により指定されるアクセス元領域（ＳＡ）
内に存在すると認識すると、出力する出力信号ｑ₇₁₂を
論理“１”に設定する。

【００４０】また領域指定部７に入力される命令フェッ
チ信号（ｇ）およびラッチタイミング信号（ｉ）が論理
“１”に設定されると、ゲート７２１の出力信号ｑ₇₂₁
が論理“１”に設定され、レジスタ７０４およびフリッ
プフロップ（ＦＦ）７６１に入力される。

【００４１】レジスタ７０４は、出力信号ｑ₇₂₁が論理
“１”に設定されると、レジスタ７０４に入力されるプ
ロセッサ出力アドレス（ｆ）を蓄積する。セレクタ（Ｓ
ＥＬ）７３１は、入力端子（１）に入力されるレジスタ
７０４に蓄積されているプロセッサ出力アドレス（ｆ）
を、出力端子（Ｘ）から出力し、前述と同様に、上位三
ビット（ｆ₁₇乃至ｆ₁₉）を読出専用メモリ（ＲＯＭ）７
５１により変換した後、トレースメモリ（ＴＲＭ）３１
にアドレスビット（Ａ₀乃至Ａ₁₉）として入力する。

【００４２】次に、プロセッサ２がフェッチした命令に
指定されたオペランド（データ）にアクセスすると、ト
レース装置３がプロセッサ２のプログラム走行状態を監
視し、プロセッサ出力アドレス（ｆ）およびオペランド
アクセス信号（ｈ）等を領域指定部７に入力する。

【００４３】領域指定部７においては、比較部７１３が
入力されるプロセッサ出力アドレス（ｆ）を、レジスタ
７０３に設定されているアクセス先トレース先頭アドレ
ス／終了アドレス（ｃ）と比較し、プロセッサ出力アド
レス（ｆ）がアクセス先トレース先頭アドレス／終了ア
ドレス（ｃ）により指定されるアクセス先領域（ＤＡ）
内に存在すると認識すると、出力する出力信号ｑ₇₁₃を
論理“１”に設定する。

【００４４】ゲート７２３は、フリップフロップ（Ｆ
Ｆ）７６１の出力信号ｑ₇₆₁、比較部７１３の出力信号
ｑ₇₁₃が論理“１”に設定され、且つ入力されるオペラ
ンドアクセス信号（ｈ）が論理“１”に設定されると、
出力信号ｑ₇₂₃を論理“１”に設定する。

【００４５】セレクタ（ＳＥＬ）７３２は、入力端子
（１）に入力される出力信号ｑ₇₂₃（論理“１”）を出
力端子（Ｘ）から出力し、書込制御部７４１に入力す
る。書込制御部７４１は、セレクタ（ＳＥＬ）７３２か
ら出力信号ｑ₇₂₃（論理“１”）を入力されると、トレ
ースメモリ（ＴＲＭ）３１の入力端子（ＷＥ）に入力す
る書込信号（ｗｅ）を論理“１”に設定する。

【００４６】その結果、トレースメモリ（ＴＲＭ）３１
には、レジスタ７０３に設定されているアクセス先トレ
ース先頭アドレス／終了アドレス（ｃ）の領域内に存在
するデータにアクセスした命令をフェッチした際のプロ
セッサ出力アドレス（ｆ）が、読出専用メモリ（ＲＯ
Ｍ）７５１により変換されてアドレスビット（Ａ₀乃至
Ａ₁₉）として入力されると共に、トレースデータ信号
（ｊ）（＝論理“１”）が入力端子（ＤＩ）に入力さ
れ、マップトレース方式で記録される。

【００４７】次に、トレースモード（Ｍ）としてアクセ
ス先トレースを指定したコマンドが、ワークステーショ
ン５から入力された場合を説明する。トレース装置３
は、受信したコマンドを解析し、コマンド種別（ＣＭ）
がマップトレースコマンドであり、更にトレースモード
（Ｍ）がアクセス先トレースと認識すると、受信コマン
ドのアクセス元領域（ＳＡ）に指定されているアクセス
元トレース先頭アドレス／終了アドレス（ｂ）を領域指
定部７内のレジスタ７０２に設定し、また受信コマンド
のアクセス先領域（ＤＡ）に指定されているアクセス先
トレース先頭アドレス／終了アドレス（ｃ）をレジスタ
７０３に設定し、レジスタ７０１には何も設定せず、更
に領域指定部７に入力するアクセス先トレース信号
（ｅ）を論理“１”に設定し、アクセス元トレース信号
（ｄ）を論理“０”の儘とする。

【００４８】またトレース装置３は、前述の如く、トレ
ースメモリ（ＴＲＭ）３１の全記憶領域を論理“０”に
初期設定した後、トレースデータ信号（ｊ）を論理
“１”に設定する。

【００４９】アクセス元トレース信号（ｄ）が論理
“０”に設定されると、セレクタ（ＳＥＬ）７３１は入
力端子（０）から入力されるデータを選択して出力端子
（Ｘ）から出力し、またアクセス元トレース信号（ｄ）
およびアクセス先トレース信号（ｅ）の何れかが論理
“１”に設定されると、セレクタ（ＳＥＬ）７３２は入
力端子（１）から入力されるデータを選択して出力端子
（Ｘ）から出力する。

【００５０】かかる状態で、プロセッサ２が命令をフェ
ッチすると、トレース装置３がプロセッサ出力アドレス
（ｆ）、命令フェッチ信号（ｇ）およびラッチタイミン
グ信号（ｉ）等を領域指定部７に入力する。

【００５１】領域指定部７においては、比較部７１２が
入力されるプロセッサ出力アドレス（ｆ）を、レジスタ
７０２に設定されているアクセス元トレース先頭アドレ
ス／終了アドレス（ｂ）と比較し、プロセッサ出力アド
レス（ｆ）がアクセス元トレース先頭アドレス／終了ア
ドレス（ｂ）により指定されるアクセス元領域（ＳＡ）
内に存在すると認識すると、出力する出力信号ｑ₇₁₂を
論理“１”に設定する。

【００５２】また領域指定部７に入力される命令フェッ
チ信号（ｇ）およびラッチタイミング信号（ｉ）が論理
“１”に設定されると、ゲート７２１の出力信号ｑ₇₂₁
が論理“１”に設定され、レジスタ７０４およびフリッ
プフロップ（ＦＦ）７６１に入力される。

【００５３】また入力されたプロセッサ出力アドレス
（ｆ）は、セレクタ（ＳＥＬ）７３１と読出専用メモリ
（ＲＯＭ）７５１とを介してトレースメモリ（ＴＲＭ）
３１に伝達されるが、現段階では入力端子（ＷＥ）に書
込信号（ｗｅ）が入力されていない為、トレースデータ
信号（ｊ）（＝論理“１”）が記録されることは無い。

【００５４】またレジスタ７０４は、出力信号ｑ₇₂₁が
論理“１”に設定されると、レジスタ７０４に入力され
るプロセッサ出力アドレス（ｆ）を蓄積するが、セレク
タ（ＳＥＬ）７３１が入力端子（１）に入力されるデー
タを選択していない為、トレースメモリ（ＴＲＭ）３１
に伝達されることは無い。

【００５５】次に、プロセッサ２がフェッチした命令に
指定されたオペランド（データ）にアクセスすると、ト
レース装置３がプロセッサ２のプログラム走行状態を監
視し、プロセッサ出力アドレス（ｆ）およびオペランド
アクセス信号（ｈ）等を領域指定部７に入力する。

【００５６】領域指定部７においては、セレクタ（ＳＥ
Ｌ）７３１が、入力端子（０）に入力されるプロセッサ
出力アドレス（ｆ）を出力端子（Ｘ）から出力し、上位
３ビット（ｆ₁₇乃至ｆ₁₉）のみを読出専用メモリ（ＲＯ
Ｍ）７５１により所要の変換を施した後、トレースメモ
リ（ＴＲＭ）３１にアドレスビット（Ａ₀乃至Ａ₁₉）と
して入力し、また比較部７１３が、入力されるプロセッ
サ出力アドレス（ｆ）を、レジスタ７０３に設定されて
いるアクセス先トレース先頭アドレス／終了アドレス
（ｃ）と比較し、プロセッサ出力アドレス（ｆ）がアク
セス先トレース先頭アドレス／終了アドレス（ｃ）によ
り指定されるアクセス先領域（ＤＡ）内に存在すると認
識すると、出力する出力信号ｑ₇₁₃を論理“１”に設定
する。

【００５７】ゲート７２３は、フリップフロップ（Ｆ
Ｆ）７６１の出力信号ｑ₇₆₁、比較部７１３の出力信号
ｑ₇₁₃が論理“１”に設定され、且つ入力されるオペラ
ンドアクセス信号（ｈ）が論理“１”に設定されると、
出力信号ｑ₇₂₃を論理“１”に設定する。

【００５８】セレクタ（ＳＥＬ）７３２は、入力端子
（１）に入力される出力信号ｑ₇₂₃（論理“１”）を出
力端子（Ｘ）から出力し、書込制御部７４１に入力す
る。書込制御部７４１は、セレクタ（ＳＥＬ）７３２か
ら出力信号ｑ₇₂₃（論理“１”）を入力されると、トレ
ースメモリ（ＴＲＭ）３１の入力端子（ＷＥ）に入力す
る書込信号（ｗｅ）を論理“１”に設定する。

【００５９】その結果、トレースメモリ（ＴＲＭ）３１
には、レジスタ７０２に設定されているアクセス元トレ
ース先頭アドレス／終了アドレス（ｂ）の領域内に存在
する命令がアクセスした、レジスタ７０３に設定されて
いるアクセス先トレース先頭アドレス／終了アドレス
（ｃ）の領域内に存在するデータのプロセッサ出力アド
レス（ｆ）が、読出専用メモリ（ＲＯＭ）７５１により
変換されてアドレスビット（Ａ₀乃至Ａ₁₉）として入力
されると共に、トレースデータ信号（ｊ）（＝論理
“１”）が入力端子（ＤＩ）に入力され、マップトレー
ス方式で記録される。

【００６０】図６および図７には、三種類のトレースモ
ード（Ｍ）、即ち命令トレース、アクセス元トレースお
よびアクセス先トレースにおけるトレース対象が例示さ
れている。

【００６１】図６において、アクセス元領域（ＳＡ）＝
０語乃至（１Ｍ−１）語〔但しＭはメガを示す〕に存在
する命令（ｋ₁）乃至（ｋ₄）、アクセス元領域（Ｓ
Ａ）＝１Ｍ語乃至（２Ｍ−１）語に存在する命令
（ｋ₃）乃至（ｋ₇）、並びにアクセス元領域（ＳＡ）
＝２Ｍ語乃至（３Ｍ−１）語に存在する命令（ｋ₈）を
実行したプロセッサ２が、アクセス先領域（ＤＡ）＝０
語乃至（１Ｍ−１）語に存在するデータ（ｐ₁）乃至
（ｐ₃）、アクセス先領域（ＤＡ）＝１Ｍ語乃至（２Ｍ
−１）語に存在するデータ（ｐ₄）および（ｐ₅）、ア
クセス先領域（ＤＡ）＝２Ｍ語乃至（３Ｍ−１）語に存
在するデータ（ｐ₆）および（ｐ₇）、並びにアクセス
先領域（ＤＡ）＝３Ｍ語以上に存在するデータ（ｐ₈）
に、それぞれアクセスしたとする。

【００６２】かかる場合に、図７に示す如く、トレース
モード（Ｍ）として命令トレースを指定した場合に、ア
クセス元領域（ＳＡ）＝０語乃至（１Ｍ−１）語を指定
すると命令（ｋ₁）乃至（ｋ₄）のアドレスが記録さ
れ、また命令トレース先頭アドレス／終了アドレス
（ａ）としてアクセス元領域（ＳＡ）＝１メガ語乃至
（２Ｍ−１）語を指定すると命令（ｋ₅）乃至（ｋ₇）
のアドレスが記録され、更に命令トレース先頭アドレス
／終了アドレス（ａ）としてアクセス元領域（ＳＡ）＝
２Ｍ語乃至（３Ｍ−１）語を指定すると命令（ｋ₈）の
アドレスが記録される。

【００６３】またトレースモード（Ｍ）としてアクセス
元トレースを指定し、且つアクセス先領域（ＤＡ）＝１
Ｍ語乃至（２Ｍ−１）語を指定した場合に、アクセス元
領域（ＳＡ）＝０語乃至（１Ｍ−１）語を指定すると命
令（ｋ₃）のアドレスが記録され、またアクセス元領域
（ＳＡ）＝１Ｍ語乃至（２Ｍ−１）語を指定すると命令
（ｋ₇）のアドレスが記録され、更にアクセス元領域
（ＳＡ）＝２Ｍ語乃至（３Ｍ−１）語を指定すると記録
される命令は存在しない。

【００６４】更にトレースモード（Ｍ）としてアクセス
先トレースを指定し、且つアクセス元領域（ＳＡ）＝０
語乃至（１Ｍ−１）語を指定した場合に、アクセス先領
域（ＤＡ）＝０語乃至（１Ｍ−１）語を指定するとデー
タ（ｐ₁）および（ｐ₂）のアドレスが記録され、また
アクセス先領域（ＤＡ）＝１Ｍ語乃至（２Ｍ−１）語を
指定するとデータ（ｐ₄）のアドレスが記録され、更に
アクセス先領域（ＤＡ）＝２Ｍ語乃至（３Ｍ−１）語を
指定すると記録されるデータは存在しない。

【００６５】以上の説明から明らかな如く、本実施例に
よれば、トレースモード（Ｍ）として命令トレースを指
定し、且つアクセス元領域（ＳＡ）を指定することによ
り、または、トレースモード（Ｍ）としてアクセス元ト
レースまたはアクセス先トレースを指定し、且つアクセ
ス元領域（ＳＡ）とアクセス先領域（ＤＡ）とを指定す
ることにより、より目的に合致したきめ細かなトレース
情報がマップトレース方式により記録可能となる。

【００６６】なお、図２乃至図７はあく迄本発明の一実
施例に過ぎず、例えばアクセス元領域（ＳＡ）に存在す
る命令（ｋ）およびアクセス先領域（ＤＡ）に存在する
データ（ｐ）は図示されるものに限定されることは無
く、他に幾多の変形が考慮されるが、何れの場合にも本
発明の効果は変わらない。またプロセッサ出力アドレス
（ｆ）の変換形式は図示されるものに限定されることは
無く、他に幾多の変形が考慮されるが、何れの場合にも
本発明の効果は変わらない。更に本発明の対象となる情
報収集領域指定手段３００および４００は、図示される
領域指定部７に限定されることは無く、他に幾多の変形
が考慮されるが、何れの場合にも本発明の効果は変わら
ない。更に本発明の対象となるプログラム動作収集装置
２００は、図示されるプログラムデバッグ装置１に限定
されぬことは言う迄も無い。

【００６７】

【発明の効果】以上、本発明によれば、前記プログラム
動作収集装置において、アクセスされるデータを指定し
てアクセスする命令の番地を記録し、或いはアクセスす
る命令を指定してアクセスされるデータの番地を記録す
る等、所要の情報のみを的確に収集可能となり、当該プ
ログラム動作収集装置によるプログラムデバッグ効率が
大幅に向上する。

【図面の簡単な説明】

【図１】本発明の原理を示す図

【図２】本発明の一実施例によるプログラムデバッグ
装置を示す図

【図３】本発明の一実施例によるコマンド形式を示す
図

【図４】図２における領域指定部の一例を示す図

【図５】図４における読出専用メモリの入出力情報の
一例を示す図

【図６】アクセス元命令とアクセス先データとの関係
の一例を示す図

【図７】図６におけるトレース対象の一例を示す図

【図８】従来あるプログラムデバッグ装置の一例を示
す図

【図９】マップトレースによる情報収集の一例を示す
図で、同図(a) はトレース対象プログラム走行経過の一
例を示し、同図(b) は収集結果の一例を示す

【符号の説明】

１プログラムデバッグ装置２プロセッサ３トレース装置４切替装置５ワークステーション６通信制御装置７領域指定部３１トレースメモリ（ＴＲＭ）１００処理装置２００プログラム動作収集装置３００、４００情報収集領域指定手段７０１乃至７０５レジスタ７１１乃至７１３比較部７２１乃至７２３ゲート７３１、７３２セレクタ（ＳＥＬ）７４１書込制御部７５１読出専用メモリ（ＲＯＭ）７６１フリップフロップ（ＦＦ）

Claims

【特許請求の範囲】

【請求項１】処理装置（１００）のプログラム走行番
地をマップトレース方式により記録するプログラム動作
収集装置（２００）において、予め指定された記憶領域内のデータにアクセスした、予
め指定された記憶領域内の命令のアドレスを記録する情
報収集領域指定手段（３００）を設けることを特徴とす
る領域指定トレース方式。
【請求項２】処理装置（１００）のプログラム走行番
地をマップトレース方式により記録するプログラム動作
収集装置（２００）において、予め指定された記憶領域内の命令からアクセスされた、
予め指定された記憶領域内のデータのアドレスを記録す
る情報収集領域指定手段（４００）を設けることを特徴
とする領域指定トレース方式。