JPH064400Y2 - Voice analyzer - Google Patents

Voice analyzer

Info

Publication number
JPH064400Y2
JPH064400Y2 JP1986110805U JP11080586U JPH064400Y2 JP H064400 Y2 JPH064400 Y2 JP H064400Y2 JP 1986110805 U JP1986110805 U JP 1986110805U JP 11080586 U JP11080586 U JP 11080586U JP H064400 Y2 JPH064400 Y2 JP H064400Y2
Authority
JP
Japan
Prior art keywords
memory
address
function
window
exclusive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1986110805U
Other languages
Japanese (ja)
Other versions
JPS6319899U (en
Inventor
秀紀 大橋
雄治 梶谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP1986110805U priority Critical patent/JPH064400Y2/en
Publication of JPS6319899U publication Critical patent/JPS6319899U/ja
Application granted granted Critical
Publication of JPH064400Y2 publication Critical patent/JPH064400Y2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【考案の詳細な説明】 (イ)産業上の利用分野 本考案は音声分析装置に関し、特にそのメモリ及びその
アクセス機構の効率化に関する。
DETAILED DESCRIPTION OF THE INVENTION (a) Field of Industrial Application The present invention relates to a voice analysis device, and more particularly to improving the efficiency of its memory and its access mechanism.

(ロ)従来の技術 従来の音声信号処理に適したデータ処理装置では、例え
ば雑誌「インターフエース」86年4月号第253頁乃
至254頁に示されているシグナルプロセッサの構成か
ら明らかな如くメモリの大きさ及び該メモリのアドレス
ポインタによって示されるアドレス空間の大きさは同一
であった。そのため、これらの処理装置を用いて、例え
ばPARCOR方式の音声分析を行なう時、ハミング窓
等の偶関数のデータを連続的にアクセスする場合には、
該偶関数のすべてのデータの保持を行なうかソフトウエ
アによるアドレス制御を行なう必要があった。
(B) Conventional Technology In a conventional data processing apparatus suitable for audio signal processing, a memory is provided as is clear from the configuration of the signal processor shown in, for example, the magazine "Interface", April 1986, pages 253 to 254. And the size of the address space pointed to by the address pointer of the memory were the same. Therefore, when performing the voice analysis of the PARCOR method using these processing devices, if the data of the even function such as the Hamming window is continuously accessed,
It was necessary to hold all the data of the even function or perform address control by software.

(ハ)考案が解決しようとする問題点 従来の音声分析装置において音声信号のフレーム毎の分
析の為の偶関数のハミング窓のデータの保持を行なう場
合は、メモリ内にそのすべての関数データの保持を行な
う必要があった。しかし偶関数のデータは偶関数の周期
をTとした場合、その半周期1/2Tを境にして対称のデ
ータとなる。従って従来のデータ処理装置では偶関数の
保持のために同一のデータを2つ保持しなければなら
ず、メモリ容量の増加を果たす問題点があった。またメ
モリ内に保持するデータを1/2周期分とした場合には、
偶関数が1/2周期であるかどうかの判定を行なわなけれ
ばならないという問題点があった。
(C) Problems to be solved by the invention When the data of the Hamming window of the even function for the analysis of each frame of the voice signal is held in the conventional voice analysis device, all the function data of the function are stored in the memory. It was necessary to hold. However, if the even function period is T, the even function data becomes symmetrical with the half cycle 1 / 2T as a boundary. Therefore, in the conventional data processing device, two identical data must be held in order to hold the even function, which causes a problem of increasing the memory capacity. In addition, if the data held in the memory is 1/2 cycle,
There is a problem that it is necessary to judge whether the even function has 1/2 cycle.

(ニ)問題点を解決する為の手段 本考案の音声分析装置におけるメモリアクセス機構で
は、ハミング窓の如き偶関数の窓関数の1/2周期分を保
持するメモリに対するアドレス指定を行なうアドレス生
成部におけるアドレス空間を実際のメモリ空間に対して
倍の規模に設定し、該アドレス生成部の最上位ビットと
それ以外のビットの排他的論理和をとった後のアドレス
を該メモリのアドレスとするものである。
(D) Means for solving the problem In the memory access mechanism in the speech analysis apparatus of the present invention, the address generation unit for addressing the memory holding 1/2 cycle of the window function of the even function such as the Hamming window The address space in is set to double the size of the actual memory space, and the address after the exclusive OR of the most significant bit of the address generator and the other bits is used as the address of the memory. Is.

(ホ)作用 本考案の音声分析装置におけるメモリアクセス機構によ
れば、周期Tの偶関数のデータを保持するメモリの規模
を従来の半分の規模にできる。また、該偶関数の1/2周
期分のデータを保持し、折り返し点までアクセスしたか
どうかを判定する方法と比してもソフトウエアによる判
定が不必要となるのでソフトウエアの負担を減じ処理の
高速化が可能となる。
(E) Operation According to the memory access mechanism in the speech analysis apparatus of the present invention, the scale of the memory for holding the data of the even function of the period T can be reduced to half that of the conventional one. In addition, even if compared with the method of holding the data for 1/2 cycle of the even function and judging whether or not the loop point is accessed, the judgment by software is unnecessary, so the load on the software is reduced. It is possible to speed up.

(ヘ)実施例 第1図に本考案の音声分析装置におけるメモリアクセス
機構の実施例の構成を示す。同図において(1)はデータ
処理装置全体の制御を行なう制御部であり、(3)は周期
Tの偶関数からなる時間窓関数の1/2周期分のデータを
保持する窓関数メモリであり、(4)は音声信号を格納し
た音声メモリである。(5)は上記窓関数メモリ(3)のアド
レスを指定する窓関数メモリアドレスカウンタでありア
ドレス制御は制御部(1)よりの指示によって行なわれ
る。また(6)は排他的論理和回路であり窓関数メモリア
ドレスカウンタ(5)によって生成された例えば8ビット
のアドレス中の最上位ビットとその他のビットとの排他
的論理和をとった7ビットのデータを窓関数メモリ(3)
に対する実際のアドレスとして指定する。(7)は音声メ
モリ(4)に対するアドレスカウンタでこのメモリ(4)に対
するアドレスの生成を行なう。第2図は時間窓としてよ
く用いられる偶関数のハミング窓である。このハミング
窓w(n)は次式のように表わされる。
(F) Embodiment FIG. 1 shows the configuration of an embodiment of the memory access mechanism in the speech analyzer of the present invention. In the figure, (1) is a control unit that controls the entire data processing apparatus, and (3) is a window function memory that holds data for 1/2 cycle of a time window function consisting of an even function of the cycle T. , (4) are voice memories storing voice signals. (5) is a window function memory address counter for designating the address of the window function memory (3), and address control is performed by an instruction from the control section (1). Further, (6) is an exclusive OR circuit, for example, a 7-bit exclusive OR of the most significant bit and other bits in the 8-bit address generated by the window function memory address counter (5). Window data memory (3)
Specify as the actual address for. (7) is an address counter for the voice memory (4) and generates an address for this memory (4). FIG. 2 shows a Hamming window of an even function that is often used as a time window. This Hamming window w (n) is expressed by the following equation.

w(n)=(0.54-0.46cos(2πn/N))…… このときNは1周期分の窓関数の全数を表わす。このハ
ミング窓の値は第2図より明らかなようにn=N/2につ
いて対称である。
w (n) = (0.54-0.46cos (2πn / N)) ... At this time, N represents the total number of window functions for one period. The value of this Hamming window is symmetric about n = N / 2, as is apparent from FIG.

次に動作説明を行なう。Next, the operation will be described.

第2図に示されたハミング窓関数のうち最初からN/2ケ
のデータを窓関数メモリ(1)に保持させる。これを第3
図(a)に示す。メモリ(4)にハミング窓を掛ける入力音声
信号列v(n)が入力される。演算部(2)においては音声メ
モリ(4)内に保持されているv(n)に窓関数メモリ(3)内に
保持されているハミング窓関数w(n)を掛けて入力信号v
(n)の重み付けされた信号v(n)の計算を行なう。これを
次式に示す。
From the beginning of the Hamming window function shown in FIG. 2, N / 2 pieces of data are held in the window function memory (1). This is the third
It is shown in Figure (a). An input audio signal sequence v (n) for applying a Hamming window is input to the memory (4). In the calculation unit (2), the input signal v is obtained by multiplying v (n) held in the voice memory (4) by the Hamming window function w (n) held in the window function memory (3).
Compute the (n) weighted signal v (n). This is shown in the following equation.

v(n)=w(n)・v(n)…… このとき、入力信号v(n)を保持している音声メモリ(4)
に対するアドレスカウンタ(7)とハミング窓関数を保持
している窓関数メモリ(3)に対するアドレスカウンタ(5)
は同一のアドレスを示している。従って、これ等両カウ
ンタ(5)(7)は共通のものとしてもよい。今N=256と
したとき両アドレスカウンタ(5)(7)は8ビットとなり、
n=1から256まで順次v(n)が計算されていく。n=
1からN/2すなわち128まではアドレスカウンタ
(5)、排他的論理和回路(6)によって示される窓関数メモ
リ(3)に対する7ビットのアドレスはnに等しい。この
ときのこのメモリ(3)に対するアドレスの動きは第3図
(a)の実線によって示される。これは第2図の左半分に
対応している。即ち、n=N/2+1(=129)よりN
(=256)の区間では窓関数メモリアドレスカウンタ
(5)によって示されるアドレスは音声メモリ(4)に対する
音声メモリアドレスカウンタ(7)のアドレスと同じよう
にn=N/2+1(=129)からN(=256)まで増
加する。ところが排他的論理和回路(6)によって示され
る窓関数メモリ(3)に対する7ビットのアドレスは最上
位ビットとその他のビットとの排他的論理和をとるので
逆にN(=128)から1まで順次減少してゆく。この
ときのメモリ(3)に対するアドレスの動きは第3図(a)の
点線矢印によって示される。これは第2図の右半分に対
応している。この一連のメモリ(3)に対するアドレスの
動きは第3図(a)に示されたようにN/2アドレスを有
する窓関数メモリ(3)に対するアクセスしか行なってい
ないにもかかわらず、見かけ上は第3図(b)に示す如
く、Nアドレスのメモリ(3)に対するアクセスを行なっ
たように動き、入力信号列v(n)に対しハミング窓関数w
(n)を掛けた重み付けされた信号列v(n)の計算を演算部
(2)が行なう。
v (n) = w (n) ・ v (n) …… At this time, the voice memory (4) that holds the input signal v (n)
Address counter (7) for and window counter memory (3) holding the Hamming window function (5)
Indicate the same address. Therefore, these counters (5) and (7) may be common. Now when N = 256, both address counters (5) (7) become 8 bits,
v (n) is sequentially calculated from n = 1 to 256. n =
Address counter from 1 to N / 2, ie 128
(5), the 7-bit address for the window function memory (3) indicated by the exclusive OR circuit (6) is equal to n. The address movement for this memory (3) at this time is shown in FIG.
It is shown by the solid line in (a). This corresponds to the left half of FIG. That is, from n = N / 2 + 1 (= 129), N
Window function memory address counter in section (= 256)
The address indicated by (5) increases from n = N / 2 + 1 (= 129) to N (= 256), similar to the address of the audio memory address counter (7) for the audio memory (4). However, since the 7-bit address for the window function memory (3) indicated by the exclusive OR circuit (6) takes the exclusive OR of the most significant bit and the other bits, conversely from N (= 128) to 1 It gradually decreases. The movement of the address with respect to the memory (3) at this time is shown by a dotted arrow in FIG. This corresponds to the right half of FIG. Although this series of address movements for the memory (3) only access the window function memory (3) having the N / 2 address as shown in FIG. As shown in FIG. 3 (b), it operates as if the memory (3) at the N address was accessed, and the Hamming window function w is applied to the input signal sequence v (n).
The calculation unit calculates the weighted signal sequence v (n) multiplied by (n).
Performed by (2).

(ト)考案の効果 本考案の音声分析装置におけるメモリアクセス機構はハ
ミング窓等の偶関数のデータを連続的にアクセスしてゆ
く場合にアドレスの最上位ビットとその他のビットの排
他的論理和を取るだけで、ソフトウエア的な制御を行な
わずに必要なメモリの容量を半減することが出来、回路
規模の縮小及び制御の簡略化が計れる。
(G) Effect of the device The memory access mechanism in the speech analyzer of the present invention performs an exclusive OR of the most significant bit of the address and other bits when continuously accessing even function data such as a Hamming window. Only by taking the necessary amount, the required memory capacity can be reduced by half without performing software control, and the circuit scale can be reduced and the control can be simplified.

【図面の簡単な説明】[Brief description of drawings]

第1図は本考案の音声分析装置のメモリアクセス機構の
ブロツク図。第2図はハミング窓関数の値を示した図。
第3図はメモリのアドレス変化図である。 (3)……窓関数メモリ、(5)……窓関数メモリアドレスカ
ウンタ、(6)……排他的論理和回路。
FIG. 1 is a block diagram of the memory access mechanism of the speech analyzer of the present invention. FIG. 2 is a diagram showing values of the Hamming window function.
FIG. 3 is a memory address change diagram. (3) …… Window function memory, (5) …… Window function memory address counter, (6) …… Exclusive OR circuit.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 【請求項1】入力音声信号に分析時間窓を掛けて音声信
号を分析する音声分析装置に於いて、Nサンプルの偶関
数からなる分析時間窓の半周期分を格納したN/2アド
レスの窓関数メモリと、mビット(2m=N)のカウント
値を成生するアドレスカウンタと、該アドレスカウンタ
の値の最上位ビットと他のビットとの排他的論理和をと
ってm−1ビット(2m-1=N/2)のカウント値を得て上
記窓関数メモリをアドレス指定する排他的論理和回路
と、からなるメモリアドレス機構を備えた音声分析装
置。
1. A voice analysis device for analyzing a voice signal by applying an analysis time window to an input voice signal, wherein a window of N / 2 address storing a half cycle of the analysis time window consisting of an even function of N samples. The function memory, the address counter that produces a count value of m bits (2 m = N), and the exclusive OR of the most significant bit of the value of the address counter and another bit, m-1 bit ( A speech analysis apparatus having a memory addressing mechanism comprising an exclusive OR circuit for addressing the window function memory by obtaining a count value of 2 m-1 = N / 2).
JP1986110805U 1986-07-18 1986-07-18 Voice analyzer Expired - Lifetime JPH064400Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1986110805U JPH064400Y2 (en) 1986-07-18 1986-07-18 Voice analyzer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1986110805U JPH064400Y2 (en) 1986-07-18 1986-07-18 Voice analyzer

Publications (2)

Publication Number Publication Date
JPS6319899U JPS6319899U (en) 1988-02-09
JPH064400Y2 true JPH064400Y2 (en) 1994-02-02

Family

ID=30990148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1986110805U Expired - Lifetime JPH064400Y2 (en) 1986-07-18 1986-07-18 Voice analyzer

Country Status (1)

Country Link
JP (1) JPH064400Y2 (en)

Also Published As

Publication number Publication date
JPS6319899U (en) 1988-02-09

Similar Documents

Publication Publication Date Title
JPS6041769B2 (en) Addressing method
JPS5834037B2 (en) address calculation device
JP3188042B2 (en) Table search device in digital computer
JPH02242440A (en) Instruction trace circuit
JP3005987B2 (en) Digital signal processor
SU1481758A1 (en) Processor instruction fetching unit
JPS58208981A (en) Address control circuit
JPH09244642A (en) Signal delay device and digital signal processor
KR0170288B1 (en) Memory access apparatus and method
JP2990099B2 (en) Trace buffer control method
SU1451723A2 (en) Device for computing multiple convolution
JP3039054B2 (en) Image processing device
JPS59188900A (en) Data processor
JPS6058500B2 (en) Access control method
JPS6310254A (en) Information processor
JPH05173846A (en) Fault analysis information tracing method
JPH0812637B2 (en) Address translation method
JPH0460836A (en) Advanced controller
JPH076082A (en) Address generating device
JPH01136255A (en) Address conversion device
JPS6247752A (en) Counter circuit for number of instruction executions of information processor
JPS6129956A (en) Memory control unit
JPH05100846A (en) Accumulator designation device
JPH02204861A (en) Vector data processor
JPH05165482A (en) Audio signal processor