JPH0644212B2 - キ−入力装置 - Google Patents
キ−入力装置Info
- Publication number
- JPH0644212B2 JPH0644212B2 JP62150493A JP15049387A JPH0644212B2 JP H0644212 B2 JPH0644212 B2 JP H0644212B2 JP 62150493 A JP62150493 A JP 62150493A JP 15049387 A JP15049387 A JP 15049387A JP H0644212 B2 JPH0644212 B2 JP H0644212B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- output
- key
- state
- timer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000007704 transition Effects 0.000 claims description 24
- 230000000415 inactivating effect Effects 0.000 claims 1
- 244000145845 chattering Species 0.000 description 16
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 230000002265 prevention Effects 0.000 description 9
- 238000005070 sampling Methods 0.000 description 6
- 230000007257 malfunction Effects 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M11/00—Coding in connection with keyboards or like devices, i.e. coding of the position of operated keys
- H03M11/20—Dynamic coding, i.e. by key scanning
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Input From Keyboards Or The Like (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、キー入力装置に関し、特にメカニカル・キー
より発生するチャタリングやデバウンスを含んだキー入
力信号より正しいワン・キー入力が入った時のみ、キー
入力信号を有効とするキー入力装置に関する。
より発生するチャタリングやデバウンスを含んだキー入
力信号より正しいワン・キー入力が入った時のみ、キー
入力信号を有効とするキー入力装置に関する。
第４図はこの種のキー入力装置の従来例のブロック図で
ある。このキー入力装置は、入力端Ｄにキー信号を入力
し、入力したキー信号をクロック端ＣＫに入力するサン
プリングクロックでラッチするＤ形フリップフロップ５
１と、Ｄ形フリップフロップ５１の出力端Ｑの非反転出
力を入力端Ｄに入力し、入力した非反転出力をクロック
端ＣＫに入力するサンプリングクロックでラッチするＤ
形フリップフロップ５２と、Ｄ形フリップフロップ５１
の出力端の反転出力とＤ形フリップフロップ５２の出
力端Ｑの非反転出力とのノアをとり、出力信号を出力す
るノア回路５３とから構成されている。
ある。このキー入力装置は、入力端Ｄにキー信号を入力
し、入力したキー信号をクロック端ＣＫに入力するサン
プリングクロックでラッチするＤ形フリップフロップ５
１と、Ｄ形フリップフロップ５１の出力端Ｑの非反転出
力を入力端Ｄに入力し、入力した非反転出力をクロック
端ＣＫに入力するサンプリングクロックでラッチするＤ
形フリップフロップ５２と、Ｄ形フリップフロップ５１
の出力端の反転出力とＤ形フリップフロップ５２の出
力端Ｑの非反転出力とのノアをとり、出力信号を出力す
るノア回路５３とから構成されている。
第５図はこの従来例の動作を示すタイミングチャートで
ある。時刻ｔ１のサンプリングクロックの立上りでＤ形
フリップフロップ５１がキー信号をラッチし、時刻ｔ２
のサンプリングクロックの立上りでＤ形フリップフロッ
プ５２がＤ形フリップフロップ５１の出力端Ｑの出力を
ラッチし、Ｄ形フリップフロップ５１の出力端の出力
と、Ｄ形フリップフロップ５２の出力端Ｑの出力とのノ
アをノア回路５３がとり、結果として、時刻ｔ１からｔ
２までのパルス幅をもつ出力信号が出力される。
ある。時刻ｔ１のサンプリングクロックの立上りでＤ形
フリップフロップ５１がキー信号をラッチし、時刻ｔ２
のサンプリングクロックの立上りでＤ形フリップフロッ
プ５２がＤ形フリップフロップ５１の出力端Ｑの出力を
ラッチし、Ｄ形フリップフロップ５１の出力端の出力
と、Ｄ形フリップフロップ５２の出力端Ｑの出力とのノ
アをノア回路５３がとり、結果として、時刻ｔ１からｔ
２までのパルス幅をもつ出力信号が出力される。
上述した従来のキー入力装置は、キー入力信号に乗って
くるチャタリングやデバウンスがサンプリングクロック
より長い場合、チャタリングによって１度押しのものが
２度押しやそれ以上のキー入力となって出力されてしま
い誤動作につながるという欠点があり、また、キーのチ
ャタリングは、サンプリングクロックよりも必ず短くな
ければならないという制限がつく欠点がある。
くるチャタリングやデバウンスがサンプリングクロック
より長い場合、チャタリングによって１度押しのものが
２度押しやそれ以上のキー入力となって出力されてしま
い誤動作につながるという欠点があり、また、キーのチ
ャタリングは、サンプリングクロックよりも必ず短くな
ければならないという制限がつく欠点がある。
本発明のキー入力装置は、 キーボードと、 キーボードからのキー信号を入力して、キー信号をデコ
ードして出力するとともに、キーが１個だけ押されたと
きは単独押しキー信号をアクティブに、２個以上押され
たときは多重押しキー信号をアクティブにするキー入力
デコード回路と、 キー入力デコード回路の出力とキー入力有効出力信号と
を入力し、キー入力有効出力信号がアクティブになった
とき、入力したキー入力デコード回路の出力をラッチす
るデコード出力回路と、 タイマスタート信号がインアクティブのときはクリアさ
れ、アクティブになると、単独押しキー信号とキー入力
有効出力信号との排他的論理和の結果を入力し、入力し
た結果を所定時間後、タイマアウト信号として出力する
タイマと、 単独押しキー信号と多重押しキー信号とタイマアウト信
号を入力し、電源投入時には第１の出力状態になり、第
１の出力状態のときに単独押しキー信号がアクティブに
なると第２の出力状態に遷移し、タイマがスタートして
タイマアウト信号がアクティブにされる前に単独押しキ
ー信号がインアクティブになるとタイマがスタートする
前の第２の出力状態になった後に第１の出力状態にもど
り、タイマアウト信号がアクティブになるまで単独押し
キー信号がアクティブであると第３の出力状態になり、
第３の出力状態になった後、単独押しキー信号がインア
クティブになると第４の出力状態に遷移し、第４の出力
状態になった後、タイマアウト信号がアクティブになる
前に単独押しキー信号がアクティブになると、第３の状
態にもどるが、単独押しキー信号に対しては遷移せず、
タイマアウト信号を入力した後、単独押しキー信号およ
び多重押しキー信号がインアクティブな無押しであると
第１の出力状態に遷移し、単独押しキー信号がインアク
ティブで多重押しキー信号がアクティブであると第５の
出力状態に遷移し、第５の出力状態において、単独押し
キー信号と多重押しキー信号がともにインアクティブに
なるまでは第５の出力状態を保ち、インアクティブにな
ると第１の出力状態に遷移する状態変数回路と、 状態変数回路が第１の出力状態のときはキー入力有効出
力信号とタイマスタート信号をインアクティブにし、第
２の出力状態のときはキー入力有効出力信号をインアク
ティブに、タイマスタート信号をアクティブにし、第３
の出力状態のときはキー入力有効出力信号をアクティブ
にタイマスタート信号をインアクティブにし、第４の出
力状態のときはキー入力有効出力信号とタイマスタート
信号とをアクティブにし、第５の出力状態のときはキー
入力有効出力信号とタイマスタート信号とをインアクテ
ィブにする出力変数回路とを有する。
ードして出力するとともに、キーが１個だけ押されたと
きは単独押しキー信号をアクティブに、２個以上押され
たときは多重押しキー信号をアクティブにするキー入力
デコード回路と、 キー入力デコード回路の出力とキー入力有効出力信号と
を入力し、キー入力有効出力信号がアクティブになった
とき、入力したキー入力デコード回路の出力をラッチす
るデコード出力回路と、 タイマスタート信号がインアクティブのときはクリアさ
れ、アクティブになると、単独押しキー信号とキー入力
有効出力信号との排他的論理和の結果を入力し、入力し
た結果を所定時間後、タイマアウト信号として出力する
タイマと、 単独押しキー信号と多重押しキー信号とタイマアウト信
号を入力し、電源投入時には第１の出力状態になり、第
１の出力状態のときに単独押しキー信号がアクティブに
なると第２の出力状態に遷移し、タイマがスタートして
タイマアウト信号がアクティブにされる前に単独押しキ
ー信号がインアクティブになるとタイマがスタートする
前の第２の出力状態になった後に第１の出力状態にもど
り、タイマアウト信号がアクティブになるまで単独押し
キー信号がアクティブであると第３の出力状態になり、
第３の出力状態になった後、単独押しキー信号がインア
クティブになると第４の出力状態に遷移し、第４の出力
状態になった後、タイマアウト信号がアクティブになる
前に単独押しキー信号がアクティブになると、第３の状
態にもどるが、単独押しキー信号に対しては遷移せず、
タイマアウト信号を入力した後、単独押しキー信号およ
び多重押しキー信号がインアクティブな無押しであると
第１の出力状態に遷移し、単独押しキー信号がインアク
ティブで多重押しキー信号がアクティブであると第５の
出力状態に遷移し、第５の出力状態において、単独押し
キー信号と多重押しキー信号がともにインアクティブに
なるまでは第５の出力状態を保ち、インアクティブにな
ると第１の出力状態に遷移する状態変数回路と、 状態変数回路が第１の出力状態のときはキー入力有効出
力信号とタイマスタート信号をインアクティブにし、第
２の出力状態のときはキー入力有効出力信号をインアク
ティブに、タイマスタート信号をアクティブにし、第３
の出力状態のときはキー入力有効出力信号をアクティブ
にタイマスタート信号をインアクティブにし、第４の出
力状態のときはキー入力有効出力信号とタイマスタート
信号とをアクティブにし、第５の出力状態のときはキー
入力有効出力信号とタイマスタート信号とをインアクテ
ィブにする出力変数回路とを有する。
このように、キー信号入力時には、単独押しキー信号が
アクティブになった後タイマアウト信号が出力されるま
で継続してアクティブであった時にのみ、状態変数回路
は第３の出力状態となり、キー信号を有効としてデコー
ド出力回路にラッチさせるのでキー信号入力時のチャタ
リングや多重押し等を阻止でき、状態変数回路が第３の
出力状態の後は、第４の出力状態または第４の出力状態
を経た後第５の出力状態となり単独押しキー信号、多重
押しキー信号がともにインアクティブになった後第１の
出力状態にもどるのでキー信号オフ時のチャタリングや
多重押し等を時間監視することになり、誤動作を阻止で
きる。
アクティブになった後タイマアウト信号が出力されるま
で継続してアクティブであった時にのみ、状態変数回路
は第３の出力状態となり、キー信号を有効としてデコー
ド出力回路にラッチさせるのでキー信号入力時のチャタ
リングや多重押し等を阻止でき、状態変数回路が第３の
出力状態の後は、第４の出力状態または第４の出力状態
を経た後第５の出力状態となり単独押しキー信号、多重
押しキー信号がともにインアクティブになった後第１の
出力状態にもどるのでキー信号オフ時のチャタリングや
多重押し等を時間監視することになり、誤動作を阻止で
きる。
次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明のキー入力装置の一実施例を示す構成
図、第２図(a)，(b)はそれぞれ第１図の回路記号を説明
する図とチャタリング防止回路４０の入出力信号の関係
を示すブロック図である。
図、第２図(a)，(b)はそれぞれ第１図の回路記号を説明
する図とチャタリング防止回路４０の入出力信号の関係
を示すブロック図である。
本実施例は、キーボード１０と、キーボード１０からキ
ー信号を入力し、入力したキー信号をデコードして出力
するとともに、キーボード１０のキーが１つ押されたと
きは単独押しキー信号ｘ１を、キーボード１０のキーが
２つ以上同時に押されたときは多重押しキー信号ｘ２を
アクティブにするキー入力デコード回路２０と、キー入
力デコード回路２０の出力とキー入力有効出力信号ｙ１
とを入力し、キー入力有効出力信号ｙ１がアクティブな
ときキー入力デコード回路２０の出力をラッチしてＩＣ
内部回路（不図示）に出力するデコード出力回路３０
と、単独押しキー信号ｘ１と多重押しキー信号ｘ２とを
入力し、キー入力デコード回路２０が入力したキー信号
が有効かどうか判断し、有効なときにキー入力有効出力
信号ｙ１をアクティブにするチャタリング防止回路４０
とから構成されている。
ー信号を入力し、入力したキー信号をデコードして出力
するとともに、キーボード１０のキーが１つ押されたと
きは単独押しキー信号ｘ１を、キーボード１０のキーが
２つ以上同時に押されたときは多重押しキー信号ｘ２を
アクティブにするキー入力デコード回路２０と、キー入
力デコード回路２０の出力とキー入力有効出力信号ｙ１
とを入力し、キー入力有効出力信号ｙ１がアクティブな
ときキー入力デコード回路２０の出力をラッチしてＩＣ
内部回路（不図示）に出力するデコード出力回路３０
と、単独押しキー信号ｘ１と多重押しキー信号ｘ２とを
入力し、キー入力デコード回路２０が入力したキー信号
が有効かどうか判断し、有効なときにキー入力有効出力
信号ｙ１をアクティブにするチャタリング防止回路４０
とから構成されている。
チャタリング防止回路４０は、トグル形フリップフロッ
プ回路４３を有する状態変数回路４１と、タイマ４２
と、出力変数回路４４よりなっており、ナンド回路Ｎ１
〜Ｎ８は、第２図(a)に示すように接続点に接続された
データラインのデータＤ０，Ｄ２，Ｄ３，Ｄ５が全て論
理レベル１（以降“１”と記す）のとき出力Ｅを論理レ
ベル０（以降“０”と記す）とするナンド回路として動
作する。つまり、＝Ｄ０・１・Ｄ２・Ｄ３・４・
Ｄ５となる。タイマ４２は、クロック端ＣＫにそれぞれ
クロック信号ＣＬＫ１を入力し、リセット端Ｒにインバ
ータを介してタイマスタート信号ｙ２を入力する縦列接
続されたＤ形フリップフロップＤＦ11，ＤＦ12，〜，Ｄ
Ｆ1mを有し、単独押しキー信号ｘ１とキー入力有効出力
信号ｙ１との排他的論理和をＤ形フリップフロップＤＦ
11の入力端Ｄに入力し、Ｄ形フリップフロップＤＦ1mの
出力端Ｑの出力をタイマアウト信号ｘ３として出力す
る。したがって、タイマ４２がタイマスタート信号ｙ２
でスタートした後タイマアウト信号ｘ３を出力するまで
のタイマ時間Ｔｍはｍ×クロック信号ＣＬＫ１の１周期
である。状態変数回路４１は単独押しキー信号ｘ１，多
重キー信号ｘ２，タイマアウト信号ｘ３を入力し、内蔵
するトグル形フリップフロップ回路４３にはトグル信号
Ｔ１，Ｔ２，Ｔ３を出力し、トグル形フリップフロップ
回路４３を介して出力ａ１，１，ａ２，２，ａ３，
３を第５表（後述）に示すように出力する。出力変数
回路４４は、状態変数回路４１の出力ａ１，１，
ａ２，２，ａ３，３を入力し、第６表（後述）に示
すように、キー入力有効出力信号ｙ１，タイマスタート
信号ｙ２を出力する。
プ回路４３を有する状態変数回路４１と、タイマ４２
と、出力変数回路４４よりなっており、ナンド回路Ｎ１
〜Ｎ８は、第２図(a)に示すように接続点に接続された
データラインのデータＤ０，Ｄ２，Ｄ３，Ｄ５が全て論
理レベル１（以降“１”と記す）のとき出力Ｅを論理レ
ベル０（以降“０”と記す）とするナンド回路として動
作する。つまり、＝Ｄ０・１・Ｄ２・Ｄ３・４・
Ｄ５となる。タイマ４２は、クロック端ＣＫにそれぞれ
クロック信号ＣＬＫ１を入力し、リセット端Ｒにインバ
ータを介してタイマスタート信号ｙ２を入力する縦列接
続されたＤ形フリップフロップＤＦ11，ＤＦ12，〜，Ｄ
Ｆ1mを有し、単独押しキー信号ｘ１とキー入力有効出力
信号ｙ１との排他的論理和をＤ形フリップフロップＤＦ
11の入力端Ｄに入力し、Ｄ形フリップフロップＤＦ1mの
出力端Ｑの出力をタイマアウト信号ｘ３として出力す
る。したがって、タイマ４２がタイマスタート信号ｙ２
でスタートした後タイマアウト信号ｘ３を出力するまで
のタイマ時間Ｔｍはｍ×クロック信号ＣＬＫ１の１周期
である。状態変数回路４１は単独押しキー信号ｘ１，多
重キー信号ｘ２，タイマアウト信号ｘ３を入力し、内蔵
するトグル形フリップフロップ回路４３にはトグル信号
Ｔ１，Ｔ２，Ｔ３を出力し、トグル形フリップフロップ
回路４３を介して出力ａ１，１，ａ２，２，ａ３，
３を第５表（後述）に示すように出力する。出力変数
回路４４は、状態変数回路４１の出力ａ１，１，
ａ２，２，ａ３，３を入力し、第６表（後述）に示
すように、キー入力有効出力信号ｙ１，タイマスタート
信号ｙ２を出力する。
次に、本実施例の動作について説明する。
まず、第３図(a)，(b)はチャタリング防止回路４０の動
作を示すそれぞれフローチャート、状態遷移図である。
第１，第２，第３，第４表は各信号ｘ１，ｘ２，ｘ３，
ｙ１，ｙ２を説明するものである。また、第５表は第３
図(b)の状態遷移を示すものであり、第６表はチャタリ
ング防止回路４０の出力の状態に対応する信号ｙ１，ｙ
２の論理レベルを示すものである。
作を示すそれぞれフローチャート、状態遷移図である。
第１，第２，第３，第４表は各信号ｘ１，ｘ２，ｘ３，
ｙ１，ｙ２を説明するものである。また、第５表は第３
図(b)の状態遷移を示すものであり、第６表はチャタリ
ング防止回路４０の出力の状態に対応する信号ｙ１，ｙ
２の論理レベルを示すものである。
第５表で“−”印はドントケアの意味である。チャタリ
ング防止回路４０はパワーがオンされると、タイマスタ
ート信号ｙ２が“０”なのでＤ形フリップフロップＤＦ
11，ＤＦ12，〜，ＤＦ1mを全てリセットし、タイマアウ
ト信号ｘ３を“０”とし、リセット信号ＲＥＳでトグル
形フリップフロップ回路４３のＤ形フリップフロップＤ
Ｆ21，ＤＦ22，ＤＦ23をリセットし出力ａ１，ａ２，ａ
３を“０”とし初期の状態Ｓ０となる（第５表遷移過程
ＴＲＳ０）。
ング防止回路４０はパワーがオンされると、タイマスタ
ート信号ｙ２が“０”なのでＤ形フリップフロップＤＦ
11，ＤＦ12，〜，ＤＦ1mを全てリセットし、タイマアウ
ト信号ｘ３を“０”とし、リセット信号ＲＥＳでトグル
形フリップフロップ回路４３のＤ形フリップフロップＤ
Ｆ21，ＤＦ22，ＤＦ23をリセットし出力ａ１，ａ２，ａ
３を“０”とし初期の状態Ｓ０となる（第５表遷移過程
ＴＲＳ０）。
いずれか１つのキーが押されると、単独押しキー信号ｘ
１が“１”となり、ｘ１・１・２・３が“１”と
なるのでナンド回路Ｎ１，Ｎ２，〜，Ｎ８のうちナンド
回路Ｎ１の出力が“０”となる。ナンド回路Ｎ１の出力
が“０”となると、ナンド回路Ｎ11，Ｎ12，Ｎ13のうち
ナンド回路Ｎ13の出力が“１”となりトグル形フリップ
フロップ回路４３の入力Ｔ１，Ｔ２，Ｔ３は“０”，
“０”，“１”となり、クロック信号ＣＬＫ２に従って
出力ａ１，ａ２，ａ３を“０，０，０”から“０，０，
１”に変え、状態Ｓ１に遷移する（遷移過程ＴＲ
Ｓ１）。
１が“１”となり、ｘ１・１・２・３が“１”と
なるのでナンド回路Ｎ１，Ｎ２，〜，Ｎ８のうちナンド
回路Ｎ１の出力が“０”となる。ナンド回路Ｎ１の出力
が“０”となると、ナンド回路Ｎ11，Ｎ12，Ｎ13のうち
ナンド回路Ｎ13の出力が“１”となりトグル形フリップ
フロップ回路４３の入力Ｔ１，Ｔ２，Ｔ３は“０”，
“０”，“１”となり、クロック信号ＣＬＫ２に従って
出力ａ１，ａ２，ａ３を“０，０，０”から“０，０，
１”に変え、状態Ｓ１に遷移する（遷移過程ＴＲ
Ｓ１）。
状態Ｓ１になった後、タイマアウト信号ｘ３が“１”に
なる前に単独押しキー信号ｘ１が“０”になると状態Ｓ
０にもどる（遷移過程ＴＲＳ２）。
なる前に単独押しキー信号ｘ１が“０”になると状態Ｓ
０にもどる（遷移過程ＴＲＳ２）。
状態Ｓ１に遷移した後、単独押しキー信号ｘ１が“０”
にならなければ、出力変数回路４４は、状態変数回路４
１の出力ａ１，１，ａ２，２，ａ３，３のうち
１・２・ａ３が“１”なのでナンド回路Ｎ14，Ｎ15，
Ｎ16のうちナンド回路Ｎ14の出力が“０”となるためナ
ンド回路Ｎ９の出力であるタイマスタート信号ｙ２を
“１”とする。タイマスタート信号ｙ２が“１”となる
と、タイマ４２のＤ形フリップフロップＤＦ11，Ｄ
Ｆ12，〜，ＤＦ1mの各リセット端子はタイマスタート信
号ｙ２を入力したインバータにより“０”を入力するの
で、リセットを解除される。キー入力有効出力信号ｙ１
は“０”であるのでｘ１ｙ１は“１”となり、この
“１”をタイマ４２のＤ形フリップフロップＤＦ11は入
力端Ｄに入力し、順次後続のＤ形フリップフロップＤＦ
12，ＤＦ13，〜，ＤＦ1mにクロック信号ＣＬＫ１に同期
してシフトし、タイマ時間ｔmsが経過すればタイマアウ
ト信号ｘ３をＤ形フリップフロップＤＦ1mの出力端Ｑか
ら出力する。状態Ｓ１は、タイマ４２がタイマアウト信
号ｘ３を出力するまでは状態Ｓ１にとどまり（遷移過程
ＴＲＳ３）、タイマ４２がタイマアウト信号ｘ３を出力
すると、状態Ｓ２に遷移する（遷移過程ＴＲＳ４）。状
態Ｓ２になると、出力変数回路４４はキー入力有効出力
信号ｙ１、タイマスタート信号ｙ２をそれぞれ“１”，
“０”にする。キー入力有効出力信号ｙ１が“１”にな
るのでデコード出力回路３０はキー入力デコード回路２
０の出力をラッチしＩｃ内部回路に出力する。単独押し
キー信号ｘ１が“１”であるかぎりｘ１・１・ａ２・
３が“１”になる場合は設定されていないのでナンド
回路Ｎ１，Ｎ２，〜，Ｎ８の出力は全て“１”となり、
ナンド回路Ｎ11，Ｎ12，Ｎ13の出力であるトグル形フリ
ップフロップ回路４３の入力はＴ１．Ｔ２，Ｔ３は全て
“０”となるので状態Ｓ２は変化しない（遷移過程ＴＲ
Ｓ５）。状態Ｓ２のときに、単独押しキー信号ｘ１が
“０”になると、１・１・ａ２・３が“１”とな
るのでナンド回路Ｎ３の出力は“０”となり、ナンド回
路Ｎ13により入力Ｔ３が“１”となる。入力Ｔ３が
“１”となるとこの“１”はクロック信号ＣＬＫ２に同
期してＤ形フリップフロップＤＦ23に読込まれるので出
力ａ１，ａ２，ａ３はそれぞれ“０”，“１”，“１”
となり、状態Ｓ３になる（遷移過程ＴＲＳ６）。以後回
路動作の詳細については上記の説明から第１図と第５，
６表により容易に理解できるので省略する。
にならなければ、出力変数回路４４は、状態変数回路４
１の出力ａ１，１，ａ２，２，ａ３，３のうち
１・２・ａ３が“１”なのでナンド回路Ｎ14，Ｎ15，
Ｎ16のうちナンド回路Ｎ14の出力が“０”となるためナ
ンド回路Ｎ９の出力であるタイマスタート信号ｙ２を
“１”とする。タイマスタート信号ｙ２が“１”となる
と、タイマ４２のＤ形フリップフロップＤＦ11，Ｄ
Ｆ12，〜，ＤＦ1mの各リセット端子はタイマスタート信
号ｙ２を入力したインバータにより“０”を入力するの
で、リセットを解除される。キー入力有効出力信号ｙ１
は“０”であるのでｘ１ｙ１は“１”となり、この
“１”をタイマ４２のＤ形フリップフロップＤＦ11は入
力端Ｄに入力し、順次後続のＤ形フリップフロップＤＦ
12，ＤＦ13，〜，ＤＦ1mにクロック信号ＣＬＫ１に同期
してシフトし、タイマ時間ｔmsが経過すればタイマアウ
ト信号ｘ３をＤ形フリップフロップＤＦ1mの出力端Ｑか
ら出力する。状態Ｓ１は、タイマ４２がタイマアウト信
号ｘ３を出力するまでは状態Ｓ１にとどまり（遷移過程
ＴＲＳ３）、タイマ４２がタイマアウト信号ｘ３を出力
すると、状態Ｓ２に遷移する（遷移過程ＴＲＳ４）。状
態Ｓ２になると、出力変数回路４４はキー入力有効出力
信号ｙ１、タイマスタート信号ｙ２をそれぞれ“１”，
“０”にする。キー入力有効出力信号ｙ１が“１”にな
るのでデコード出力回路３０はキー入力デコード回路２
０の出力をラッチしＩｃ内部回路に出力する。単独押し
キー信号ｘ１が“１”であるかぎりｘ１・１・ａ２・
３が“１”になる場合は設定されていないのでナンド
回路Ｎ１，Ｎ２，〜，Ｎ８の出力は全て“１”となり、
ナンド回路Ｎ11，Ｎ12，Ｎ13の出力であるトグル形フリ
ップフロップ回路４３の入力はＴ１．Ｔ２，Ｔ３は全て
“０”となるので状態Ｓ２は変化しない（遷移過程ＴＲ
Ｓ５）。状態Ｓ２のときに、単独押しキー信号ｘ１が
“０”になると、１・１・ａ２・３が“１”とな
るのでナンド回路Ｎ３の出力は“０”となり、ナンド回
路Ｎ13により入力Ｔ３が“１”となる。入力Ｔ３が
“１”となるとこの“１”はクロック信号ＣＬＫ２に同
期してＤ形フリップフロップＤＦ23に読込まれるので出
力ａ１，ａ２，ａ３はそれぞれ“０”，“１”，“１”
となり、状態Ｓ３になる（遷移過程ＴＲＳ６）。以後回
路動作の詳細については上記の説明から第１図と第５，
６表により容易に理解できるので省略する。
状態Ｓ３になると、出力変数回路４４はキー入力有効出
力信号ｙ１を状態Ｓ２に引続いて“１”に保持し、かつ
タイマスタート信号ｙ２を“１”にする。タイマ４２は
タイマ時間ｔms後にタイマアウト信号ｘ３を“１”とす
るが、それまではタイマ４２はリセットされているの
で、入力Ｔ１，Ｔ２，Ｔ３はそれぞれ“０”，“０”，
“０”になり、状態Ｓ３はそのままとなっている（遷移
過程ＴＲＳ７）。遷移過程ＴＲＳ７において多重押しキ
ー信号ｘ２が“１”になっても状態Ｓ３は変化せず（遷
移過程ＴＲＳ８）、タイマアウト信号ｘ３が“１”にな
ってからのみ変化する。タイマアウト信号ｘ３が“１”
になり、多重押しキー信号ｘ２が“０”であれば、状態
Ｓ０となり（遷移状態ＴＲＳ10）、“１”であれば状態
Ｓ４となりキー入力有効出力信号ｙ１，タイマスタート
信号ｙ２を“０”とする（遷移状態ＴＲＳ11）。つま
り、もし多重押しキー信号ｘ２が“１”になってもタイ
マ時間ｔms以下であればノイズと判断し、タイマ時間ｔ
ms以上であればキー信号ｘ１を無効とする。
力信号ｙ１を状態Ｓ２に引続いて“１”に保持し、かつ
タイマスタート信号ｙ２を“１”にする。タイマ４２は
タイマ時間ｔms後にタイマアウト信号ｘ３を“１”とす
るが、それまではタイマ４２はリセットされているの
で、入力Ｔ１，Ｔ２，Ｔ３はそれぞれ“０”，“０”，
“０”になり、状態Ｓ３はそのままとなっている（遷移
過程ＴＲＳ７）。遷移過程ＴＲＳ７において多重押しキ
ー信号ｘ２が“１”になっても状態Ｓ３は変化せず（遷
移過程ＴＲＳ８）、タイマアウト信号ｘ３が“１”にな
ってからのみ変化する。タイマアウト信号ｘ３が“１”
になり、多重押しキー信号ｘ２が“０”であれば、状態
Ｓ０となり（遷移状態ＴＲＳ10）、“１”であれば状態
Ｓ４となりキー入力有効出力信号ｙ１，タイマスタート
信号ｙ２を“０”とする（遷移状態ＴＲＳ11）。つま
り、もし多重押しキー信号ｘ２が“１”になってもタイ
マ時間ｔms以下であればノイズと判断し、タイマ時間ｔ
ms以上であればキー信号ｘ１を無効とする。
状態Ｓ３のときでタイマアウト信号ｘ３が出力される前
に単独押しキー信号ｘ１が“１”になると、入力Ｔ１，
Ｔ２，Ｔ３がそれぞれ“０”，“０”，“１”となり、
状態Ｓ３は状態Ｓ２になり、タイマスタート信号ｙ２を
“０”にする（遷移状態ＴＲＳ９）。つまり状態Ｓ３で
チャタリング発生時は、状態Ｓ２にもどる。状態Ｓ
４は、単独押しキー信号ｘ１，多重押しキー信号ｘ２が
ともに“０”となるまで状態Ｓ４にとどまり（遷移状態
ＴＲＳ12，ＴＲＳ13）、“０”となったとき状態Ｓ０に
遷移する（遷移状態ＴＲＳ14）。
に単独押しキー信号ｘ１が“１”になると、入力Ｔ１，
Ｔ２，Ｔ３がそれぞれ“０”，“０”，“１”となり、
状態Ｓ３は状態Ｓ２になり、タイマスタート信号ｙ２を
“０”にする（遷移状態ＴＲＳ９）。つまり状態Ｓ３で
チャタリング発生時は、状態Ｓ２にもどる。状態Ｓ
４は、単独押しキー信号ｘ１，多重押しキー信号ｘ２が
ともに“０”となるまで状態Ｓ４にとどまり（遷移状態
ＴＲＳ12，ＴＲＳ13）、“０”となったとき状態Ｓ０に
遷移する（遷移状態ＴＲＳ14）。
以上説明したように本発明は、キー入力デコード回路が
出力する単独押しキー信号と多重押しキー信号と、タイ
マの出力するタイマアウト信号とを入力し、第１ないし
第５の出力状態になる状態変数回路と、状態変数回路の
第１ないし第５の出力状態に基づいて、出力変数回路が
キー入力有効出力信号とタイマスタート信号をアクティ
ブまたはインアクティブにすることにより、状態変数回
路が第２の出力状態から第３の出力状態に遷移したとき
だけ、キーデコード回路の出力をデコードする出力回路
にラッチさせるのでキー信号立上り時誤動作を除去で
き、第４の出力状態では、第４の出力状態になってから
タイマ時間ｔms経た後、単独押しキー信号、多重押しキ
ー信号がともにインアクティブになってから、第１の出
力状態、または第５の出力状態を経て第１の出力状態に
もどるので、キー信号立下り時の誤動作も除去できる効
果がある。
出力する単独押しキー信号と多重押しキー信号と、タイ
マの出力するタイマアウト信号とを入力し、第１ないし
第５の出力状態になる状態変数回路と、状態変数回路の
第１ないし第５の出力状態に基づいて、出力変数回路が
キー入力有効出力信号とタイマスタート信号をアクティ
ブまたはインアクティブにすることにより、状態変数回
路が第２の出力状態から第３の出力状態に遷移したとき
だけ、キーデコード回路の出力をデコードする出力回路
にラッチさせるのでキー信号立上り時誤動作を除去で
き、第４の出力状態では、第４の出力状態になってから
タイマ時間ｔms経た後、単独押しキー信号、多重押しキ
ー信号がともにインアクティブになってから、第１の出
力状態、または第５の出力状態を経て第１の出力状態に
もどるので、キー信号立下り時の誤動作も除去できる効
果がある。
第１図は本発明のキー入力装置の一実施例を示す構成
図、第２図(a)，(b)はそれぞれ第１図の回路記号を説明
する図とチャタリング防止回路４０を示すブロック図、
第３図はチャタリング防止回路の動作を示す状態遷図、
第４図は従来例を示す構成図、第５図は第４図の従来例
の動作を示すタイミングチャートである。 １０……キーボード、 ２０……キー入力デコード回路、 ３０……デコード出力回路、 ４０……チャタリング防止回路、 ４１……状態変数回路、 ４２……タイマ、 ４３……トグル形フリップフロップ回路、 ４４……出力変数回路。
図、第２図(a)，(b)はそれぞれ第１図の回路記号を説明
する図とチャタリング防止回路４０を示すブロック図、
第３図はチャタリング防止回路の動作を示す状態遷図、
第４図は従来例を示す構成図、第５図は第４図の従来例
の動作を示すタイミングチャートである。 １０……キーボード、 ２０……キー入力デコード回路、 ３０……デコード出力回路、 ４０……チャタリング防止回路、 ４１……状態変数回路、 ４２……タイマ、 ４３……トグル形フリップフロップ回路、 ４４……出力変数回路。
Claims (1)
- 【請求項１】キーボードと、 キーボードからのキー信号を入力して、キー信号をデコ
ードして出力するとともに、キーが１個だけ押されたと
きは単独押しキー信号をアクティブに、２個以上押され
たときは多重押しキー信号をアクティブにするキー入力
デコード回路と、 キー入力デコード回路の出力とキー入力有効出力信号と
を入力し、キー入力有効出力信号がアクティブになった
とき、入力したキー入力デコード回路の出力をラッチす
るデコード出力回路と、 タイマスタート信号がインアクティブのときはクリアさ
れ、アクティブになると、単独押しキー信号とキー入力
有効出力信号との排他的論理和の結果を入力し、入力し
た結果を所定時間後、タイマアウト信号として出力する
タイマと、 単独押しキー信号と多重押しキー信号とタイマアウト信
号を入力し、電源投入時には第１の出力状態になり、第
１の出力状態のときに単独押しキー信号がアクティブに
なると第２の出力状態に遷移し、タイマがスタートして
タイマアウト信号がアクティブにされる前に単独押しキ
ー信号がインアクティブになるとタイマがスタートする
前の第２の出力状態になった後に第１の出力状態にもど
り、タイマアウト信号がアクティブになるまで単独押し
キー信号がアクティブであると第３の出力状態になり、
第３の出力状態になつた後、単独押しキー信号がインア
クティブになると第４の出力状態に遷移し、第４の出力
状態になった後、タイマアウト信号がアクティブになる
前に単独押しキー信号がアクティブになると、第３の状
態にもどるが、多重押しキー信号に対しては遷移せず、
タイマアウト信号を入力した後、単独押しキー信号およ
び多重押しキー信号がインアクティブな無押しであると
第１の出力状態に遷移し、単独押しキー信号がインアク
ティブで多重押しキー信号がアクティブであると第５の
出力状態に遷移し、第５の出力状態において、単独押し
キー信号と多重押しキー信号がともにインアクティブに
なるまでは第５の出力状態を保ち、インアクティブにな
ると第１の出力状態に遷移する状態変数回路と、 状態変数回路が第１の出力状態のときはキー入力有効出
力信号とタイマスタート信号をインアクティブにし、第
２の出力状態のときはキー入力有効出力信号をインアク
ティブに、タイマスタート信号をアクティブにし、第３
の出力状態のときはキー入力有効出力信号をアクティブ
にタイマスタート信号をインアクティブにし、第４の出
力状態のときはキー入力有効出力信号とタイマスタート
信号とをアクティブにし、第５の出力状態のときはキー
入力有効出力信号とタイマスタート信号とをインアクテ
ィブにする出力変数回路とを有するキー入力装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150493A JPH0644212B2 (ja) | 1987-06-16 | 1987-06-16 | キ−入力装置 |
| US07/207,426 US4929944A (en) | 1987-06-16 | 1988-06-16 | Key input apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62150493A JPH0644212B2 (ja) | 1987-06-16 | 1987-06-16 | キ−入力装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63313222A JPS63313222A (ja) | 1988-12-21 |
| JPH0644212B2 true JPH0644212B2 (ja) | 1994-06-08 |
Family
ID=15498072
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62150493A Expired - Lifetime JPH0644212B2 (ja) | 1987-06-16 | 1987-06-16 | キ−入力装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4929944A (ja) |
| JP (1) | JPH0644212B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03137620A (ja) * | 1989-10-24 | 1991-06-12 | Canon Inc | 強誘電性液晶素子 |
| US5235635A (en) * | 1990-09-27 | 1993-08-10 | Advanced Micro Devices, Inc. | Keypad monitor with keypad activity-based activation |
| US5469159A (en) * | 1991-09-09 | 1995-11-21 | Mitsumi Electric Co., Ltd. | Method capable of judging validity or invalidity of a status of switching elements in a keyboard switch device |
| JPH0769762B2 (ja) * | 1991-12-04 | 1995-07-31 | 株式会社アスキー | 同時打鍵と逐次打鍵の判定方法及びその装置 |
| JP3243365B2 (ja) * | 1994-04-19 | 2002-01-07 | シャープ株式会社 | キー入力装置 |
| GB2350223B (en) * | 1999-05-19 | 2003-08-06 | Mars Inc | Money handling interface and method |
| TWI587632B (zh) * | 2013-04-12 | 2017-06-11 | 微盟電子（昆山）有限公司 | 按鍵判斷方法及其裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3753007A (en) * | 1970-11-16 | 1973-08-14 | Honeywell Inf Systems | Strobe generation system |
| JPS5251977A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Chatter time measuring system |
| JPS5251976A (en) * | 1975-10-24 | 1977-04-26 | Hitachi Ltd | Chatter time measuring system |
| DE2917560A1 (de) * | 1979-04-30 | 1980-11-13 | Agfa Gevaert Ag | Schaltungsanordnung zur erzielung definierter anfangszustaende von taktgesteuerten impulsen einer digitalschaltung |
| US4375036A (en) * | 1980-06-09 | 1983-02-22 | Honeywell Information Systems Inc. | Keyboard strobe generation system |
| JPS57196419A (en) * | 1981-05-28 | 1982-12-02 | Suwa Seikosha Kk | Input chattering preventing circuit for small portable device |
| US4392065A (en) * | 1981-06-18 | 1983-07-05 | Honeywell Inc. | Electronic circuit for eliminating chatter |
-
1987
- 1987-06-16 JP JP62150493A patent/JPH0644212B2/ja not_active Expired - Lifetime
-
1988
- 1988-06-16 US US07/207,426 patent/US4929944A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63313222A (ja) | 1988-12-21 |
| US4929944A (en) | 1990-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5355401B2 (ja) | クロックエッジ復元を有するパルスカウンタ | |
| CN101592975B (zh) | 一种时钟切换电路 | |
| US6989695B2 (en) | Apparatus and method for reducing power consumption by a data synchronizer | |
| JPH0644212B2 (ja) | キ−入力装置 | |
| JP2000010955A (ja) | Ｍｃｕのテストモ―ド設定回路 | |
| US6301188B1 (en) | Method and apparatus for registering free flow information | |
| JP2984429B2 (ja) | 半導体集積回路 | |
| JP2677280B2 (ja) | Ｌｃｄドライバーのデータ入力回路 | |
| JPS6316711A (ja) | タイミング装置 | |
| JP2638337B2 (ja) | エラーカウンタ回路 | |
| JP3453066B2 (ja) | シリアルデータによるｐｗｍ出力装置 | |
| JP3246487B2 (ja) | 半導体集積回路とその制御信号の生成方法 | |
| JPH0969286A (ja) | 半導体記憶装置 | |
| JP2504190B2 (ja) | チャタリング防止回路 | |
| JPS6243409Y2 (ja) | ||
| JPH10163821A (ja) | 初期化回路 | |
| JP4750505B2 (ja) | クロック切り換え回路 | |
| KR0149720B1 (ko) | 맨체스터 디코더 | |
| JPH0465403B2 (ja) | ||
| JPH04186913A (ja) | エッジ検出回路 | |
| JPH04135309A (ja) | 単安定マルチバイブレータ回路 | |
| JPS63220331A (ja) | 雑音除去回路 | |
| JPH04119721A (ja) | 非同期信号選択回路 | |
| JP2002221552A (ja) | 半導体集積回路装置 | |
| JPH0691441B2 (ja) | 入力同期化回路 |