JPH0644390A - ファジーシステムのメンバーシップ値出力回路 - Google Patents
ファジーシステムのメンバーシップ値出力回路Info
- Publication number
- JPH0644390A JPH0644390A JP3289624A JP28962491A JPH0644390A JP H0644390 A JPH0644390 A JP H0644390A JP 3289624 A JP3289624 A JP 3289624A JP 28962491 A JP28962491 A JP 28962491A JP H0644390 A JPH0644390 A JP H0644390A
- Authority
- JP
- Japan
- Prior art keywords
- fuzzy
- membership value
- output circuit
- value output
- membership
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Feedback Control In General (AREA)
Abstract
(57)【要約】
【目的】 ファジーシステムを非ノイマン型化し、処理
速度の高速性を得ることができるファジーシステムのメ
ンバーシップ値出力回路を提供する。 【構成】 入力信号を基準電圧と比較するｎ個のコンパ
レータと、これらのコンパレータの出力をデコードする
デコーダとから構成されるフラッシュ型のＡ／Ｄコンバ
ータ１ａ〜１ｄを用い、倒立振子４の傾き角度の検出に
適用される。そして、各Ａ／Ｄコンバータ１ａ〜１ｄか
らは瞬時にして各ファジー集合のメンバーシップ値が出
力され、次の各ＣＰＵ７ａ〜７ｃで処理され、Ｎｅｇａ
ｔｉｖｅ−Ｓｍａｌｌ、Ｚｅｒｏ、Ｐｏｓｉｔｉｖｅ−
Ｓｍａｌｌのメンバーシップ値が得られる。
速度の高速性を得ることができるファジーシステムのメ
ンバーシップ値出力回路を提供する。 【構成】 入力信号を基準電圧と比較するｎ個のコンパ
レータと、これらのコンパレータの出力をデコードする
デコーダとから構成されるフラッシュ型のＡ／Ｄコンバ
ータ１ａ〜１ｄを用い、倒立振子４の傾き角度の検出に
適用される。そして、各Ａ／Ｄコンバータ１ａ〜１ｄか
らは瞬時にして各ファジー集合のメンバーシップ値が出
力され、次の各ＣＰＵ７ａ〜７ｃで処理され、Ｎｅｇａ
ｔｉｖｅ−Ｓｍａｌｌ、Ｚｅｒｏ、Ｐｏｓｉｔｉｖｅ−
Ｓｍａｌｌのメンバーシップ値が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、ファジー推論によるフ
ァジーシステムに関し、特に高速制御が要求されるファ
ジーシステムのメンバーシップ値の出力方法において、
処理時間の短縮化が可能とされるファジーシステムのメ
ンバーシップ値出力回路に適用して有効な技術に関す
る。
ァジーシステムに関し、特に高速制御が要求されるファ
ジーシステムのメンバーシップ値の出力方法において、
処理時間の短縮化が可能とされるファジーシステムのメ
ンバーシップ値出力回路に適用して有効な技術に関す
る。
【０００２】
【従来の技術】近年、たとえば“似ている”、“ほぼ同
じである”というような曖昧な関係を表現するために、
ファジー集合の概念を用いたファジーコンピュータ、フ
ァジーコントローラなどが開発され、この技術を組み込
んだ一般家電機器などのファジーシステムが登場してき
ている。
じである”というような曖昧な関係を表現するために、
ファジー集合の概念を用いたファジーコンピュータ、フ
ァジーコントローラなどが開発され、この技術を組み込
んだ一般家電機器などのファジーシステムが登場してき
ている。
【０００３】これらのシステムに用いられるファジー推
論は、入力信号から各ファジー集合のメンバーシップ値
を出力するために、たとえばまず入力信号をＡ／Ｄ変換
し、次に各ファジー集合毎（一例としてＮＢ，ＮＭ，Ｎ
Ｓ，Ｚ，ＰＳ，ＰＭ，ＰＢなど）に計算してメンバーシ
ップ値を出力するようになっている。
論は、入力信号から各ファジー集合のメンバーシップ値
を出力するために、たとえばまず入力信号をＡ／Ｄ変換
し、次に各ファジー集合毎（一例としてＮＢ，ＮＭ，Ｎ
Ｓ，Ｚ，ＰＳ，ＰＭ，ＰＢなど）に計算してメンバーシ
ップ値を出力するようになっている。
【０００４】なお、これに類似する技術としては、たと
えば株式会社岩波書店、１９９０年５月２５日発行、
「岩波情報科学事典」Ｐ６２８〜Ｐ６２９に記載される
技術が挙げられる。
えば株式会社岩波書店、１９９０年５月２５日発行、
「岩波情報科学事典」Ｐ６２８〜Ｐ６２９に記載される
技術が挙げられる。
【０００５】
【発明が解決しようとする課題】ところが、前記のよう
な従来技術においては、ファジーシステム自体が非ノイ
マン型記述、すなわちノイマン型が持つ高速処理に対す
る限界を解決するために、一度に複数の命令を並列実行
することが可能であるという点について配慮がなされお
らず、処理速度の面において問題が生じている。
な従来技術においては、ファジーシステム自体が非ノイ
マン型記述、すなわちノイマン型が持つ高速処理に対す
る限界を解決するために、一度に複数の命令を並列実行
することが可能であるという点について配慮がなされお
らず、処理速度の面において問題が生じている。
【０００６】すなわち、従来のファジーシステムにおい
ては、入力信号のメンバーシップ値を求めるためにメモ
リに逐次アクセスしなければならず、処理に多大な時間
を要している。
ては、入力信号のメンバーシップ値を求めるためにメモ
リに逐次アクセスしなければならず、処理に多大な時間
を要している。
【０００７】一方、システムの処理速度を上げるために
は、ＣＰＵのスピードを上げることも考えられるが、高
速のファジーシステムを作るために価格的な面において
高価なものになってしまう。
は、ＣＰＵのスピードを上げることも考えられるが、高
速のファジーシステムを作るために価格的な面において
高価なものになってしまう。
【０００８】そこで、本発明者は、並列実行が可能とさ
れる非ノイマン型コンピュータに着目し、この非ノイマ
ン型化のメリットをファジーシステムに流用できること
を見い出した。
れる非ノイマン型コンピュータに着目し、この非ノイマ
ン型化のメリットをファジーシステムに流用できること
を見い出した。
【０００９】すなわち、本発明の目的は、ファジーシス
テムを非ノイマン型化し、処理速度の高速性を得ること
ができるファジーシステムのメンバーシップ値出力回路
を提供することにある。
テムを非ノイマン型化し、処理速度の高速性を得ること
ができるファジーシステムのメンバーシップ値出力回路
を提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。
【００１２】すなわち、本発明のファジーシステムのメ
ンバーシップ値出力回路は、ファジー推論によるメンバ
ーシップ関数を用いるファジーシステムのメンバーシッ
プ値出力回路であって、複数個のＡ／Ｄコンバータを組
み合わせ、これらのＡ／Ｄコンバータの各々の基準電圧
値をファジー領域の端の値に設定するものである。
ンバーシップ値出力回路は、ファジー推論によるメンバ
ーシップ関数を用いるファジーシステムのメンバーシッ
プ値出力回路であって、複数個のＡ／Ｄコンバータを組
み合わせ、これらのＡ／Ｄコンバータの各々の基準電圧
値をファジー領域の端の値に設定するものである。
【００１３】この場合に、前記複数個のＡ／Ｄコンバー
タが組み合わされて構成されるメンバーシップ値出力回
路を１チップ化するようにしたものである。
タが組み合わされて構成されるメンバーシップ値出力回
路を１チップ化するようにしたものである。
【００１４】
【作用】前記したファジーシステムのメンバーシップ値
出力回路によれば、複数個のＡ／Ｄコンバータを組み合
わせることにより、各ファジー集合毎のメンバーシップ
値のデジタル値を瞬時に並列出力することができる。
出力回路によれば、複数個のＡ／Ｄコンバータを組み合
わせることにより、各ファジー集合毎のメンバーシップ
値のデジタル値を瞬時に並列出力することができる。
【００１５】これにより、並列処理によって処理速度を
高速化し、処理時間を短縮することができる。
高速化し、処理時間を短縮することができる。
【００１６】
【実施例】図１は本発明の一実施例であるファジーシス
テムのメンバーシップ値出力回路におけるＡ／Ｄコンバ
ータを示す概略構成図、図２は本実施例のメンバーシッ
プ値出力回路におけるメンバーシップ関数の表現を示す
説明図、図３は本実施例のメンバーシップ値出力回路を
倒立振子の傾き角度の検出に適用した場合を示す概略構
成図である。
テムのメンバーシップ値出力回路におけるＡ／Ｄコンバ
ータを示す概略構成図、図２は本実施例のメンバーシッ
プ値出力回路におけるメンバーシップ関数の表現を示す
説明図、図３は本実施例のメンバーシップ値出力回路を
倒立振子の傾き角度の検出に適用した場合を示す概略構
成図である。
【００１７】まず、図１により本実施例のファジーシス
テムのメンバーシップ値出力回路におけるＡ／Ｄコンバ
ータの構成を説明する。
テムのメンバーシップ値出力回路におけるＡ／Ｄコンバ
ータの構成を説明する。
【００１８】本実施例のメンバーシップ値出力回路にお
けるＡ／Ｄコンバータは、たとえばファジー推論による
メンバーシップ関数を用い、フラッシュ型のＡ／Ｄコン
バータ１とされ、入力信号を基準電圧Ｖ1 ，Ｖ2 と比較
するｎ個のコンパレータ２と、これらのコンパレータ２
の出力をデコードするデコーダ３とから構成され、メン
バーシップ値がｎビットで出力されるようになってい
る。
けるＡ／Ｄコンバータは、たとえばファジー推論による
メンバーシップ関数を用い、フラッシュ型のＡ／Ｄコン
バータ１とされ、入力信号を基準電圧Ｖ1 ，Ｖ2 と比較
するｎ個のコンパレータ２と、これらのコンパレータ２
の出力をデコードするデコーダ３とから構成され、メン
バーシップ値がｎビットで出力されるようになってい
る。
【００１９】基準電圧Ｖ1 ，Ｖ2 は、それぞれＡ／Ｄ変
換の際のＵｐｐｅｒ基準電圧、Ｌｏｗｅｒ基準電圧を与
えるものであり、この基準電圧Ｖ1 ，Ｖ2 に各ファジー
集合のファジー領域値、たとえば図２に示すように
ｘ1 、ｘ2 、ｘ3 、ｘ4 を与えることによって各ファジ
ー集合毎のメンバーシップ値、Ｓｍａｌｌ（ｘ）、Ｍｅ
ｄｉｕｍ（ｘ）、Ｂｉｇ（ｘ）がそれぞれ出力される。
換の際のＵｐｐｅｒ基準電圧、Ｌｏｗｅｒ基準電圧を与
えるものであり、この基準電圧Ｖ1 ，Ｖ2 に各ファジー
集合のファジー領域値、たとえば図２に示すように
ｘ1 、ｘ2 、ｘ3 、ｘ4 を与えることによって各ファジ
ー集合毎のメンバーシップ値、Ｓｍａｌｌ（ｘ）、Ｍｅ
ｄｉｕｍ（ｘ）、Ｂｉｇ（ｘ）がそれぞれ出力される。
【００２０】この場合に、各Ａ／Ｄコンバータ１の基準
電圧Ｖ1 ，Ｖ2 を、Ｓｍａｌｌ領域への適合度はＶ1 ＝
ｘ2 、Ｖ2 ＝ｘ1 とすればよく、またＭｅｄｉｕｍ領域
の左側はＶ1 ＝ｘ2 、Ｖ2 ＝ｘ1 、右側はＶ1 ＝ｘ4 、
Ｖ2 ＝ｘ3 とし、さらにＢｉｇ領域ではＶ1 ＝ｘ4 、Ｖ
2 ＝ｘ3 となる。
電圧Ｖ1 ，Ｖ2 を、Ｓｍａｌｌ領域への適合度はＶ1 ＝
ｘ2 、Ｖ2 ＝ｘ1 とすればよく、またＭｅｄｉｕｍ領域
の左側はＶ1 ＝ｘ2 、Ｖ2 ＝ｘ1 、右側はＶ1 ＝ｘ4 、
Ｖ2 ＝ｘ3 とし、さらにＢｉｇ領域ではＶ1 ＝ｘ4 、Ｖ
2 ＝ｘ3 となる。
【００２１】次に、本実施例の作用について、倒立振子
４の傾き角度の検出に適用した場合を図３により説明す
る。
４の傾き角度の検出に適用した場合を図３により説明す
る。
【００２２】始めに、倒立振子４の傾きは、角度センサ
５に機械的に伝わるものとする。そして、この角度セン
サ５の出力はアンプ６を通して、たとえば、１°当り0.
１Ｖに正規化される。
５に機械的に伝わるものとする。そして、この角度セン
サ５の出力はアンプ６を通して、たとえば、１°当り0.
１Ｖに正規化される。
【００２３】この場合に、メンバーシップ関数を図２と
同様に３つのファジー集合からなるものとし、それぞれ
Ｎｅｇａｔｉｖｅ−Ｓｍａｌｌ、Ｚｅｒｏ、Ｐｏｓｉｔ
ｉｖｅ−Ｓｍａｌｌとすると、これらの集合からメンバ
ーシップ値を出力するためには、それぞれ１個、２個、
１個のＡ／Ｄコンバータ１ａ〜１ｄが必要である。
同様に３つのファジー集合からなるものとし、それぞれ
Ｎｅｇａｔｉｖｅ−Ｓｍａｌｌ、Ｚｅｒｏ、Ｐｏｓｉｔ
ｉｖｅ−Ｓｍａｌｌとすると、これらの集合からメンバ
ーシップ値を出力するためには、それぞれ１個、２個、
１個のＡ／Ｄコンバータ１ａ〜１ｄが必要である。
【００２４】続いて、Ａ／Ｄコンバータ１ａ〜１ｄのＵ
ｐｐｅｒ−Ｒｅｆｅｒｅｎｃｅ−Ｖｏｌｔａｇｅと、Ｌ
ｏｗｅｒ−Ｒｅｆｅｒｅｎｃｅ−Ｖｏｌｔａｇｅとを１
つの基準電圧Ｖより分圧し、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 と
いう４つの電圧を取り出して図３のように各Ａ／Ｄコン
バータ１ａ〜１ｄに入力する。
ｐｐｅｒ−Ｒｅｆｅｒｅｎｃｅ−Ｖｏｌｔａｇｅと、Ｌ
ｏｗｅｒ−Ｒｅｆｅｒｅｎｃｅ−Ｖｏｌｔａｇｅとを１
つの基準電圧Ｖより分圧し、Ｖ1 、Ｖ2 、Ｖ3 、Ｖ4 と
いう４つの電圧を取り出して図３のように各Ａ／Ｄコン
バータ１ａ〜１ｄに入力する。
【００２５】たとえば、Ｎｅｇａｔｉｖｅ−Ｓｍａｌｌ
領域のＡ／Ｄコンバータ１ａには電圧Ｖ1 およびＶ2 、
Ｚｅｒｏ領域の一方のＡ／Ｄコンバータ１ｂには電圧Ｖ
1 およびＶ2 、他方のＡ／Ｄコンバータ１ｃには電圧Ｖ
3 およびＶ4 、Ｐｏｓｉｔｉｖｅ−Ｓｍａｌｌ領域のＡ
／Ｄコンバータ１ｄには電圧Ｖ3 およびＶ4 が入力され
る。
領域のＡ／Ｄコンバータ１ａには電圧Ｖ1 およびＶ2 、
Ｚｅｒｏ領域の一方のＡ／Ｄコンバータ１ｂには電圧Ｖ
1 およびＶ2 、他方のＡ／Ｄコンバータ１ｃには電圧Ｖ
3 およびＶ4 、Ｐｏｓｉｔｉｖｅ−Ｓｍａｌｌ領域のＡ
／Ｄコンバータ１ｄには電圧Ｖ3 およびＶ4 が入力され
る。
【００２６】これにより、各Ａ／Ｄコンバータ１ａ〜１
ｄからは、瞬時にして各ファジー集合のメンバーシップ
値がそれぞれ出力され、次の各ＣＰＵ７ａ〜７ｃで処理
され、Ｎｅｇａｔｉｖｅ−Ｓｍａｌｌ、Ｚｅｒｏ、Ｐｏ
ｓｉｔｉｖｅ−Ｓｍａｌｌの出力を得ることができる。
ｄからは、瞬時にして各ファジー集合のメンバーシップ
値がそれぞれ出力され、次の各ＣＰＵ７ａ〜７ｃで処理
され、Ｎｅｇａｔｉｖｅ−Ｓｍａｌｌ、Ｚｅｒｏ、Ｐｏ
ｓｉｔｉｖｅ−Ｓｍａｌｌの出力を得ることができる。
【００２７】従って、本実施例によれば、４個のフラッ
シュ型のＡ／Ｄコンバータ１ａ〜１ｄを使用することに
より、各ファジー集合毎のメンバーシップ値を並行出力
することができるので、従来技術、たとえば１つのＡ／
Ｄコンバータでノイマン型の処理を８０２３６のＣＰＵ
を用いた場合に比べて約１５０００倍の高速化が可能と
なり、これによって処理時間を短縮することができる。
シュ型のＡ／Ｄコンバータ１ａ〜１ｄを使用することに
より、各ファジー集合毎のメンバーシップ値を並行出力
することができるので、従来技術、たとえば１つのＡ／
Ｄコンバータでノイマン型の処理を８０２３６のＣＰＵ
を用いた場合に比べて約１５０００倍の高速化が可能と
なり、これによって処理時間を短縮することができる。
【００２８】また、Ａ／Ｄコンバータ１ａ〜１ｄによる
メンバーシップ値出力回路を１チップ化した場合には、
従来のＬＳＩと同様に実装および設計が容易となり、フ
ァジーシステムのコンパクト化が可能となる。
メンバーシップ値出力回路を１チップ化した場合には、
従来のＬＳＩと同様に実装および設計が容易となり、フ
ァジーシステムのコンパクト化が可能となる。
【００２９】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
施例に基づき具体的に説明したが、本発明は前記実施例
に限定されるものではなく、その要旨を逸脱しない範囲
で種々変更可能であることはいうまでもない。
【００３０】たとえば、本実施例のメンバーシップ値出
力回路については、一例として倒立振子４の傾き角度の
検出に適用した場合について説明したが、本発明は前記
実施例に限定されるものではなく、画像処理システム、
音声認識システム、エキスパートシステム、さらに一般
家電機器などについても広く適用可能であり、特に高速
応答が要求される制御システムに良好に適用できる。
力回路については、一例として倒立振子４の傾き角度の
検出に適用した場合について説明したが、本発明は前記
実施例に限定されるものではなく、画像処理システム、
音声認識システム、エキスパートシステム、さらに一般
家電機器などについても広く適用可能であり、特に高速
応答が要求される制御システムに良好に適用できる。
【００３１】また、Ａ／Ｄコンバータ１については、フ
ラッシュ型の他に、逐次比較型または二重種分型などの
Ａ／Ｄコンバータについても適用可能である。
ラッシュ型の他に、逐次比較型または二重種分型などの
Ａ／Ｄコンバータについても適用可能である。
【００３２】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
下記のとおりである。
【００３３】すなわち、複数個のＡ／Ｄコンバータを組
み合わせ、これらのＡ／Ｄコンバータの各々の基準電圧
値をファジー領域の端の値に設定することにより、各フ
ァジー集合毎のメンバーシップ値のデジタル値を瞬時に
並列出力することができるので、処理速度の高速化が可
能となり、処理時間の短縮化を図ることができる。
み合わせ、これらのＡ／Ｄコンバータの各々の基準電圧
値をファジー領域の端の値に設定することにより、各フ
ァジー集合毎のメンバーシップ値のデジタル値を瞬時に
並列出力することができるので、処理速度の高速化が可
能となり、処理時間の短縮化を図ることができる。
【００３４】この結果、特に高速化の要求される制御シ
ステムに良好に適用され、処理時間の短縮化が可能とさ
れるファジーシステムのメンバーシップ値出力回路を得
ることができる。
ステムに良好に適用され、処理時間の短縮化が可能とさ
れるファジーシステムのメンバーシップ値出力回路を得
ることができる。
【図１】本発明の一実施例であるファジーシステムのメ
ンバーシップ値出力回路におけるＡ／Ｄコンバータを示
す概略構成図である。
ンバーシップ値出力回路におけるＡ／Ｄコンバータを示
す概略構成図である。
【図２】本実施例のメンバーシップ値出力回路における
メンバーシップ関数の表現を示す説明図である。
メンバーシップ関数の表現を示す説明図である。
【図３】本実施例のメンバーシップ値出力回路を倒立振
子の傾き角度の検出に適用した場合を示す概略構成図で
ある。
子の傾き角度の検出に適用した場合を示す概略構成図で
ある。
１，１ａ〜１ｄ Ａ／Ｄコンバータ ２ コンパレータ ３ デコーダ ４ 倒立振子 ５ 角度センサ ６ アンプ ７ａ〜７ｃ ＣＰＵ
Claims (2)
- 【請求項１】 ファジー推論によるメンバーシップ関数
を用いるファジーシステムのメンバーシップ値出力回路
であって、複数個のＡ／Ｄコンバータを組み合わせ、該
Ａ／Ｄコンバータの各々の基準電圧値をファジー領域の
端の値に設定し、各ファジー集合毎のメンバーシップ値
のデジタル値を瞬時に並列出力することを特徴とするフ
ァジーシステムのメンバーシップ値出力回路。 - 【請求項２】 前記複数個のＡ／Ｄコンバータが組み合
わされて構成されるメンバーシップ値出力回路を１チッ
プ化することを特徴とする請求項１記載のファジーシス
テムのメンバーシップ値出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289624A JPH0644390A (ja) | 1991-11-06 | 1991-11-06 | ファジーシステムのメンバーシップ値出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3289624A JPH0644390A (ja) | 1991-11-06 | 1991-11-06 | ファジーシステムのメンバーシップ値出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0644390A true JPH0644390A (ja) | 1994-02-18 |
Family
ID=17745647
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3289624A Pending JPH0644390A (ja) | 1991-11-06 | 1991-11-06 | ファジーシステムのメンバーシップ値出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644390A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144628A (en) * | 1996-04-05 | 2000-11-07 | Fujitsu Limited | Information reproducing method using varying laser power for magneto-optical recording medium and magneto-optical reproducing device |
| WO2011024660A1 (ja) | 2009-08-31 | 2011-03-03 | 有限会社渥美不動産アンドコーポレーション | 草引き抜き装置 |
-
1991
- 1991-11-06 JP JP3289624A patent/JPH0644390A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144628A (en) * | 1996-04-05 | 2000-11-07 | Fujitsu Limited | Information reproducing method using varying laser power for magneto-optical recording medium and magneto-optical reproducing device |
| WO2011024660A1 (ja) | 2009-08-31 | 2011-03-03 | 有限会社渥美不動産アンドコーポレーション | 草引き抜き装置 |
| US8919454B2 (en) | 2009-08-31 | 2014-12-30 | Astumi Real Estate & Corporation, Inc. | Weeding device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897657A (en) | Analog-to-digital converter having error detection and correction | |
| EP0120424B1 (en) | Parallel comparison type analog to digital converter | |
| JPH01204138A (ja) | 演算回路 | |
| JP2000174626A (ja) | フラッシュアナログ・デジタル変換器 | |
| JPH0644390A (ja) | ファジーシステムのメンバーシップ値出力回路 | |
| KR100191450B1 (ko) | 반도체 장치, 이 장치를 사용하는 반도체 회로, 상관연산장치,신호변환기,및이변환기를사용하는신호처리시스템 | |
| JP3288259B2 (ja) | ３値信号入力回路 | |
| KR100244745B1 (ko) | 싱크 워드 검출회로 | |
| JPS63115424A (ja) | 半導体集積回路 | |
| JPH0722947A (ja) | 多重センサ・データ選択回路 | |
| JPH1040074A (ja) | 高速コンパレータ回路方式 | |
| JPS63197285A (ja) | ハイブリッド形割込み処理装置 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JPS63208918A (ja) | 入力デ−タ制御回路 | |
| SU995086A1 (ru) | Устройство дл сравнени чисел | |
| JP2588042B2 (ja) | データ処理回路 | |
| JPS63141134A (ja) | 割込制御装置 | |
| JPH0327425A (ja) | マイクロコンピュータによる入力判別システム | |
| JPS63111727A (ja) | Ａ／ｄ変換器 | |
| JPH04149656A (ja) | 情報処理装置 | |
| JPH0368412B2 (ja) | ||
| JPS58105399A (ja) | 移動平均回路 | |
| JPS6072324A (ja) | アナログデイジタル変換器 | |
| JPH07282379A (ja) | 多重センサ・データ選択回路 | |
| Mok et al. | Ad converter-filter chip serves as front end for digital signal processing |