JPH07282379A - 多重センサ・データ選択回路 - Google Patents
多重センサ・データ選択回路Info
- Publication number
- JPH07282379A JPH07282379A JP6716694A JP6716694A JPH07282379A JP H07282379 A JPH07282379 A JP H07282379A JP 6716694 A JP6716694 A JP 6716694A JP 6716694 A JP6716694 A JP 6716694A JP H07282379 A JPH07282379 A JP H07282379A
- Authority
- JP
- Japan
- Prior art keywords
- sensor data
- data
- output
- comparators
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
(57)【要約】
【目的】 コンピュータのソフトウェアによらず、ま
た、煩雑な処理を必要とせず、多重センサ・データの選
択処理を簡素化する。 【構成】 センサ１ａ〜１ｃから出力されるセンサ・デ
ータをセンサ・データ中間値選択回路１１に入力し、セ
ンサ１ａ〜１ｃに対応して設けた複数のコンパレータ１
２ａ〜１２ｃによりＤ／Ａコンバータ１６からの最終出
力データと比較する。上記コンパレータ１２ａ〜１２ｃ
の出力変化を信号選択回路１３により検出してアップ・
ダウンカウンタ１４を動作させる。そして、そのカウン
ト値をＤ／Ａコンバータ１６によりアナログ・データに
変換してセンサ・データ中間値１７として出力する。こ
の結果、コンピュータ内のソフトウェア処理が不要とな
り、信号選択の簡素化を図ることができる。
た、煩雑な処理を必要とせず、多重センサ・データの選
択処理を簡素化する。 【構成】 センサ１ａ〜１ｃから出力されるセンサ・デ
ータをセンサ・データ中間値選択回路１１に入力し、セ
ンサ１ａ〜１ｃに対応して設けた複数のコンパレータ１
２ａ〜１２ｃによりＤ／Ａコンバータ１６からの最終出
力データと比較する。上記コンパレータ１２ａ〜１２ｃ
の出力変化を信号選択回路１３により検出してアップ・
ダウンカウンタ１４を動作させる。そして、そのカウン
ト値をＤ／Ａコンバータ１６によりアナログ・データに
変換してセンサ・データ中間値１７として出力する。こ
の結果、コンピュータ内のソフトウェア処理が不要とな
り、信号選択の簡素化を図ることができる。
Description
【０００１】
【産業上の利用分野】本発明は、多重センサ・データの
中間値を選択する多重センサ・データ選択回路に関す
る。
中間値を選択する多重センサ・データ選択回路に関す
る。
【０００２】
【従来の技術】従来、例えば宇宙ロケット等では、非常
に安定度の高い制御系が要求されるため、センサを多重
に設けて信号検出を行なっている。このように多重に設
けたセンサからのデータを選択する場合、従来では図３
に示す多重センサ・データ選択回路を用いている。
に安定度の高い制御系が要求されるため、センサを多重
に設けて信号検出を行なっている。このように多重に設
けたセンサからのデータを選択する場合、従来では図３
に示す多重センサ・データ選択回路を用いている。
【０００３】図３は、多重センサとして３つのセンサ１
ａ〜１ｃを用いた場合の例について示したものである。
上記センサ１ａ〜１ｃから出力されるアナログ・データ
は、Ａ／Ｄ変換回路２ａ〜２ｃでデジタル・データに変
換され、マイクロ・コンピュータ３により処理される。
このマイクロ・コンピュータ３は、Ａ／Ｄ変換回路２ａ
〜２ｃから入力されるセンサ・データＡ，Ｂ，ＣをＣＰ
Ｕ４でソフトウェアにより相互に比較処理して選択す
る。即ち、マイクロ・コンピュータ３は、センサ・デー
タＡ，Ｂ，Ｃを「データＡとＢ」、「データＢとＣ」、
「データＡとＣ」というように、二つずつ相互に比較し
て信号選択を行なう。そして、このマイクロ・コンピュ
ータ３で選択されたセンサ・データは、Ｄ／Ａ変換器５
によりアナログ・データに変換されて制御系へ送られ
る。
ａ〜１ｃを用いた場合の例について示したものである。
上記センサ１ａ〜１ｃから出力されるアナログ・データ
は、Ａ／Ｄ変換回路２ａ〜２ｃでデジタル・データに変
換され、マイクロ・コンピュータ３により処理される。
このマイクロ・コンピュータ３は、Ａ／Ｄ変換回路２ａ
〜２ｃから入力されるセンサ・データＡ，Ｂ，ＣをＣＰ
Ｕ４でソフトウェアにより相互に比較処理して選択す
る。即ち、マイクロ・コンピュータ３は、センサ・デー
タＡ，Ｂ，Ｃを「データＡとＢ」、「データＢとＣ」、
「データＡとＣ」というように、二つずつ相互に比較し
て信号選択を行なう。そして、このマイクロ・コンピュ
ータ３で選択されたセンサ・データは、Ｄ／Ａ変換器５
によりアナログ・データに変換されて制御系へ送られ
る。
【０００４】
【発明が解決しようとする課題】上記のように従来の方
式では、センサ・データＡ，Ｂ，Ｃをマイクロ・コンピ
ュータ３のソフトウェアにて処理しており、センサの種
類か多い場合には、処理量が問題となってＣＰＵ負荷が
非常に大きくなってしまう。
式では、センサ・データＡ，Ｂ，Ｃをマイクロ・コンピ
ュータ３のソフトウェアにて処理しており、センサの種
類か多い場合には、処理量が問題となってＣＰＵ負荷が
非常に大きくなってしまう。
【０００５】また、従来では、マイクロ・コンピュータ
３により、センサ・データＡ，Ｂ，Ｃを全て相互比較す
るという作業を行ない、全ての組合わせによる比較結果
から信号選択を行なうようにしており、煩雑な処理を経
ている。
３により、センサ・データＡ，Ｂ，Ｃを全て相互比較す
るという作業を行ない、全ての組合わせによる比較結果
から信号選択を行なうようにしており、煩雑な処理を経
ている。
【０００６】本発明は上記実情に鑑みてなされたもの
で、コンピュータのソフトウェアによらず、また、煩雑
な処理を必要とせず、多重センサ・データの選択処理を
簡素化し得る多重センサ・データ選択回路を提供するこ
とを目的とする。
で、コンピュータのソフトウェアによらず、また、煩雑
な処理を必要とせず、多重センサ・データの選択処理を
簡素化し得る多重センサ・データ選択回路を提供するこ
とを目的とする。
【０００７】
【課題を解決するための手段】本発明に係る多重センサ
・データ選択回路は、多重センサからの各アナログ・デ
ータをそれぞれ最終出力データと比較する複数のコンパ
レータと、この複数のコンパレータのうち複数の出力変
化を検出する論理回路と、この論理回路の出力に応じて
カウント動作し、上記多重センサから出力されるデータ
の中間値を得るカウンタと、このカウンタのカウント値
をアナログ・データに変換し、センサ・データ中間値と
して出力するＤ／Ａコンバータとを具備したことを特徴
とする。
・データ選択回路は、多重センサからの各アナログ・デ
ータをそれぞれ最終出力データと比較する複数のコンパ
レータと、この複数のコンパレータのうち複数の出力変
化を検出する論理回路と、この論理回路の出力に応じて
カウント動作し、上記多重センサから出力されるデータ
の中間値を得るカウンタと、このカウンタのカウント値
をアナログ・データに変換し、センサ・データ中間値と
して出力するＤ／Ａコンバータとを具備したことを特徴
とする。
【０００８】
【作用】多重センサから出力されるセンサ・データは、
各センサに対応して設けられた複数のコンパレータに入
力され、それぞれＤ／Ａコンバータからの最終出力デー
タと比較される。上記コンパレータの出力変化は、論理
回路により検出され、その検出出力に応じてアップ・ダ
ウンカウンタがアップ・ダウンされ、そのカウント値が
上記多重センサから出力されるデータの中間値に保持さ
れる。そして、このアップ・ダウンカウンタのカウント
値がＤ／Ａコンバータによりアナログ・データに変換さ
れ、センサ・データ中間値として出力される。この結
果、コンピュータ内のソフトウェア処理が不要となり、
信号選択の簡素化を図ることができる。
各センサに対応して設けられた複数のコンパレータに入
力され、それぞれＤ／Ａコンバータからの最終出力デー
タと比較される。上記コンパレータの出力変化は、論理
回路により検出され、その検出出力に応じてアップ・ダ
ウンカウンタがアップ・ダウンされ、そのカウント値が
上記多重センサから出力されるデータの中間値に保持さ
れる。そして、このアップ・ダウンカウンタのカウント
値がＤ／Ａコンバータによりアナログ・データに変換さ
れ、センサ・データ中間値として出力される。この結
果、コンピュータ内のソフトウェア処理が不要となり、
信号選択の簡素化を図ることができる。
【０００９】
【実施例】以下、図面を参照して本発明の一実施例を説
明する。図１は、本発明の一実施例に係る多重センサ・
データ選択回路であり、多重センサとして従来回路と同
様に３つのセンサ１ａ〜１ｃを用いた場合の例について
示したものである。
明する。図１は、本発明の一実施例に係る多重センサ・
データ選択回路であり、多重センサとして従来回路と同
様に３つのセンサ１ａ〜１ｃを用いた場合の例について
示したものである。
【００１０】図１に示すようにセンサ１ａ〜１ｃから出
力されるアナログ・データは、センサ・データ中間値選
択回路１１へ送られ、コンパレータ１２ａ〜１２ｃの
（−）端子に入力される。このコンパレータ１２ａ〜１
２ｃの出力信号は、信号選択回路１３を介してアップ・
ダウンカウンタ１４へ送られる。上記信号選択回路１３
については詳細を後述する。
力されるアナログ・データは、センサ・データ中間値選
択回路１１へ送られ、コンパレータ１２ａ〜１２ｃの
（−）端子に入力される。このコンパレータ１２ａ〜１
２ｃの出力信号は、信号選択回路１３を介してアップ・
ダウンカウンタ１４へ送られる。上記信号選択回路１３
については詳細を後述する。
【００１１】上記アップ・ダウンカウンタ１４は、信号
選択回路１３から信号が入力されると、クロック発生器
１５からのクロックパルスに同期してアップ・ダウン動
作し、そのカウント値をＤ／Ａコンバータ１６へ出力す
る。即ち、アップ・ダウンカウンタ１４は、信号選択回
路１３からの信号が“Ｈ”レベル（ハイレベル）のとき
にカウントアップ動作し、信号選択回路１３からの信号
が“Ｌ”レベル（ローレベル）のときにカウントダウン
動作する。上記Ｄ／Ａコンバータ１６は、アップ・ダウ
ンカウンタ１４から出力されるカウント値をアナログ・
データに変換し、上記コンパレータ１２ａ〜１２ｃの
（＋）端子に入力すると共に、センサ・データ中間値１
７として制御系（図示せず）へ出力する。
選択回路１３から信号が入力されると、クロック発生器
１５からのクロックパルスに同期してアップ・ダウン動
作し、そのカウント値をＤ／Ａコンバータ１６へ出力す
る。即ち、アップ・ダウンカウンタ１４は、信号選択回
路１３からの信号が“Ｈ”レベル（ハイレベル）のとき
にカウントアップ動作し、信号選択回路１３からの信号
が“Ｌ”レベル（ローレベル）のときにカウントダウン
動作する。上記Ｄ／Ａコンバータ１６は、アップ・ダウ
ンカウンタ１４から出力されるカウント値をアナログ・
データに変換し、上記コンパレータ１２ａ〜１２ｃの
（＋）端子に入力すると共に、センサ・データ中間値１
７として制御系（図示せず）へ出力する。
【００１２】上記信号選択回路１３は、例えば図２に示
すようにアンド回路２１〜２３及びオア回路２４からな
る論理回路により構成される。即ち、アンド回路２１
は、コンパレータ１２ａ，１２ｂからの信号が入力さ
れ、アンド回路２２にはコンパレータ１２ａ，１２ｃか
らの信号が入力され、アンド回路２３にはコンパレータ
１２ｂ，１２ｃからの信号が入力される。そして、アン
ド回路２１〜２３の出力信号がオア回路２４を介してア
ップ・ダウンカウンタ１４へ送られる。
すようにアンド回路２１〜２３及びオア回路２４からな
る論理回路により構成される。即ち、アンド回路２１
は、コンパレータ１２ａ，１２ｂからの信号が入力さ
れ、アンド回路２２にはコンパレータ１２ａ，１２ｃか
らの信号が入力され、アンド回路２３にはコンパレータ
１２ｂ，１２ｃからの信号が入力される。そして、アン
ド回路２１〜２３の出力信号がオア回路２４を介してア
ップ・ダウンカウンタ１４へ送られる。
【００１３】上記のように構成された信号選択回路１３
は、コンパレータ１２ａ〜１２ｃのうち何れか二つが
（＋）出力となったとき、アンド回路２１〜２３の何れ
かの出力及びオア回路２４の出力が“Ｈ”レベルとな
る。
は、コンパレータ１２ａ〜１２ｃのうち何れか二つが
（＋）出力となったとき、アンド回路２１〜２３の何れ
かの出力及びオア回路２４の出力が“Ｈ”レベルとな
る。
【００１４】次に上記実施例の動作を説明する。初期状
態では、Ｄ／Ａコンバータ１６の出力電圧が０Ｖとなっ
ており、従って、コンパレータ１２ａ〜１２ｃの出力は
全て（−）側となる。コンパレータ１２ａ〜１２ｃの出
力が全て（−）の場合、図２に詳細を示す信号選択回路
１３は、アンド回路２１〜２３の出力が全て“Ｌ”レベ
ルでオア回路２４の出力も“Ｌ”レベルとなる。オア回
路２４の出力、つまり、信号選択回路１３の出力が
“Ｌ”レベルの場合、アップ・ダウンカウンタ１４は、
クロック発生器１５からのクロックパルスに同期して順
次カウントアップする。このアップ・ダウンカウンタ１
４のカウントアップ動作に伴ってＤ／Ａコンバータ１６
の出力が順次上昇する。
態では、Ｄ／Ａコンバータ１６の出力電圧が０Ｖとなっ
ており、従って、コンパレータ１２ａ〜１２ｃの出力は
全て（−）側となる。コンパレータ１２ａ〜１２ｃの出
力が全て（−）の場合、図２に詳細を示す信号選択回路
１３は、アンド回路２１〜２３の出力が全て“Ｌ”レベ
ルでオア回路２４の出力も“Ｌ”レベルとなる。オア回
路２４の出力、つまり、信号選択回路１３の出力が
“Ｌ”レベルの場合、アップ・ダウンカウンタ１４は、
クロック発生器１５からのクロックパルスに同期して順
次カウントアップする。このアップ・ダウンカウンタ１
４のカウントアップ動作に伴ってＤ／Ａコンバータ１６
の出力が順次上昇する。
【００１５】そして、上記Ｄ／Ａコンバータ１６の出力
電圧がセンサ１ａ〜１ｃから出力されるアナログ・デー
タより大きくなると、コンパレータ１２ａ〜１２ｃの出
力が（＋）側となる。この場合、センサ１ａ〜１ｃから
出力されるアナログ・データのうち、電圧値の小さい方
からコンパレータ１２ａ〜１２ｃの出力が順に（＋）側
となる。従って、信号選択回路１３では、３つのコンパ
レータ１２ａ〜１２ｃの出力のうち、２番目の出力が
（＋）側となったとき、アップ・ダウンカウンタ１４の
値が３つのセンサ１ａ〜１ｃから出力されるアナログ・
データの中間値となり、その値がＤ／Ａコンバータ１６
によりアナログ・データに変換されてセンサ・データ中
間値１７として出力される。
電圧がセンサ１ａ〜１ｃから出力されるアナログ・デー
タより大きくなると、コンパレータ１２ａ〜１２ｃの出
力が（＋）側となる。この場合、センサ１ａ〜１ｃから
出力されるアナログ・データのうち、電圧値の小さい方
からコンパレータ１２ａ〜１２ｃの出力が順に（＋）側
となる。従って、信号選択回路１３では、３つのコンパ
レータ１２ａ〜１２ｃの出力のうち、２番目の出力が
（＋）側となったとき、アップ・ダウンカウンタ１４の
値が３つのセンサ１ａ〜１ｃから出力されるアナログ・
データの中間値となり、その値がＤ／Ａコンバータ１６
によりアナログ・データに変換されてセンサ・データ中
間値１７として出力される。
【００１６】また、上記信号選択回路１３の出力が
“Ｈ”レベルになると、アップ・ダウンカウンタ１４
は、クロック発生器１５からのクロックパルスに同期し
てカウントダウン動作する。この結果、Ｄ／Ａコンバー
タ１６の出力電圧が順次低下し、３つのコンパレータ１
２ａ〜１２ｃの出力のうち、２つの出力が（−）側とな
ったとき、信号選択回路１３の出力が“Ｌ”レベルとな
る。
“Ｈ”レベルになると、アップ・ダウンカウンタ１４
は、クロック発生器１５からのクロックパルスに同期し
てカウントダウン動作する。この結果、Ｄ／Ａコンバー
タ１６の出力電圧が順次低下し、３つのコンパレータ１
２ａ〜１２ｃの出力のうち、２つの出力が（−）側とな
ったとき、信号選択回路１３の出力が“Ｌ”レベルとな
る。
【００１７】以下、同様の動作が繰り返され、センサ１
ａ〜１ｃから出力されるアナログ・データに応じてアッ
プ・ダウンカウンタ１４がアップ・ダウン動作し、その
カウント値がセンサ１ａ〜１ｃから出力されるアナログ
・データの中間値に保持される。そして、このアップ・
ダウンカウンタ１４のカウント値がＤ／Ａコンバータ１
６によりアナログ・データに変換され、センサ・データ
中間値１７として制御系へ送られる。
ａ〜１ｃから出力されるアナログ・データに応じてアッ
プ・ダウンカウンタ１４がアップ・ダウン動作し、その
カウント値がセンサ１ａ〜１ｃから出力されるアナログ
・データの中間値に保持される。そして、このアップ・
ダウンカウンタ１４のカウント値がＤ／Ａコンバータ１
６によりアナログ・データに変換され、センサ・データ
中間値１７として制御系へ送られる。
【００１８】なお、上記実施例では、多重センサとして
３つのセンサ１ａ〜１ｃを設けた場合について説明した
が、その他の場合においても同様にして実施し得るもの
である。
３つのセンサ１ａ〜１ｃを設けた場合について説明した
が、その他の場合においても同様にして実施し得るもの
である。
【００１９】
【発明の効果】以上詳記したように本発明によれば、多
重センサ・データを複数のコンパレータにより最終出力
データと比較すると共に、その出力変化を論理回路によ
り検出してカウンタを動作させ、そのカウント値をＤ／
Ａコンバータによりアナログ・データに変換してセンサ
・データ中間値として出力するようにしたので、コンピ
ュータ内のソフトウェア処理が不要となり、信号選択の
簡素化を図ることができる。
重センサ・データを複数のコンパレータにより最終出力
データと比較すると共に、その出力変化を論理回路によ
り検出してカウンタを動作させ、そのカウント値をＤ／
Ａコンバータによりアナログ・データに変換してセンサ
・データ中間値として出力するようにしたので、コンピ
ュータ内のソフトウェア処理が不要となり、信号選択の
簡素化を図ることができる。
【図１】本発明の一実施例に係る多重センサ・データ選
択回路の構成を示すブロック図。
択回路の構成を示すブロック図。
【図２】同実施例における信号選択回路の詳細を示す回
路構成図。
路構成図。
【図３】従来の多重センサ・データ選択回路の構成を示
すブロック図。
すブロック図。
１ａ〜１ｃ センサ １１ センサ・データ中間値選択回路 １２ａ〜１２ｃ コンパレータ １３ 信号選択回路 １４ アップ・ダウンカウンタ １５ クロック発生器 １６ Ｄ／Ａコンバータ ２１〜２３ アンド回路 ２４ オア回路
Claims (1)
- 【請求項１】 多重センサからの各アナログ・データを
それぞれ最終出力データと比較する複数のコンパレータ
と、この複数のコンパレータのうち複数の出力変化を検
出する論理回路と、この論理回路の出力に応じてカウン
ト動作し、上記多重センサから出力されるデータの中間
値を得るカウンタと、このカウンタのカウント値をアナ
ログ・データに変換し、センサ・データ中間値として出
力するＤ／Ａコンバータとを具備したことを特徴とする
多重センサ・データ選択回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6716694A JPH07282379A (ja) | 1994-04-05 | 1994-04-05 | 多重センサ・データ選択回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6716694A JPH07282379A (ja) | 1994-04-05 | 1994-04-05 | 多重センサ・データ選択回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07282379A true JPH07282379A (ja) | 1995-10-27 |
Family
ID=13337048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6716694A Withdrawn JPH07282379A (ja) | 1994-04-05 | 1994-04-05 | 多重センサ・データ選択回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07282379A (ja) |
-
1994
- 1994-04-05 JP JP6716694A patent/JPH07282379A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07282379A (ja) | 多重センサ・データ選択回路 | |
| EP4054081A1 (en) | Ad converter and semiconductor device including the same | |
| JPH08293791A (ja) | アナログ／ディジタル変換装置 | |
| JPH0722947A (ja) | 多重センサ・データ選択回路 | |
| JP3164697B2 (ja) | Ａ／ｄコンバータ | |
| JPH0745786Y2 (ja) | フルレベル検出回路 | |
| JPH0212427A (ja) | テレビジョン信号の最小値検出回路 | |
| JP3141561B2 (ja) | アナログ／デジタル変換回路 | |
| JP2599984B2 (ja) | 入力データのピーク値検出回路 | |
| JP2604740B2 (ja) | アナログ−デジタル変換器 | |
| JPH0739123U (ja) | Ａｄ変換装置 | |
| JP2008076382A (ja) | シリアルエンコーダデータ変換回路およびサーボドライブシステム | |
| JPH06152421A (ja) | Ａ／ｄ変換装置 | |
| JPH02254819A (ja) | アナログ・デジタル変換回路 | |
| JP2904239B2 (ja) | Ａ／ｄ変換回路 | |
| JP2746081B2 (ja) | Ａｄコンバータ回路 | |
| JP2606665Y2 (ja) | 電子回路 | |
| SU1111146A1 (ru) | Устройство дл ввода информации | |
| JP2571007B2 (ja) | バイポーラ信号切換器 | |
| JPH0786938A (ja) | Ａ／ｄコンバータ | |
| JPH0434314A (ja) | 誤差検出回路 | |
| JP2000252822A (ja) | 割込回路 | |
| JPH04274618A (ja) | 逐次比較型ａ／ｄ変換装置 | |
| JPH03198426A (ja) | 逐次比較型ａ／ｄ変換器 | |
| JP2000155614A (ja) | 故障検出方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |