JPH064459A - 印刷装置 - Google Patents
印刷装置Info
- Publication number
- JPH064459A JPH064459A JP16458292A JP16458292A JPH064459A JP H064459 A JPH064459 A JP H064459A JP 16458292 A JP16458292 A JP 16458292A JP 16458292 A JP16458292 A JP 16458292A JP H064459 A JPH064459 A JP H064459A
- Authority
- JP
- Japan
- Prior art keywords
- access
- control circuit
- bitmap
- timing
- dma transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 ビットマップメモリへのアクセスを制御して
ＤＭＡ転送を行うことによりスループットを向上させた
印刷装置を提供する。 【構成】 不図示のエンジン部からタイミング信号がプ
リンタ制御バス１０６を介してビットマップコントロー
ラ１０３に入力されると、内部のビデオ制御回路１０８
がタイミング制御回路１０７へリクエスト信号を送出
し、ＣＰＵ１０１のビットマップメモリ１０５に対する
アクセス状態とのタイミングを取り、ビデオ転送に対応
したアドレスを出力してＤＭＡ転送を行い、ビットマッ
プメモリ１０５のデータをビデオ制御回路１０８に読み
込む。
ＤＭＡ転送を行うことによりスループットを向上させた
印刷装置を提供する。 【構成】 不図示のエンジン部からタイミング信号がプ
リンタ制御バス１０６を介してビットマップコントロー
ラ１０３に入力されると、内部のビデオ制御回路１０８
がタイミング制御回路１０７へリクエスト信号を送出
し、ＣＰＵ１０１のビットマップメモリ１０５に対する
アクセス状態とのタイミングを取り、ビデオ転送に対応
したアドレスを出力してＤＭＡ転送を行い、ビットマッ
プメモリ１０５のデータをビデオ制御回路１０８に読み
込む。
Description
【０００１】
【産業上の利用分野】本発明は、特にビットマップメモ
リへのアクセスを制御してＤＭＡ転送を行う印刷装置に
関するものである。
リへのアクセスを制御してＤＭＡ転送を行う印刷装置に
関するものである。
【０００２】
【従来の技術】レーザビームプリンタ等のラスタスキャ
ン方式の印刷装置は、図２に示す様に構成されており、
図中、２０１はＣＰＵ、２０２はビットマップメモリ、
２０３はタイミング制御部、２０４はビデオ制御部、２
０５はレーザ制御部、そして、２０６はシステムバスで
ある。
ン方式の印刷装置は、図２に示す様に構成されており、
図中、２０１はＣＰＵ、２０２はビットマップメモリ、
２０３はタイミング制御部、２０４はビデオ制御部、２
０５はレーザ制御部、そして、２０６はシステムバスで
ある。
【０００３】上記構成において、ビデオ制御部２０４は
レーザ制御部２０５と同期しており、データ要求をタイ
ミング制御部２０３へ出力することにより、ＣＰＵ２０
１に対してバス２０６の解放を要求し、ＤＭＡにてビッ
トマップメモリ２０２からのデータをビデオ制御部２０
４に読み出すものである。
レーザ制御部２０５と同期しており、データ要求をタイ
ミング制御部２０３へ出力することにより、ＣＰＵ２０
１に対してバス２０６の解放を要求し、ＤＭＡにてビッ
トマップメモリ２０２からのデータをビデオ制御部２０
４に読み出すものである。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来例では、ビデオ制御部２０４がデータ要求を行う度に
ＣＰＵ２０１とのバスアービトレーションを行うため、
以下の欠点があった。
来例では、ビデオ制御部２０４がデータ要求を行う度に
ＣＰＵ２０１とのバスアービトレーションを行うため、
以下の欠点があった。
【０００５】バス開放を行うためのタイミングロス システムバスの専有 本発明は、上記課題を解決するために成されたもので、
ビットマップメモリへのアクセスを制御してＤＭＡ転送
を行うことにより、スループットを向上させた印刷装置
を提供することを目的とする。
ビットマップメモリへのアクセスを制御してＤＭＡ転送
を行うことにより、スループットを向上させた印刷装置
を提供することを目的とする。
【０００６】
【課題を解決するための手段】及び
【作用】上記目的を達成するために、本発明の印刷装置
は以下の構成を有する。
は以下の構成を有する。
【０００７】即ち、ビットマップメモリへのアクセスを
制御してＤＭＡ転送を行う印刷装置において、ビットマ
ップメモリへのアクセスを制御するアクセス制御手段
と、該アクセス制御手段でのアクセスに応じてＤＭＡ転
送を行うＤＭＡ転送手段とを有し、該ＤＭＡ転送手段
は、システムバスを介さずにビットマップメモリのデー
タをＤＭＡ転送することを特徴とする。
制御してＤＭＡ転送を行う印刷装置において、ビットマ
ップメモリへのアクセスを制御するアクセス制御手段
と、該アクセス制御手段でのアクセスに応じてＤＭＡ転
送を行うＤＭＡ転送手段とを有し、該ＤＭＡ転送手段
は、システムバスを介さずにビットマップメモリのデー
タをＤＭＡ転送することを特徴とする。
【０００８】
【実施例】以下、図面を参照して本発明に係る好適な一
実施例を詳細に説明する。
実施例を詳細に説明する。
【０００９】図１は、実施例における印刷装置の概略構
成を示すブロック図である。図中、１０１はＣＰＵ、１
０２はシステムバス、１０３はビットマップコントロー
ラ、１０４はビットマップメモリバス、１０５はビット
マップメモリ、１０６はプリンタ制御バス、１０７，１
０８はビットマップコントローラ１０３内の回路ブロッ
クであり、１０７はタイミング制御回路、１０８はビデ
オ制御回路である。
成を示すブロック図である。図中、１０１はＣＰＵ、１
０２はシステムバス、１０３はビットマップコントロー
ラ、１０４はビットマップメモリバス、１０５はビット
マップメモリ、１０６はプリンタ制御バス、１０７，１
０８はビットマップコントローラ１０３内の回路ブロッ
クであり、１０７はタイミング制御回路、１０８はビデ
オ制御回路である。
【００１０】以上の構成からなる実施例での動作を以下
に説明する。
に説明する。
【００１１】まず、ビットマップメモリ１０５にイメー
ジを展開する場合、ＣＰＵ１０１はシステムバス１０２
上にデータを出力する。そして、ビットマップコントロ
ーラ１０３がそのデータをローカルバス１０４を介して
ビットマップメモリ１０５へ書き込む。次に、印字動作
が開始されると、不図示のエンジン部からタイミング信
号がプリンタ制御バス１０６を介してビットマップコン
トローラ１０３に入力される。このタイミング信号によ
り、コントローラ１０３内部のビデオ制御回路１０８が
タイミング制御回路１０７へリクエスト信号を送出す
る。
ジを展開する場合、ＣＰＵ１０１はシステムバス１０２
上にデータを出力する。そして、ビットマップコントロ
ーラ１０３がそのデータをローカルバス１０４を介して
ビットマップメモリ１０５へ書き込む。次に、印字動作
が開始されると、不図示のエンジン部からタイミング信
号がプリンタ制御バス１０６を介してビットマップコン
トローラ１０３に入力される。このタイミング信号によ
り、コントローラ１０３内部のビデオ制御回路１０８が
タイミング制御回路１０７へリクエスト信号を送出す
る。
【００１２】タイミング制御回路１０７では、ＣＰＵ１
０１のビットマップメモリ１０５に対するアクセス状態
とのタイミングを取り、ここでＣＰＵ１０１がビットマ
ップメモリ１０５をアクセス中であればそのアクセスか
終了するまで待ち、その後、ビデオ転送に対応したアド
レスを出力し、ビットマップメモリ１０５のデータをビ
デオ制御回路１０８に読み込む。この読み込みのタイミ
ングを図３に示す。
０１のビットマップメモリ１０５に対するアクセス状態
とのタイミングを取り、ここでＣＰＵ１０１がビットマ
ップメモリ１０５をアクセス中であればそのアクセスか
終了するまで待ち、その後、ビデオ転送に対応したアド
レスを出力し、ビットマップメモリ１０５のデータをビ
デオ制御回路１０８に読み込む。この読み込みのタイミ
ングを図３に示す。
【００１３】また、ＣＰＵ１０１がビットマップメモリ
１０５以外をアクセスしている場合には、図４に示す様
に、直にメモリアドレスをビデオ転送用に切り換え、デ
ータを読み込む。
１０５以外をアクセスしている場合には、図４に示す様
に、直にメモリアドレスをビデオ転送用に切り換え、デ
ータを読み込む。
【００１４】また、当然であるが、ビデオ制御回路１０
８がデータを読み込んでいる時に、ＣＰＵ１０１がアク
セスした場合は、図５に示す様に、ＤＭＡのアクセスが
終了するまでＣＰＵアクセスにウエイトをかける。
８がデータを読み込んでいる時に、ＣＰＵ１０１がアク
セスした場合は、図５に示す様に、ＤＭＡのアクセスが
終了するまでＣＰＵアクセスにウエイトをかける。
【００１５】
【他の実施例】上述の実施例では、タイミング制御回路
１０７とビデオ制御回路１０８を１つのチップ（ビット
マップコントローラ１０３）で構成する例を述べたが、
別々のブロックで構成してもかまわない。
１０７とビデオ制御回路１０８を１つのチップ（ビット
マップコントローラ１０３）で構成する例を述べたが、
別々のブロックで構成してもかまわない。
【００１６】また、実施例では、ローカルバスに接続さ
れるのはビットマップメモリ１０５のみであるが、実際
にはワーク用のメモリも同一ブロックに含まれる場合が
多く、その場合でも本発明には何ら影響を与えない。
れるのはビットマップメモリ１０５のみであるが、実際
にはワーク用のメモリも同一ブロックに含まれる場合が
多く、その場合でも本発明には何ら影響を与えない。
【００１７】上述した実施例では、ＣＰＵ１０１のアク
セスとＤＭＡ（ビデオ転送による）のアクセスのアービ
トレーションについてのみ述べたが、実際にはビットマ
ップメモリ１０５はＤＲＡＭによって構成される場合が
多く、その場合には、当然、リフレッシュの為のサイク
ルが必要になるが、説明の都合上省いてある。
セスとＤＭＡ（ビデオ転送による）のアクセスのアービ
トレーションについてのみ述べたが、実際にはビットマ
ップメモリ１０５はＤＲＡＭによって構成される場合が
多く、その場合には、当然、リフレッシュの為のサイク
ルが必要になるが、説明の都合上省いてある。
【００１８】以上説明した実施例によれば、ビットマッ
プメモリをローカルバス内に設け、ローカルバスコント
ローラ内部にビデオ制御回路を内蔵する事により、シス
テムバスを介さずにＤＭＡ転送が可能になり、ＤＭＡ転
送とＣＰＵアクセスとを平行して（ビットマップメモリ
以外であれば）行えると共に、システムバスのアービト
レーションによるロスがなくなり、スループットの向上
が図れる。
プメモリをローカルバス内に設け、ローカルバスコント
ローラ内部にビデオ制御回路を内蔵する事により、シス
テムバスを介さずにＤＭＡ転送が可能になり、ＤＭＡ転
送とＣＰＵアクセスとを平行して（ビットマップメモリ
以外であれば）行えると共に、システムバスのアービト
レーションによるロスがなくなり、スループットの向上
が図れる。
【００１９】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。
システムに適用しても、１つの機器から成る装置に適用
しても良い。
【００２０】また、本発明はシステム或いは装置にプロ
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。
グラムを供給することによって達成される場合にも適用
できることは言うまでもない。
【００２１】
【発明の効果】以上説明した様に、本発明によれば、ビ
ットマップメモリへのアクセスを制御してＤＭＡ転送を
行うことにより、スループットを向上させることができ
る。
ットマップメモリへのアクセスを制御してＤＭＡ転送を
行うことにより、スループットを向上させることができ
る。
【図１】実施例における印刷装置の概略構成を示すブロ
ック図である。
ック図である。
【図２】従来例における印刷装置の概略構成を示すブロ
ック図である。
ック図である。
【図３】実施例におけるＤＭＡアクセスのタイミングを
示す図である。
示す図である。
【図４】実施例におけるＤＭＡアクセスのタイミングを
示す図である。
示す図である。
【図５】実施例におけるＤＭＡアクセスのタイミングを
示す図である。
示す図である。
１０１ ＣＰＵ １０２ システムバス １０３ ビットマップコントローラ １０４ ビットマップメモリバス １０５ ビットマップメモリ １０６ プリンタ制御バス １０７ タイミング制御回路 １０８ ビデオ制御回路
Claims (1)
- 【請求項１】 ビットマップメモリへのアクセスを制御
してＤＭＡ転送を行う印刷装置において、 ビットマップメモリへのアクセスを制御するアクセス制
御手段と、 該アクセス制御手段でのアクセスに応じてＤＭＡ転送を
行うＤＭＡ転送手段とを有し、 該ＤＭＡ転送手段は、システムバスを介さずにビットマ
ップメモリのデータをＤＭＡ転送することを特徴とする
印刷装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16458292A JPH064459A (ja) | 1992-06-23 | 1992-06-23 | 印刷装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16458292A JPH064459A (ja) | 1992-06-23 | 1992-06-23 | 印刷装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH064459A true JPH064459A (ja) | 1994-01-14 |
Family
ID=15795914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16458292A Withdrawn JPH064459A (ja) | 1992-06-23 | 1992-06-23 | 印刷装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH064459A (ja) |
-
1992
- 1992-06-23 JP JP16458292A patent/JPH064459A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6272583B1 (en) | Microprocessor having built-in DRAM and internal data transfer paths wider and faster than independent external transfer paths | |
| JP2000020451A (ja) | 情報処理装置および方法、並びに提供媒体 | |
| JPH064459A (ja) | 印刷装置 | |
| JPH0546527A (ja) | デユアルポートメモリ回路 | |
| JP4446968B2 (ja) | データ処理装置 | |
| JP3079956B2 (ja) | プリンタ | |
| JPH11345326A (ja) | 画像処理装置 | |
| JP2985496B2 (ja) | Ｄｍａ転送方式 | |
| JPS6347864A (ja) | メモリ間のデ−タ転送方法 | |
| JP4132564B2 (ja) | 画像入出力装置 | |
| JP2895514B2 (ja) | ページプリンタの画像データ転送制御方法 | |
| JP2002016735A (ja) | 印刷方法及び印刷装置並びに記憶媒体 | |
| JPH04326393A (ja) | 画像用メモリアクセス方式 | |
| KR20000040763A (ko) | 메모리 사용의 병목현상을 감소시키기 위한 프린터시스템과 그 방법 | |
| JPH01310966A (ja) | イメージメモリアクセス方式 | |
| JPS6037062A (ja) | メモリ読出し方法 | |
| JPH05173936A (ja) | データ転送処理装置 | |
| JPH07311837A (ja) | 画像記録装置 | |
| JP2003177957A (ja) | メモリ制御回路 | |
| JPH05108474A (ja) | メモリ制御装置 | |
| JPH07148994A (ja) | 印刷装置 | |
| JPH0516452A (ja) | プリンタ | |
| JPH0351018B2 (ja) | ||
| JPH064488A (ja) | コマンド転送方式 | |
| JPH11342653A (ja) | 画像出力装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990831 |