JPH01310966A - イメージメモリアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、イメージメモリアクセス方式、特にページプ
リンタに好適に適用できるイメージメモリアクセス方式
に関する。

（従来の技術） 第４図（ａ）は従来のページプリンタのイメージメモリ
アクセス方式の一構成例を示すブロック図、第４図（ｂ
）はこの構成の動作タイミング図である。第４図（ａ）
において、プリンタ制御ユニット１内のマイクロプロセ
ッサ２は、プリンタユニット６へ印刷用ビデオデータを
送る時、プリンタ制御ユニット１内のイメージメモリ７
へ書込み信号３を送出する。次に、プリンタユニット６
からのタイミング信号８に従って、先に書込んだ印刷デ
ータをイメージメモリ７からプリンタユニット６ヘビデ
オデータ５として送出する。その後イメージメモリ７に
対して、次回の動作に対する準備動作としてメモリクリ
ア信号４を送出し、別の印刷用データの書込み動作を行
なう。

すなわち、以上述べた方式では、第４図（ｂ）に示すよ
うに、１回（又は１サイクルという）の印刷動作を行な
う時に、イメージメモリ７への書込み動作［同図（イ）
］、プリンタユニット６へのビデオデータ送出動作［同
図（ロ）］及びイメージメモリ７のメモリクリア動作［
同図（ハ）］とを、この順に行なっていた。

しかし、前記イメージメモリアクセス方式にあっては、
イメージメモリ７への書込み動作［同図（イ）］とメモ
リクリア動作［同図（ハ）コは同程度の時間を必要とす
るのでメモリアクセス時の１サイクルに要する時間が長
くなり、このため１回の印刷に要する時間が長いという
問題点があった。

この問題点を解決し、印刷動作の高速化を企図したもの
として、イメージメモリからイメージデータを読出すご
とに同時に当該読出されたイメージデータが格納されて
いた記憶領域をクリアする方式が知られている（特開昭
６２−２３６６号公報）。

この方式では、イメージデータが読出されるごとに前記
イメージデータが格納されていた記憶領域にデータ“０
”を書込むことによりイメージデータの読出し直後に記
憶領域のクリアを行なう。このようにして、先に挙げた
従来方式におけるメモリクリア動作に要する時間をほと
んど全て省くことにより１回の印刷動作に要する時間の
短縮化を図っている。

（発明が解決しようとする課題） しかしながら、この後者の方式は、単にＯ”を書込むこ
とによりメモリクリアを行なうものであるため、イメー
ジメモリから読出されたイメージデータが全て“Ｏ”信
号（以下、単に“０“信号ということがある）の場合で
あっても当該読出されたイメージデータが格納されてい
た記憶領域をクリアする等の動作を行なうので、未だ無
駄時間を有し、技術的に十分満足できるものとは言えな
かった。

本発明は、以上述べた問題点を解決し、メモリアクセス
時の１サイクルに要する時間を更に短縮して、印刷動作
を高速化できるイメージメモリアクセス方式を提供する
ことを目的とする。

（課題を解決するための手段） 本発明は、イメージデータな格納するイメージメモリの
アクセス方式において、イメージメモリから前記格納さ
れたイメージデータを読出すと同時にこの読出したデー
タが全て“０”であるか否かを判定する“０”データ判
定手段と、この“０”データ判定手段の制御により前記
読出したデータが全て“Ｏ“の場合はこの読出したデー
タの格納領域のクリア動作を行なわず、前記読出したデ
ータが全て“Ｏ”の場合以外にのみ前記読出したデータ
の格納領域にデータ“０”を書込むことによりこれをク
リアするメモリクリア手段とを有することを特徴とする
イメージメモリアクセス方式である。

（作用） 本発明のイメージメモリアクセス方式（以下、本発明方
式ということがある）の“０”データ判定回路は、イメ
ージメモリからイメージデータの読出し時に、この読出
されたイメージデータが“Ｏ”であるか否かを判定し、
全て“Ｏ”のとき以外は、読出されたイメージデータが
格納されていた記憶領域のクリアを行ない、読出された
イメージデータが全て“Ｏ”　（以下、単に“Ｏ”とい
う）のときは、前記イメージデータが格納されていた記
憶領域のクリアを行なわないようにメモリクリア手段を
制御する。

メモリクリア手段は、前記“０”データ判定回路の制御
により、イメージメモリクリアのための“Ｏ”データ書
込みを行なう。

（実施例） 以下、本発明の実施例を図面と共に説明する。

第１図はこの発明の一実施例の概略を示すブロック図で
ある。第１図において第４図（ａ）と同一の構成要素に
は同一の参照番号を付し、ここでの説明は省略する。本
実施例の特徴は、イメージメモリ７に対し、読出された
イメージデータが“０”であるか否かを“０”データ判
定回路１８により判定し、“０”であれば前記イメージ
メモリ７に対しメモリクリア信号２１を供給せず、°“
Ｏ”のとき以外にはメモリクリア信号２１をメモリクリ
ア用ゲート２０を介して供給することにある。尚、イメ
ージメモリ７周辺の構成部分の詳細は後述する。

次に、第１図の回路の動作について説明する。

プリンタ制御ユニット１内のマイクロプロセッサ２は、
プリンタユニット６へ印刷用のビデオデータ１５を送る
時、プリンタ制御ユニット１内のイメージメモリ７へ書
込み信号３を送出し、次にプリンタユニット６からのタ
イミング信号８に従って、先に書込んだ印刷用イメージ
データなイメージメモリ７から読出し更にビデオデータ
１５に変換し、プリンタユニット６へ送出動作を行なう
。このとき、後述するハードウェアにより読出したイメ
ージデータが“○”であるか否かを判定し、“０”でな
ければイメージメモリ７にメモリクリア信号２１を供給
して当該続出しデータ格納番地をクリアし、“０“であ
ればイメージメモリ７へのメモリクリア信号２１の供給
は行なわないようにすることにより、メモリクリアの処
理時間を短縮することが可能となる。このような短縮の
■サイクル間における集積によって、マイクロプロセッ
サ２の次の印刷用イメージデータ書込みが早まり、ひい
ては印刷速度の高速化を図ることができる。尚、イメー
ジメモリ読出しデータ１４及び“０”データ判定信号１
９については後述する。

第２図は、第１図の実施例の動作タイミング図である。

イメージメモリ７からのイメージデータの読出しは、リ
ードモディファイライトモードのリード動作において行
なわれ［同図（ｂ）］、リード動作時、“０”データ判
定回路１８により“０”データ判定［同図（ｄ）］が行
なわれる。読出されたイメージデータ［同図（Ｃ）］が
“０”でなければ、メモリクリア信号２１［同図（ｅ）
］に基づく“０”データ書込み動作にてデータ“０“を
前記イメージメモリ７の当該読出しデータ格納番地に書
込むことにより当該イメージデータのクリアを行ない、
読出されたイメージデータが“０”の場合は“０”デー
タ判定回路１８からの“０”データ判定信号１９により
前記リードモディファイライトモードでの前記読出しデ
ータ格納番地へのデータ“０”書込みを禁止すると同時
にリードモディファイライトモードを解除する。

第３図は、第１図のイメージメモリ７周辺の構成図であ
る。この図において、９はパラレル・シリアル変換回路
、１０はイメージメモリ書込み・読出しアドレス発生回
路、１１は前記マイクロプロセッサ２からのデータ、１
２はイメージメモリ書込みデータコントロール信号、１
３はイメージメモリ書込みデータ、１４はイメージメモ
リ読出しデータ、１５はビデオデータ、１６はイメージ
メモリ書込み・読出しアドレスデータ、１７は書込み用
ゲート、１８は“０”データ判定回路、１９は°゛０”
データ判定信号、２０はイメージメモリクリア用ゲート
、２１はメモリクリア信号（“Ｏ”）である。これらの
構成部分のうち、“Ｏ”データ判定回路１８、イメージ
メモリ書込み・読出しアドレス発生回路１０及びイメー
ジメモリクリア用ゲート２０がイメージメモリ７の読出
しと同時に読出したデータが“Ｏ“であるか否かの判定
及びイメージメモリをクリアするか否かの判定を行なう
。

次に、第３図の回路動作について説明する。

書込み用ゲート１７は、マイクロプロセッサ２から送出
されるイメージメモリ書込みデータコントロール信号１
２がロウレベルの時は、マイクロプロセッサ２からのデ
ータ１１をそのままイメージメモリ書込みデータ１３と
して出力し、イメージメモリ書込みデータコントロール
信号１２がハイレベルの時は、マイクロプロセッサ２か
らのデータ１１の送出は行なわれない。そして、イメー
ジメモリ書込みデータコントロール信号１２がロウレベ
ルの時には、マイクロプロセッサ２からのデータ１１が
、イメージメモリ書込み・読出しアドレス発生回路１０
により作られたイメージメモリ書込み・読出しアドレス
データ１６で示すイメージメモリ７内に書込まれる。

イメージメモリ７からプリンタユニット６へのビデオデ
ータ１５の送出動作を行なう時は、イメージメモリ書込
み・読出しアドレス発生回路１ｏにより作られたイメー
ジメモリ書込み・読出しアドレスデータ１６で示すイメ
ージメモリ７内のデータがイメージメモリ読出しデータ
１４として出力されパラレル・シリアル変換回路９によ
りビデオデータ１５となり、プリンタユニット６に出力
される。この時、イメージメモリ７の構成要素としてダ
イナミックＲＡＭが使用され、リードモディファイライ
トモードのリード動作で、前記イメージメモリ読出しデ
ータが”０”であるか否かの判定を“Ｏ”データ判定回
路１８にて行ない、読出しデータが“０”でない場合は
“０”データ判定信号１９がロウレベルとなり、イメー
ジメモリクリアゲート２０を有効にし、データ“Ｏ”を
イメージメモリ書込みデータ１３としてリードモディフ
ァイライトモードのライト動作でイメージメモリの読出
しを行なったのと同じアドレスに書込む。又、読出しデ
ータが“０”の場合は、“Ｏ°°データ判定信号１９が
ハイレベルとなり、イメージメモリクリア用ゲート２０
を無効にし、リードモディファイライトモードな解除す
ると同時にイメージメモリ書込み・読出しアドレス発生
回路１６のイメージメモリアクセスを終了させる。

以上、本発明をページプリンタに適用した場合の実施例
に基づき説明した。尚、本実施例では説明を簡単にする
ため、イメージメモリ７からの読出したデータ１４を直
接パラレル・シリアル変換回路９を通しビデオデータ１
５としてプリンタユニット６へ送出する構成としたが、
更にイメージメモリアクセス時間の短縮効果を出すため
に、イメージメモリ７とパラレル・シリアル変換回路９
の間またはプリンタユニット６内に緩衝用メモリを備え
ることは言うまでもない。

また、本発明はページプリンタに限定されるものではな
く、同様の制御が要求される機器に適用できる。

（発明の効果） 以上、詳細に説明したように、この発明によればイメー
ジメモリからイメージデータが読出されると同時に当該
読出されたイメージデータが“０”であるか否かを判定
する“０”データ判定回路を持ち、”Ｏ”データの場合
は読出しデータ格納番地のクリアを行なわず“Ｏ”デー
タ以外の時のみ読出しデータ格納番地をクリアするよう
にしたので、メモリアクセス時の１サイクルを従来の方
式よりも更に短縮させることができ、ページプリンタに
適用した場合には印刷速度を向上させることができる。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図、第２図は第１
図の実施例の動作タイミング図、第３図は第１図のイメ
ージメモリ７の周辺の構成図、第４図（ａ）は従来のペ
ージプリンタのイメージメモリアクセス方式の構成図、
第４図（ｂ）は第４図（ａ）の動作タイミング図である
。 ７・・・イメージメモリ、 １０・・・イメージメモリ書込み・読出しアドレス発生
回路、 １８・・・“０”データ判定回路、 １９・・・“Ｏ”データ判定信号、 ２０・・・イメージメモリクリア用ゲート、２１・・・
メモリクリア信号。 第１図 １３：イメージメモリ書込みデータ １４ニイメージメモリ読出しデータ １５：ビデオデータ １６：イメージメモリ書込み読出しアドレスデータ１７
：書込み用ゲート １９：　“Ｏ”データ判定信号 ２０：イメージメモリクリア用ゲート ２１：メモリクリア信号 第１図のイメージメモリ７の周辺の構成図第３図

Claims (1)

1. 【特許請求の範囲】 イメージデータを格納するイメージメモリのアクセス方
   式において、 イメージメモリから前記格納されたイメージデータを読
   出すと同時にこの読出したデータが全て“０”であるか
   否かを判定する“０”データ判定手段と、 この“０”データ判定手段の制御により前記読出したデ
   ータが全て“０”の場合はこの読出したデータの格納領
   域のクリア動作を行なわず、前記読出したデータが全て
   “０”の場合以外にのみ前記読出したデータの格納領域
   にデータ“０”を書込むことによりこれをクリアするメ
   モリクリア手段とを有することを特徴とするイメージメ
   モリアクセス方式。