JPH0644703B2 - 可変低周波巾パルス発生装置 - Google Patents
可変低周波巾パルス発生装置Info
- Publication number
- JPH0644703B2 JPH0644703B2 JP62256950A JP25695087A JPH0644703B2 JP H0644703 B2 JPH0644703 B2 JP H0644703B2 JP 62256950 A JP62256950 A JP 62256950A JP 25695087 A JP25695087 A JP 25695087A JP H0644703 B2 JPH0644703 B2 JP H0644703B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- frequency
- setting
- low frequency
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
本発明は商用周波数を逓降した可変低周波の巾パルスを
発生する装置に関するもので、 特に周波数やパルス巾をデジタル値で容易に、かつ精度
よく設定し得るようにした装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。また論理もしくはレベル“Ｈｉｇｈ”，“Ｌ
ｏｗ”は単に“Ｈ”，“Ｌ”と記すものとする。
発生する装置に関するもので、 特に周波数やパルス巾をデジタル値で容易に、かつ精度
よく設定し得るようにした装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。また論理もしくはレベル“Ｈｉｇｈ”，“Ｌ
ｏｗ”は単に“Ｈ”，“Ｌ”と記すものとする。
第３図は従来のこの種の低周波巾パルス発生装置の回路
例である。同図においては商用電源１の電圧をトランス
ＴＲを介しゼロクロス検出回路２に与えて商用電源周波
数の矩形波パルスとしての商用周波数パルスＦ０を得た
のち、該パルスＦ０をカウンタ回路３のクロック入力端
子ＣＫに入力する。カウンタ回路３は前記商用周波数パ
ルスＦ０を計数し、その計数値が周波数設定スイッチ４
によって設定され、このカウンタ回路３の端子Ｄに与え
られた数値と一致すると、一致信号としての低周波パル
スＦ１を出力する。 次にこの低周波パルスＦ１は単安定回路ＭＳにトリガパ
ルスとして与えられる。 これにより前記単安定回路ＭＳは自身に付設されたコン
デンサＣ１と抵抗Ｒ１で定まる期間、その出力Ｑを従来
の“Ｌ”レベルから“Ｈ”レベルに変えて保持し、同様
にその出力を従来の“Ｈ”レベルから“Ｌ”レベルに
変えて保持する。 なお前記出力の“Ｈ”→“Ｌ”への変化の信号はリセ
ット回路ＰＳを介してカウンタ回路３に与えられ、この
カウンタ回路３をリセットする。これによりカウンタ回
路３は再び前記の動作を始めから繰返す。 即ち第３図の回路は周波数設定スイッチ４で定まり、か
つ商用周波数を逓降してなる低周波数の巾パルスを発生
し、該巾パルスの時間巾はコンデンサＣ１，抵抗Ｒ１で
定められることになる。
例である。同図においては商用電源１の電圧をトランス
ＴＲを介しゼロクロス検出回路２に与えて商用電源周波
数の矩形波パルスとしての商用周波数パルスＦ０を得た
のち、該パルスＦ０をカウンタ回路３のクロック入力端
子ＣＫに入力する。カウンタ回路３は前記商用周波数パ
ルスＦ０を計数し、その計数値が周波数設定スイッチ４
によって設定され、このカウンタ回路３の端子Ｄに与え
られた数値と一致すると、一致信号としての低周波パル
スＦ１を出力する。 次にこの低周波パルスＦ１は単安定回路ＭＳにトリガパ
ルスとして与えられる。 これにより前記単安定回路ＭＳは自身に付設されたコン
デンサＣ１と抵抗Ｒ１で定まる期間、その出力Ｑを従来
の“Ｌ”レベルから“Ｈ”レベルに変えて保持し、同様
にその出力を従来の“Ｈ”レベルから“Ｌ”レベルに
変えて保持する。 なお前記出力の“Ｈ”→“Ｌ”への変化の信号はリセ
ット回路ＰＳを介してカウンタ回路３に与えられ、この
カウンタ回路３をリセットする。これによりカウンタ回
路３は再び前記の動作を始めから繰返す。 即ち第３図の回路は周波数設定スイッチ４で定まり、か
つ商用周波数を逓降してなる低周波数の巾パルスを発生
し、該巾パルスの時間巾はコンデンサＣ１，抵抗Ｒ１で
定められることになる。
しかしながら第３図のような装置では、次のような問題
点がある。第１に低周波パルスＦ１の周波数（逓降周波
数）が周波数設定スイッチ４の設定値に一致ないしは比
例しない。何となれば該逓降周波数は設定スイッチ４の
設定値の逆数に比例するためである。従って商用周波数
が60Hzの場合、逓降周波数１Hzを得るためには設定スイ
ッチ４の設定値を60に、同じく逓降周波数２Hzを得るた
めには設定スイッチ４の設定値を30に設定する必要があ
り、周波数設定スイッチ４の設定値の計算が煩わしく、
設定ミスを発生しやすい。 第２に設定スイッチ４の桁数により出力周波数が制限さ
れる、つまり３桁の場合は設定スイッチ４には１〜999
が設定データとなるが、出力周波数（逓降周波数）は60
Hz（１設定）〜0.06Hz(999設定)となり、従って0.01Hz
の出力が必要の場合は４桁が必要となるので汎用の設定
スイッチを使用することができない。 第３にパルス巾は単安定回路ＭＳのコンデンサＣＩと抵
抗Ｒ１の積で定まり、パルス巾の変更は抵抗Ｒ１を可変
抵抗として行われるため、パルス巾がコンデンサＣ１，
抵抗Ｒ１の値により制限を受ける。またその設定が波形
観測で確認しながら行われる方式のためパルス巾の設定
精度が悪い。 本発明の目的は周波数設定スイッチ４の設定値をＣＰＵ
により変換してカウンタ３に与え、またパルス巾をクロ
ックパルスの計数時間として定めるようにすることによ
り、周波数設定スイッチ４の設定値と出力周波数が一致
する利点があり、また設定スイッチの桁数に対し無関係
に必要出力周波数が設定でき、さらにパルス巾を波形観
測せず、必要なパルス巾を設定するスイッチで容易に設
定できるようにすることにある。
点がある。第１に低周波パルスＦ１の周波数（逓降周波
数）が周波数設定スイッチ４の設定値に一致ないしは比
例しない。何となれば該逓降周波数は設定スイッチ４の
設定値の逆数に比例するためである。従って商用周波数
が60Hzの場合、逓降周波数１Hzを得るためには設定スイ
ッチ４の設定値を60に、同じく逓降周波数２Hzを得るた
めには設定スイッチ４の設定値を30に設定する必要があ
り、周波数設定スイッチ４の設定値の計算が煩わしく、
設定ミスを発生しやすい。 第２に設定スイッチ４の桁数により出力周波数が制限さ
れる、つまり３桁の場合は設定スイッチ４には１〜999
が設定データとなるが、出力周波数（逓降周波数）は60
Hz（１設定）〜0.06Hz(999設定)となり、従って0.01Hz
の出力が必要の場合は４桁が必要となるので汎用の設定
スイッチを使用することができない。 第３にパルス巾は単安定回路ＭＳのコンデンサＣＩと抵
抗Ｒ１の積で定まり、パルス巾の変更は抵抗Ｒ１を可変
抵抗として行われるため、パルス巾がコンデンサＣ１，
抵抗Ｒ１の値により制限を受ける。またその設定が波形
観測で確認しながら行われる方式のためパルス巾の設定
精度が悪い。 本発明の目的は周波数設定スイッチ４の設定値をＣＰＵ
により変換してカウンタ３に与え、またパルス巾をクロ
ックパルスの計数時間として定めるようにすることによ
り、周波数設定スイッチ４の設定値と出力周波数が一致
する利点があり、また設定スイッチの桁数に対し無関係
に必要出力周波数が設定でき、さらにパルス巾を波形観
測せず、必要なパルス巾を設定するスイッチで容易に設
定できるようにすることにある。
前記の目的を達成するために本発明の装置は、『商用周
波数（パルスＦ０など）を（端子Ｄなどに与えられた）
第１の設定数だけ計数するごとにパルス（Ｆ１など、以
下低周波パルスという）を出力する動作を連続して繰返
す低周波パルス出力手段（カウンタ回路30など）を備え
た可変低周波巾パルス発生装置において、 前記低周波パルスの周波数に比例した数値を設定する周
波数設定手段（周波数設定スイッチ４など）と、 該数値を入力し、メモリ（ＲＯＭ８，９など）内のデー
タを参照して、この数値に対応する前記第１の設定数を
前記低周波パルス出力手段に与えるＣＰＵ（５など）
と、 所定周波数のクロックパルスを発生するクロックパルス
発生手段（基準クロック発生回路10など）と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定手段（パルス巾設定スイッチ71など）と、 前記低周波パルスの出力ごとに、該低周波パルスの出力
時点から前記クロックパルスを前記第２の設定数だけ計
数する迄の間、持続する巾パルスを出力する巾パルス出
力手段（フリップフロップ61，カウンタ回路31，ＡＮＤ
ゲートＡＧ１など）と、を備えた』ものとする。
波数（パルスＦ０など）を（端子Ｄなどに与えられた）
第１の設定数だけ計数するごとにパルス（Ｆ１など、以
下低周波パルスという）を出力する動作を連続して繰返
す低周波パルス出力手段（カウンタ回路30など）を備え
た可変低周波巾パルス発生装置において、 前記低周波パルスの周波数に比例した数値を設定する周
波数設定手段（周波数設定スイッチ４など）と、 該数値を入力し、メモリ（ＲＯＭ８，９など）内のデー
タを参照して、この数値に対応する前記第１の設定数を
前記低周波パルス出力手段に与えるＣＰＵ（５など）
と、 所定周波数のクロックパルスを発生するクロックパルス
発生手段（基準クロック発生回路10など）と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定手段（パルス巾設定スイッチ71など）と、 前記低周波パルスの出力ごとに、該低周波パルスの出力
時点から前記クロックパルスを前記第２の設定数だけ計
数する迄の間、持続する巾パルスを出力する巾パルス出
力手段（フリップフロップ61，カウンタ回路31，ＡＮＤ
ゲートＡＧ１など）と、を備えた』ものとする。
この発明は、出力周波数に対応する商用周波数パルスＦ
０の計数設定値を予めメモリに記憶させて置き、ＣＰＵ
に周波数設定スイッチの設定値を読込ませて、このＣＰ
Ｕから該設定スイッチデータに対応するメモリ内の計数
設定値をカウンタ回路３に与えて、出力周波数と周波数
設定スイッチの設定値との一致がとれる構成とするよう
にし、かつメモリ内のデータ変更により周波数設定スイ
ッチの桁数に無関係に出力周波数を設定できるようにし
て周波数設定スイッチに汎用性をもたせている。またパ
ルス巾については、基準発振素子を用いた基準クロック
とカウンタ回路およびパルス巾設定スイッチによりデジ
タルでパルス巾を任意に変化させるようにしたものであ
る。
０の計数設定値を予めメモリに記憶させて置き、ＣＰＵ
に周波数設定スイッチの設定値を読込ませて、このＣＰ
Ｕから該設定スイッチデータに対応するメモリ内の計数
設定値をカウンタ回路３に与えて、出力周波数と周波数
設定スイッチの設定値との一致がとれる構成とするよう
にし、かつメモリ内のデータ変更により周波数設定スイ
ッチの桁数に無関係に出力周波数を設定できるようにし
て周波数設定スイッチに汎用性をもたせている。またパ
ルス巾については、基準発振素子を用いた基準クロック
とカウンタ回路およびパルス巾設定スイッチによりデジ
タルでパルス巾を任意に変化させるようにしたものであ
る。
第１図は本発明の一実施例としての要部構成を示す回路
図で第３図に対応するものであり、第２図は第１図の動
作説明用のタイムチャートである。 第１図において、商用電源１の電圧（第２図(1)）をゼ
ロクロス検出回路２を介して商用周波数パルスＦ０（第
２図(2)）としたうえ、このパルスＦ０をカウンタ回路
３（30）に与えて計数させる点は第３図と同様である
が、第１図の第３図に対する相違点は、前記カウンタ回
路30の端子Ｄへの計数設定値の入力を周波数設定スイッ
チ４を用いて直接行うのでなく、ＣＰＵ５を介して行う
ようにした点と、カウンタ回路30からの出力パルス（低
周波パルス）Ｆ１をトリガ信号（クロック信号）として
順次巾パルスＰ（Ｐ１〜Ｐ５）を出力する回路を、フリ
ップフロップ６（61〜65），カウンタ回路３（31〜3
5），パルス巾設定スイッチ７（71〜７５），基準クロ
ック発生回路10，ＡＮＤゲートＡＧ１〜ＡＧ５で構成し
た点である。 第１図中のＲＯＭデータＤＴ１，ＤＴ２はそれぞれＣＰ
Ｕ５に付設されたＲＯＭ８，９内の設定データの例を示
し、ＲＯＭデータＤＴ１のアドレス１，２，３，４，…
…番地における60，30，20，15……の設定データはそれ
ぞれ１，２，３，４……各Hzの低周波パルスＦ１に対応
する計数設定値である。同様にＲＯＭデータＤＴ２のア
ドレス，１，２，３，４……番地における600,300,200,
150,……の設定データはそれぞれ0.1，0.2，0.3，0.4，
……各Hzの低周波パルスＦ１に対応する計数設定値であ
る。 ＣＰＵ５は周波数設定スイッチ４の周波数設定値（この
例では10進２桁とする）を読込み、該周波数設定値に対
応する計数設定値をＲＯＭ８，または９から求めてカウ
ンタ回路30の計数設定値入力端子Ｄに与えるものであ
る。従って例えばＲＯＭ８を参照するように予め図外の
設定手段で指定したうえ、周波数設定スイッチ４の設定
値を１または３としたとすればＣＰＵ５はＲＯＭ８の１
番地または３番地の設定データ60または20をカウンタ回
路30に与え、該カウンタ回路30は１Hzまたは３HZの低周
波パルスＦ１を出力する。 もしこのときＲＯＭ９を参照するように設定したときは
ＣＰＵ５はＲＯＭ９の１番地または３番地の設定データ
600 または200 をカウンタ回路30に与え、該カウンタ回
路30は0.1 Hzまたは0.3 Hzの低周波パルスＦ１を出力す
る。即ち低周波パルスＦ１の周波数と周波数設定スイッ
チ４の設定値とは比例関係あり、設定が判りやすく設定
ミスを生ずる惧れが少ない。 このようにしてこの例ではＲＯＭデータＤＴ１により１
Hz〜60Hz、同じくＤＴ２により0.1 Hz〜9.9 Hzの低周波
パルスＦ１が得られるようになっている。 次に巾パルス出力回路の動作を述べる。低周波出力パル
スＦ１はフリップフロップ61のクロック入力端子ＣＫに
入力され、該フリップフロップ61の出力Ｑは“Ｌ”から
“Ｈ”，同出力は“Ｈ”から“Ｌ”となる。 これにより新たに“Ｈ”の前記出力Ｑを入力するＡＮＤ
ゲートＡＧ１のゲードが開かれて基準クロック発生回路
10のクロックパルス10ａがカウンタ回路31のクロック入
力端子ＣＫに入力され、カウンタ回路31はこのクロック
パルス10ａの計数を開始する。 また新たな“Ｌ”の前記出力はリセット回路ＰＳを介
してカウンタ回路30をリセットし、カウンタ回路30は再
び始めから商用周波数パルスＦ０の計数を開始する。 さて前記カウンタ回路31の計数値がパルス巾設定スイッ
チ71より該カウンタ回路31の端子Ｄに入力された計数設
定値に達すると、このカウンタ回路31は一致パルスをそ
の端子ＵＤから出力する。この一致パルスはフリップフ
ロップ61のリセット端子に与えられフリップフロップ61
の出力Ｑは“Ｌ”，同出力は“Ｈ”の状態に戻る。こ
のリセット時の出力Ｑの“Ｈ”→“Ｌ”の変化によっ
て、ＡＮＤゲートＡＧ１のゲートは閉じ、カウンタ回路
31は計数動作を停止すると同時に、この出力Ｑをクロッ
ク入力端子ＣＫに入力する次段のフリップフロップ62の
出力Ｑが新たに“Ｈ”となり、次段のカウンタ回路32は
前記カウンタ回路31と同様に計数動作を開始する。 このようにしてフリップフロップ62〜65の動作が前記フ
リップフロップ61と同様に順次繰返され、結果としてフ
リップフロップ61，62，64，65，の各出力端子Ｑの出力
信号としての巾パルス出力Ｐ（Ｐ１，Ｐ２，Ｐ４，Ｐ
５）は第２図(3)〜(6)のようになる。ここでｔ１〜ｔ５
の各時間巾はそれぞれパルス巾設定スイッチ71〜75の設
定値に比例している。
図で第３図に対応するものであり、第２図は第１図の動
作説明用のタイムチャートである。 第１図において、商用電源１の電圧（第２図(1)）をゼ
ロクロス検出回路２を介して商用周波数パルスＦ０（第
２図(2)）としたうえ、このパルスＦ０をカウンタ回路
３（30）に与えて計数させる点は第３図と同様である
が、第１図の第３図に対する相違点は、前記カウンタ回
路30の端子Ｄへの計数設定値の入力を周波数設定スイッ
チ４を用いて直接行うのでなく、ＣＰＵ５を介して行う
ようにした点と、カウンタ回路30からの出力パルス（低
周波パルス）Ｆ１をトリガ信号（クロック信号）として
順次巾パルスＰ（Ｐ１〜Ｐ５）を出力する回路を、フリ
ップフロップ６（61〜65），カウンタ回路３（31〜3
5），パルス巾設定スイッチ７（71〜７５），基準クロ
ック発生回路10，ＡＮＤゲートＡＧ１〜ＡＧ５で構成し
た点である。 第１図中のＲＯＭデータＤＴ１，ＤＴ２はそれぞれＣＰ
Ｕ５に付設されたＲＯＭ８，９内の設定データの例を示
し、ＲＯＭデータＤＴ１のアドレス１，２，３，４，…
…番地における60，30，20，15……の設定データはそれ
ぞれ１，２，３，４……各Hzの低周波パルスＦ１に対応
する計数設定値である。同様にＲＯＭデータＤＴ２のア
ドレス，１，２，３，４……番地における600,300,200,
150,……の設定データはそれぞれ0.1，0.2，0.3，0.4，
……各Hzの低周波パルスＦ１に対応する計数設定値であ
る。 ＣＰＵ５は周波数設定スイッチ４の周波数設定値（この
例では10進２桁とする）を読込み、該周波数設定値に対
応する計数設定値をＲＯＭ８，または９から求めてカウ
ンタ回路30の計数設定値入力端子Ｄに与えるものであ
る。従って例えばＲＯＭ８を参照するように予め図外の
設定手段で指定したうえ、周波数設定スイッチ４の設定
値を１または３としたとすればＣＰＵ５はＲＯＭ８の１
番地または３番地の設定データ60または20をカウンタ回
路30に与え、該カウンタ回路30は１Hzまたは３HZの低周
波パルスＦ１を出力する。 もしこのときＲＯＭ９を参照するように設定したときは
ＣＰＵ５はＲＯＭ９の１番地または３番地の設定データ
600 または200 をカウンタ回路30に与え、該カウンタ回
路30は0.1 Hzまたは0.3 Hzの低周波パルスＦ１を出力す
る。即ち低周波パルスＦ１の周波数と周波数設定スイッ
チ４の設定値とは比例関係あり、設定が判りやすく設定
ミスを生ずる惧れが少ない。 このようにしてこの例ではＲＯＭデータＤＴ１により１
Hz〜60Hz、同じくＤＴ２により0.1 Hz〜9.9 Hzの低周波
パルスＦ１が得られるようになっている。 次に巾パルス出力回路の動作を述べる。低周波出力パル
スＦ１はフリップフロップ61のクロック入力端子ＣＫに
入力され、該フリップフロップ61の出力Ｑは“Ｌ”から
“Ｈ”，同出力は“Ｈ”から“Ｌ”となる。 これにより新たに“Ｈ”の前記出力Ｑを入力するＡＮＤ
ゲートＡＧ１のゲードが開かれて基準クロック発生回路
10のクロックパルス10ａがカウンタ回路31のクロック入
力端子ＣＫに入力され、カウンタ回路31はこのクロック
パルス10ａの計数を開始する。 また新たな“Ｌ”の前記出力はリセット回路ＰＳを介
してカウンタ回路30をリセットし、カウンタ回路30は再
び始めから商用周波数パルスＦ０の計数を開始する。 さて前記カウンタ回路31の計数値がパルス巾設定スイッ
チ71より該カウンタ回路31の端子Ｄに入力された計数設
定値に達すると、このカウンタ回路31は一致パルスをそ
の端子ＵＤから出力する。この一致パルスはフリップフ
ロップ61のリセット端子に与えられフリップフロップ61
の出力Ｑは“Ｌ”，同出力は“Ｈ”の状態に戻る。こ
のリセット時の出力Ｑの“Ｈ”→“Ｌ”の変化によっ
て、ＡＮＤゲートＡＧ１のゲートは閉じ、カウンタ回路
31は計数動作を停止すると同時に、この出力Ｑをクロッ
ク入力端子ＣＫに入力する次段のフリップフロップ62の
出力Ｑが新たに“Ｈ”となり、次段のカウンタ回路32は
前記カウンタ回路31と同様に計数動作を開始する。 このようにしてフリップフロップ62〜65の動作が前記フ
リップフロップ61と同様に順次繰返され、結果としてフ
リップフロップ61，62，64，65，の各出力端子Ｑの出力
信号としての巾パルス出力Ｐ（Ｐ１，Ｐ２，Ｐ４，Ｐ
５）は第２図(3)〜(6)のようになる。ここでｔ１〜ｔ５
の各時間巾はそれぞれパルス巾設定スイッチ71〜75の設
定値に比例している。
本発明によれば商用周波数パルスＦ０を端子Ｄに与えら
れた第１の設定数だけ計数するごとにパルス（以下低周
波パルスという）Ｆ１を出力する動作を連続して繰返す
カウンタ回路30を備えた可変低周波巾パルス発生装置に
おいて、 前記低周波パルスＦ１の周波数に比例した数値を設定す
る周波数設定スイッチ４と、 該数値を入力し、ＲＯＭ８，９内のデータを参照して、
この数値に対応する前記第１の設定数を前記カウンタ回
路30に与えるＣＰＵ５と、 所定周波数のクロックパルス10ａを発生する基準クロッ
ク発生回路10と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定スイッチ71と、 前記低周波パルスＦ１の出力ごとに、該低周波パルスＦ
１の出力時点から前記クロックパルスを前記第２の設定
数だけ計数する迄の間、持続する巾パルスを出力するフ
リッププロップ61，カウンタ回路31，ＡＮＤゲートＡＧ
１と、を備えることとしたので、周波数設定スイッチ４
の設定値と出力周波数（巾パルス出力Ｐの周波数）が一
致し、周波数設定スイッチの操作性向上や設定ミスの低
減が計れるうえ、必要に応じ出力周波数はＲＯＭデータ
により容易に変更可能である。またパルス巾がデジタル
設定されるため設定精度を向上することができる。
れた第１の設定数だけ計数するごとにパルス（以下低周
波パルスという）Ｆ１を出力する動作を連続して繰返す
カウンタ回路30を備えた可変低周波巾パルス発生装置に
おいて、 前記低周波パルスＦ１の周波数に比例した数値を設定す
る周波数設定スイッチ４と、 該数値を入力し、ＲＯＭ８，９内のデータを参照して、
この数値に対応する前記第１の設定数を前記カウンタ回
路30に与えるＣＰＵ５と、 所定周波数のクロックパルス10ａを発生する基準クロッ
ク発生回路10と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定スイッチ71と、 前記低周波パルスＦ１の出力ごとに、該低周波パルスＦ
１の出力時点から前記クロックパルスを前記第２の設定
数だけ計数する迄の間、持続する巾パルスを出力するフ
リッププロップ61，カウンタ回路31，ＡＮＤゲートＡＧ
１と、を備えることとしたので、周波数設定スイッチ４
の設定値と出力周波数（巾パルス出力Ｐの周波数）が一
致し、周波数設定スイッチの操作性向上や設定ミスの低
減が計れるうえ、必要に応じ出力周波数はＲＯＭデータ
により容易に変更可能である。またパルス巾がデジタル
設定されるため設定精度を向上することができる。
第１図は本発明の一実施例としての要部構成を示す回路
図，第２図は第１図の動作説明用のタイムチャート、第
３図は第１図に対応する従来の回路図である。 １：商用電源、２：ゼロクロス検出回路、３（30〜3
5）：カウンタ回路、４：周波数設定スイッチ、５：Ｃ
ＰＵ、６（61〜65）：フリップフロップ、７：（71〜7
5）：パルス巾設定スイッチ、８，９：ＲＯＭ、ＡＧ１
〜ＡＧ５：ＡＮＤゲート、10：基準クロック発生回路、
Ｆ０：商用周波数パルス、Ｆ１：低周波パルス、Ｐ（Ｐ
１〜Ｐ５）：巾パルス出力。
図，第２図は第１図の動作説明用のタイムチャート、第
３図は第１図に対応する従来の回路図である。 １：商用電源、２：ゼロクロス検出回路、３（30〜3
5）：カウンタ回路、４：周波数設定スイッチ、５：Ｃ
ＰＵ、６（61〜65）：フリップフロップ、７：（71〜7
5）：パルス巾設定スイッチ、８，９：ＲＯＭ、ＡＧ１
〜ＡＧ５：ＡＮＤゲート、10：基準クロック発生回路、
Ｆ０：商用周波数パルス、Ｆ１：低周波パルス、Ｐ（Ｐ
１〜Ｐ５）：巾パルス出力。
Claims (1)
- 【請求項１】商用周波数を第１の設定数だけ計数するご
とにパルス（以下低周波パルスという）を出力する動作
を連続して繰返す低周波パルス出力手段を備えた可変低
周波巾パルス発生装置において、 前記低周波パルスの周波数に比例した数値を設定する周
波数設定手段と、 該数値を入力し、メモリ内のデータを参照して、この数
値に対応する前記第１の設定数を前記低周波パルス出力
手段に与えるＣＰＵと、 所定周波数のクロックパルスを発生するクロックパルス
発生手段と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定手段と、 前記低周波パルスの出力ごとに、該低周波パルスの出力
時点から前記クロックパルスを前記第２の設定数だけ計
数する迄の間、持続する巾パルスを出力する巾パルス出
力手段と、を備えたことを特徴とする可変低周波巾パル
ス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256950A JPH0644703B2 (ja) | 1987-10-12 | 1987-10-12 | 可変低周波巾パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256950A JPH0644703B2 (ja) | 1987-10-12 | 1987-10-12 | 可変低周波巾パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0199313A JPH0199313A (ja) | 1989-04-18 |
| JPH0644703B2 true JPH0644703B2 (ja) | 1994-06-08 |
Family
ID=17299615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256950A Expired - Lifetime JPH0644703B2 (ja) | 1987-10-12 | 1987-10-12 | 可変低周波巾パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644703B2 (ja) |
-
1987
- 1987-10-12 JP JP62256950A patent/JPH0644703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0199313A (ja) | 1989-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3909714A (en) | Frequency measuring circuit | |
| JPH0644703B2 (ja) | 可変低周波巾パルス発生装置 | |
| EP0251528B1 (en) | Digital peak-hold circuit | |
| JPH0217415A (ja) | インクリメント型発信器の信号の評価方法および装置 | |
| US3746891A (en) | Digitally controlled sine wave generator | |
| JPH0831001B2 (ja) | マイクロコンピュータ | |
| JPS5811340U (ja) | 任意周波数発生装置 | |
| CN210690617U (zh) | 一种发动机转速监控电路 | |
| JP2742642B2 (ja) | 発振同期型周波数等変化測定法及びその装置 | |
| CN223390066U (zh) | 一种信号发生器 | |
| US4324166A (en) | Tuning device for musical instruments | |
| JP3020533B2 (ja) | 水晶発振器の周波数調整装置 | |
| JPS5937618B2 (ja) | クロツク発生装置 | |
| JPH03155219A (ja) | パルス出力発生方法 | |
| SU1742812A1 (ru) | Указатель экстремума | |
| JPS6012353Y2 (ja) | 時間基準信号発生器における周波数調整装置 | |
| JPH0450664Y2 (ja) | ||
| JPS5812155Y2 (ja) | 時限パルス発生装置 | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| SU571891A1 (ru) | Устройство задержки | |
| KR950001633Y1 (ko) | 정현파 발생회로 | |
| JPS586446U (ja) | 周波数発生装置 | |
| CN105223872B (zh) | 一种电气终端控制板用方波发生器 | |
| SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU711494A1 (ru) | Устройство дл измерени емкости конденсаторов |