JPH0199313A - 可変低周波巾パルス発生装置 - Google Patents
可変低周波巾パルス発生装置Info
- Publication number
- JPH0199313A JPH0199313A JP62256950A JP25695087A JPH0199313A JP H0199313 A JPH0199313 A JP H0199313A JP 62256950 A JP62256950 A JP 62256950A JP 25695087 A JP25695087 A JP 25695087A JP H0199313 A JPH0199313 A JP H0199313A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- frequency
- setting
- low frequency
- setting switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は商用周波数を逓降した可変低周波の巾パルスを
発生する装置に関するもので、特に周波数やパルス巾を
デジタル値で容易に、かつ精度よく設定し得るようにし
た装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。また論理もしくはレベル“Ｈｉｇｈ”、”Ｌ
ｏｗ”は単に１１ ＨＩＩ 、 ＩＩ Ｌ”と記すも
のとする。
発生する装置に関するもので、特に周波数やパルス巾を
デジタル値で容易に、かつ精度よく設定し得るようにし
た装置に関する。 なお以下各図において同一の符号は同一もしくは相当部
分を示す。また論理もしくはレベル“Ｈｉｇｈ”、”Ｌ
ｏｗ”は単に１１ ＨＩＩ 、 ＩＩ Ｌ”と記すも
のとする。
第３図は従来のこの種の低周波中パルス発生装置の回路
例である。同図においては商用電源１の電圧をトランス
ＴＲを介しゼロクロス検出回路２に与えて商用電源周波
数の矩形波共ルスとしての商用周波数パルスＦＯを得た
のち、該パルスＦＯをカウンタ回路３のクロック入力端
子ＣＫに入力する。カウンタ回路３は前記商用周波数パ
ルスＦＯを計数し、その計数値が周波数設定スイッチ４
によって設定され、このカウンタ回路３の端子りに与え
られた数値と一致すると、一致信号としての低周波パル
スＦ１を出力する。 次にこの低周波パルスＦ１は単安定回路ＭＳにトリガパ
ルスとして与えられる。 これにより前記単安定回路ＭＳは自身に付設されたコン
デンサＣ１と抵抗Ｒ１で定まる期間、その出力Ｑを従来
の“Ｌ”レベルから“ＨＴルベルに変えて保持し、同様
にその出力頁を従来の“Ｈ”レベルから″Ｌルベルに変
えて保持する。 なお前記出力頁の“Ｈ”→“Ｌ”への変化の信号はリセ
ット回路ＰＳを介してカウンタ回路３に与えられ、この
カウンタ回路３をリセットする。 これによりカウンタ回路３は再び前記の動作を始めから
繰返す。 即ち第３図の回路は周波数設定スイッチ４で定まり、か
つ商用周波数を逓降してなる低周波数の巾パルスを発生
し、該巾パルスの時間巾はコンデンサＣＩ、抵抗Ｒ１で
定められることになる。
例である。同図においては商用電源１の電圧をトランス
ＴＲを介しゼロクロス検出回路２に与えて商用電源周波
数の矩形波共ルスとしての商用周波数パルスＦＯを得た
のち、該パルスＦＯをカウンタ回路３のクロック入力端
子ＣＫに入力する。カウンタ回路３は前記商用周波数パ
ルスＦＯを計数し、その計数値が周波数設定スイッチ４
によって設定され、このカウンタ回路３の端子りに与え
られた数値と一致すると、一致信号としての低周波パル
スＦ１を出力する。 次にこの低周波パルスＦ１は単安定回路ＭＳにトリガパ
ルスとして与えられる。 これにより前記単安定回路ＭＳは自身に付設されたコン
デンサＣ１と抵抗Ｒ１で定まる期間、その出力Ｑを従来
の“Ｌ”レベルから“ＨＴルベルに変えて保持し、同様
にその出力頁を従来の“Ｈ”レベルから″Ｌルベルに変
えて保持する。 なお前記出力頁の“Ｈ”→“Ｌ”への変化の信号はリセ
ット回路ＰＳを介してカウンタ回路３に与えられ、この
カウンタ回路３をリセットする。 これによりカウンタ回路３は再び前記の動作を始めから
繰返す。 即ち第３図の回路は周波数設定スイッチ４で定まり、か
つ商用周波数を逓降してなる低周波数の巾パルスを発生
し、該巾パルスの時間巾はコンデンサＣＩ、抵抗Ｒ１で
定められることになる。
しかしながら第３図のような装置では、次のような問題
点がある。第１に低周波パルスＦ１の周波数（逓降周波
数）が周波数設定スイッチ４の設定値に一致ないしは比
例しない。何となれば該逓降周波数は設定スイッチ４の
設定値の逆数に比例するためである。従って商用周波数
が６０七の場合、逓降周波数ＩＨｚを得るためには設定
スイッチ４の設定値を６０に、同じく逓降周波数２七を
得るためには設定スイッチ４の設定値を３０に設定する
必要があり、周波数設定スイッチ４の設定値の計算が煩
わしく、設定ミスを発生しやすい。 第２に設定スイッチ４の桁数により出力周波数が制限さ
れる、つまり３桁の場合は設定スイッチ４には１〜９９
９が設定データとなるが、出力周波数（逓降周波数）は
６０七（１設定）〜０．０６七（９９９設定）となり、
従って０．０ＩＨｚの出力が必要の場合は４桁が必要と
なるので汎用の設定スイッチを使用することができない
。 第３にパルス巾は単安定回路ＭＳのコンデンサＣＩと抵
抗Ｒ１の積で定まり、パルス巾の変更は抵抗Ｒ１を可変
抵抗として行われるため、パルス巾がコンデンサＣ１，
抵抗Ｒ１の値により制限を受ける。またその設定が波形
観測で確認しながら行われる方式のためパルス巾の設定
精度が悪い。 本発明の目的は周波数設定スイッチ４の設定値をＣＰＵ
により変換してカウンタ３に与え、またパルス巾をクロ
ックパルスの計数時間として定めるようにすることによ
り、周波数設定スイッチ４の設定値と出力周波数が一致
する利点があり、また設定スイッチの桁数に対し無関係
に必要出力周波数が設定でき、さらにパルス巾を波形観
測せず、必要なパルス巾を設定するスイッチで容易に設
定できるようにすることにある。
点がある。第１に低周波パルスＦ１の周波数（逓降周波
数）が周波数設定スイッチ４の設定値に一致ないしは比
例しない。何となれば該逓降周波数は設定スイッチ４の
設定値の逆数に比例するためである。従って商用周波数
が６０七の場合、逓降周波数ＩＨｚを得るためには設定
スイッチ４の設定値を６０に、同じく逓降周波数２七を
得るためには設定スイッチ４の設定値を３０に設定する
必要があり、周波数設定スイッチ４の設定値の計算が煩
わしく、設定ミスを発生しやすい。 第２に設定スイッチ４の桁数により出力周波数が制限さ
れる、つまり３桁の場合は設定スイッチ４には１〜９９
９が設定データとなるが、出力周波数（逓降周波数）は
６０七（１設定）〜０．０６七（９９９設定）となり、
従って０．０ＩＨｚの出力が必要の場合は４桁が必要と
なるので汎用の設定スイッチを使用することができない
。 第３にパルス巾は単安定回路ＭＳのコンデンサＣＩと抵
抗Ｒ１の積で定まり、パルス巾の変更は抵抗Ｒ１を可変
抵抗として行われるため、パルス巾がコンデンサＣ１，
抵抗Ｒ１の値により制限を受ける。またその設定が波形
観測で確認しながら行われる方式のためパルス巾の設定
精度が悪い。 本発明の目的は周波数設定スイッチ４の設定値をＣＰＵ
により変換してカウンタ３に与え、またパルス巾をクロ
ックパルスの計数時間として定めるようにすることによ
り、周波数設定スイッチ４の設定値と出力周波数が一致
する利点があり、また設定スイッチの桁数に対し無関係
に必要出力周波数が設定でき、さらにパルス巾を波形観
測せず、必要なパルス巾を設定するスイッチで容易に設
定できるようにすることにある。
前記の目的を達成するために本発明の装置は、「商用周
波数（パルスＦＯなと）を（端子りなどに与えられた）
第１の設定数だけ計数するごとにパルス（Ｆｌなど、以
下低周波パルスという）を出力する動作を連続して繰返
す低周波パルス出力手段（カウンタ回路３０など）を備
えた可変低周波中パルス発生装置において、 前記低周波パルスの周波数に比例した数値を設定する周
波数設定手段（周波数設定スイッチ４など）と、 該数値を入力し、メモリ（ＲＯＭ８．９など）内のデー
タを参照して、この数値に対応する前記第１の設定数を
前記・低周波パルス出力手段に与えるＣＰＵ （５など
）と、 所定周波数のクロックパルスを発生するクロックパルス
発生手段（基準クロック発生回路ｌＯなど）と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定手段（パルス巾設定スイッチ７１など）と、 前記低周波パルスの出力ごとに、該低周波パルスの出力
時点から前記クロックパルスを前記第２の設定数だけ計
数する迄の間、持続する巾パルスを出力する巾パルス出
力手段（フリップフロップ６１、カウンタ回路３１．Ａ
ＮＤゲートＡＣ１など）と、を備えた１ものとする。
波数（パルスＦＯなと）を（端子りなどに与えられた）
第１の設定数だけ計数するごとにパルス（Ｆｌなど、以
下低周波パルスという）を出力する動作を連続して繰返
す低周波パルス出力手段（カウンタ回路３０など）を備
えた可変低周波中パルス発生装置において、 前記低周波パルスの周波数に比例した数値を設定する周
波数設定手段（周波数設定スイッチ４など）と、 該数値を入力し、メモリ（ＲＯＭ８．９など）内のデー
タを参照して、この数値に対応する前記第１の設定数を
前記・低周波パルス出力手段に与えるＣＰＵ （５など
）と、 所定周波数のクロックパルスを発生するクロックパルス
発生手段（基準クロック発生回路ｌＯなど）と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定手段（パルス巾設定スイッチ７１など）と、 前記低周波パルスの出力ごとに、該低周波パルスの出力
時点から前記クロックパルスを前記第２の設定数だけ計
数する迄の間、持続する巾パルスを出力する巾パルス出
力手段（フリップフロップ６１、カウンタ回路３１．Ａ
ＮＤゲートＡＣ１など）と、を備えた１ものとする。
この発明は、出力周波数に対応する商用周波数パルスＦ
Ｏの計数設定値を予めメモリに記憶させて置き、ＣＰＵ
に周波数設定スイッチの設定値を読込ませて、このＣＰ
Ｕから該設定スイッチデータに対応するメモリ内の計数
設定値をカウンタ回路３に与えて、出力周波数と周波数
設定スイッチの設定値との一致がとれる構成とするよう
にし、かつメモリ内のデータ変更により周波数設定スイ
ッチの桁数に無関係に出力周波数を設定できるようにし
て周波数設定スイッチに汎用性をもたせている。またパ
ルス中については、基準発振素子を用いた基準クロック
とカウンタ回路およびパルス巾設定スイッチによりデジ
タルでパルス中を任意に変化させるようにしたものであ
る。
Ｏの計数設定値を予めメモリに記憶させて置き、ＣＰＵ
に周波数設定スイッチの設定値を読込ませて、このＣＰ
Ｕから該設定スイッチデータに対応するメモリ内の計数
設定値をカウンタ回路３に与えて、出力周波数と周波数
設定スイッチの設定値との一致がとれる構成とするよう
にし、かつメモリ内のデータ変更により周波数設定スイ
ッチの桁数に無関係に出力周波数を設定できるようにし
て周波数設定スイッチに汎用性をもたせている。またパ
ルス中については、基準発振素子を用いた基準クロック
とカウンタ回路およびパルス巾設定スイッチによりデジ
タルでパルス中を任意に変化させるようにしたものであ
る。
第１図は本発明の一実施例としての要部構成を示す回路
図で第３図に対応するものであり、第２図は第１図の動
作説明用のタイムチャートである。 第１図において、商用電源１の電圧（第２図（１））を
ゼロクロス検出回路２を介して商用周波数パルスＦＯ（
第２図（２））としたうえ、このパルスＦＯをカウンタ
回路３ （３０）に与えて計数させる点は第３図と同様
であるが、第１図の第３図に対する相違点は、前記カウ
ンタ回路３０の端子りへの計数設定値の入力を周波数設
定スイッチ４を用いて直接行うのでなく、ＣＰＵ５を介
して行うようにした点と、カウンタ回路３０からの出力
パルス（低周疲パルス）Ｆｌをトリガ信号（クロック信
号）として順次中パルスＰ（Ｐｉ〜Ｐ５）を出力する回
路を、フリップフロップ６（６１〜６５）、カウンタ回
路３（３１〜３５）、パルス巾設定スイッチ７（７１〜
７５）、基準クロック発生回路１０．ＡＮＤゲー）ＡＧ
Ｉ〜ＡＧ５で構成した点である。 第１図中のＲＯＭデータＤＴＩ、ＤＴ２はそれぞれＣＰ
Ｕ５に付設されたＲＯＭ８．９内の設定データの例を示
し、ＲＯＭデータＤＴＩのアドレス１，２，３．４．−
・番地における６０．３０．２０゜１５・−の設定デー
タはそれぞれ１．２，３．４・−各々の低周波パルスＦ
１に対応する計数設定値である。同様にＲＯＭデータＤ
Ｔ２のアドレス、１゜２．３．４−・・・番地における
６００，３００，２００，１５０．−の設定データはそ
れぞれ０．１．０．２．０．３．０．４．・−・・各々
の低周波パルスＦ１に対応する計数設定値である。 ＣＰＵ５は周波数設定スイッチ４の周波数設定値（この
例では１０進２桁とする）を読込み、該周波数設定値に
対応する計数設定値をＲＯＭ８．または９から求めてカ
ウンタ回路３０の計数設定値入力端子りに与えるもので
ある。従って例えばＲＯＭ８を参照するように予め図外
の設定手段で指定したうえ、周波数設定スイッチ４の設
定値を１または３としたとすればＣＰＵ５はＲＯＭ８の
１番地または３番地の設定データ６０または２０をカウ
ンタ回路３０に与え、該カウンタ回路３０は１七または
３Ｈ２の低周波パルスＦ１を出力する。 もしこのときＲＯＭ９を参照するように指定したときは
ＣＰＵ５はＲＯＭ９の１番地または３番地の設定データ
６００または２００をカウンタ回路３０に与え、該カウ
ンタ回路３０は０．１＆または０．３ Ｈｚの低周波パ
ルスＦ１を出力する。即ち低周波パルスＦ１の周波数と
周波数設定スイッチ４の設定値とは比例関係あり、設定
が判りやすく設定ミスを生ずる慣れが少ない。 このようにしてこの例ではＲＯＭデータＤＴＩによ−リ
１翫〜６〇七、同じ（ＤＴ２により０．１七〜９．９七
の低周波パルスＦ１が得られるようになっている。 次に巾パルス出力回路の動作を述べる。低周波出力パル
スＦ１はフリップフロップ６１のクロック入力端子ＣＫ
に入力され、該フリップフロップ６１の出力Ｑは“Ｌ”
から“Ｈ”、同出力頁は“Ｈ”から“Ｌ ＩＩとなる。 これにより新たにＨ”の前記出力Ｑを入力するＡＮＤゲ
ー）ＡＧＩのゲートが開かれて基準クロック発生回路１
０のクロックパルスｌＯａがカウンタ回路３１のクロッ
ク入力端子ＣＫに入力され、カウンタ回路３１はこのク
ロックパルス１０ａの計数を開始する。 また新たな“Ｌ”の前記出力頁はリセット回路ＰＳを介
してカウンタ回路３ｏをリセットし、カウンタ回路３０
は再び始めから商用周波数パルスＦＯの計数を開始する
。 さて前記カウンタ回路３１の計数値がパルス巾設定スイ
ッチ７１より該カウンタ回路３１の端子りに入力された
計数設定値に達すると、このカウンタ回路３１は一致パ
ルスをその端子ＵＤから出力する。 この一致パルスはフリップフロップ６エのリセット端子
に与えられフリップフロップ６１の出力Ｑは“ｌ Ｌ
Ｉ＋、同出力頁はＨ゛′の状態に戻る。このリセット時
の出力Ｑの“Ｈ”→“Ｌ １１の変化によって、ＡＮＤ
ゲートＡＧＩのゲートは閉じ、カウンタ回路３１は計数
動作を停止すると同時に、この出力Ｑをクロック入力端
子ＣＫに入力する次段のフリップフロップ６２の出力Ｑ
が新たに“Ｈ′“となり、次段のカウンタ回路３２は前
記カウンタ回路３１と同様に計数動作を開始する。 このようにしてフリップフロップ６２〜６５の動作が前
記フリップフロップ６１と同様に順次繰返され、結果と
してフリップフロップ６１．６２．６４．６５． の各
出力端子Ｑの出力信号としての巾パルス出力Ｐ（ＰＩ、
Ｐ２．Ｐ４．Ｐ５）は第２図（３）〜（６）のようにな
る。ここでｔ１〜ｔ５の各時間巾はそれぞれパルス巾設
定スイッチ７１〜７５の設定値に比例している。
図で第３図に対応するものであり、第２図は第１図の動
作説明用のタイムチャートである。 第１図において、商用電源１の電圧（第２図（１））を
ゼロクロス検出回路２を介して商用周波数パルスＦＯ（
第２図（２））としたうえ、このパルスＦＯをカウンタ
回路３ （３０）に与えて計数させる点は第３図と同様
であるが、第１図の第３図に対する相違点は、前記カウ
ンタ回路３０の端子りへの計数設定値の入力を周波数設
定スイッチ４を用いて直接行うのでなく、ＣＰＵ５を介
して行うようにした点と、カウンタ回路３０からの出力
パルス（低周疲パルス）Ｆｌをトリガ信号（クロック信
号）として順次中パルスＰ（Ｐｉ〜Ｐ５）を出力する回
路を、フリップフロップ６（６１〜６５）、カウンタ回
路３（３１〜３５）、パルス巾設定スイッチ７（７１〜
７５）、基準クロック発生回路１０．ＡＮＤゲー）ＡＧ
Ｉ〜ＡＧ５で構成した点である。 第１図中のＲＯＭデータＤＴＩ、ＤＴ２はそれぞれＣＰ
Ｕ５に付設されたＲＯＭ８．９内の設定データの例を示
し、ＲＯＭデータＤＴＩのアドレス１，２，３．４．−
・番地における６０．３０．２０゜１５・−の設定デー
タはそれぞれ１．２，３．４・−各々の低周波パルスＦ
１に対応する計数設定値である。同様にＲＯＭデータＤ
Ｔ２のアドレス、１゜２．３．４−・・・番地における
６００，３００，２００，１５０．−の設定データはそ
れぞれ０．１．０．２．０．３．０．４．・−・・各々
の低周波パルスＦ１に対応する計数設定値である。 ＣＰＵ５は周波数設定スイッチ４の周波数設定値（この
例では１０進２桁とする）を読込み、該周波数設定値に
対応する計数設定値をＲＯＭ８．または９から求めてカ
ウンタ回路３０の計数設定値入力端子りに与えるもので
ある。従って例えばＲＯＭ８を参照するように予め図外
の設定手段で指定したうえ、周波数設定スイッチ４の設
定値を１または３としたとすればＣＰＵ５はＲＯＭ８の
１番地または３番地の設定データ６０または２０をカウ
ンタ回路３０に与え、該カウンタ回路３０は１七または
３Ｈ２の低周波パルスＦ１を出力する。 もしこのときＲＯＭ９を参照するように指定したときは
ＣＰＵ５はＲＯＭ９の１番地または３番地の設定データ
６００または２００をカウンタ回路３０に与え、該カウ
ンタ回路３０は０．１＆または０．３ Ｈｚの低周波パ
ルスＦ１を出力する。即ち低周波パルスＦ１の周波数と
周波数設定スイッチ４の設定値とは比例関係あり、設定
が判りやすく設定ミスを生ずる慣れが少ない。 このようにしてこの例ではＲＯＭデータＤＴＩによ−リ
１翫〜６〇七、同じ（ＤＴ２により０．１七〜９．９七
の低周波パルスＦ１が得られるようになっている。 次に巾パルス出力回路の動作を述べる。低周波出力パル
スＦ１はフリップフロップ６１のクロック入力端子ＣＫ
に入力され、該フリップフロップ６１の出力Ｑは“Ｌ”
から“Ｈ”、同出力頁は“Ｈ”から“Ｌ ＩＩとなる。 これにより新たにＨ”の前記出力Ｑを入力するＡＮＤゲ
ー）ＡＧＩのゲートが開かれて基準クロック発生回路１
０のクロックパルスｌＯａがカウンタ回路３１のクロッ
ク入力端子ＣＫに入力され、カウンタ回路３１はこのク
ロックパルス１０ａの計数を開始する。 また新たな“Ｌ”の前記出力頁はリセット回路ＰＳを介
してカウンタ回路３ｏをリセットし、カウンタ回路３０
は再び始めから商用周波数パルスＦＯの計数を開始する
。 さて前記カウンタ回路３１の計数値がパルス巾設定スイ
ッチ７１より該カウンタ回路３１の端子りに入力された
計数設定値に達すると、このカウンタ回路３１は一致パ
ルスをその端子ＵＤから出力する。 この一致パルスはフリップフロップ６エのリセット端子
に与えられフリップフロップ６１の出力Ｑは“ｌ Ｌ
Ｉ＋、同出力頁はＨ゛′の状態に戻る。このリセット時
の出力Ｑの“Ｈ”→“Ｌ １１の変化によって、ＡＮＤ
ゲートＡＧＩのゲートは閉じ、カウンタ回路３１は計数
動作を停止すると同時に、この出力Ｑをクロック入力端
子ＣＫに入力する次段のフリップフロップ６２の出力Ｑ
が新たに“Ｈ′“となり、次段のカウンタ回路３２は前
記カウンタ回路３１と同様に計数動作を開始する。 このようにしてフリップフロップ６２〜６５の動作が前
記フリップフロップ６１と同様に順次繰返され、結果と
してフリップフロップ６１．６２．６４．６５． の各
出力端子Ｑの出力信号としての巾パルス出力Ｐ（ＰＩ、
Ｐ２．Ｐ４．Ｐ５）は第２図（３）〜（６）のようにな
る。ここでｔ１〜ｔ５の各時間巾はそれぞれパルス巾設
定スイッチ７１〜７５の設定値に比例している。
本発明によれば商用周波数パルスＦＯを端子りに与えら
れた第１の設定数だけ計数するごとにパルス（以下低周
波パルスという）Ｆｌを出力する動作を連続して繰返す
カウンタ回路３０を備えた可変低周液中パルス発生装置
において、 前記低周波パルスＦ１の周波数に比例した数値を設定す
る周波数設定スイッチ４と、 該数値を入力し、ＲＯＭ８．９内のデータを参照して、
この数値に対応する前記第１の設定数を前記カウンタ回
路３０に与えるＣＰＵ５と、所定周波数のクロックパル
ス１０ａを発生する基準クロック発生回路１０と、 パルス中に対応する第２の設定数を設定するパルス巾設
定スイッチ７１と、 前記低周波パルスＦ１の出力ごとに、該低周波パルスＦ
１の出力時点から前記クロックパルスを前記第２の設定
数だけ計数する迄の間、持続する巾パルスを出力するフ
リップフロップ６１．カウンタ回路３１．ＡＮＤゲート
ＡＧ１と、を備えることとしたので、周波数設定スイッ
チ４の設定値と出力周波数（巾パルス出力Ｐの周波数）
が一致し、周波数設定スイッチの操作性向上や設定ミス
の低減が計れるうえ、必要に応じ出力周波数はＲＯＭデ
ータにより容易に変更可能である。またパルス中がデジ
タル設定されるため設定精度を向上することができる。
れた第１の設定数だけ計数するごとにパルス（以下低周
波パルスという）Ｆｌを出力する動作を連続して繰返す
カウンタ回路３０を備えた可変低周液中パルス発生装置
において、 前記低周波パルスＦ１の周波数に比例した数値を設定す
る周波数設定スイッチ４と、 該数値を入力し、ＲＯＭ８．９内のデータを参照して、
この数値に対応する前記第１の設定数を前記カウンタ回
路３０に与えるＣＰＵ５と、所定周波数のクロックパル
ス１０ａを発生する基準クロック発生回路１０と、 パルス中に対応する第２の設定数を設定するパルス巾設
定スイッチ７１と、 前記低周波パルスＦ１の出力ごとに、該低周波パルスＦ
１の出力時点から前記クロックパルスを前記第２の設定
数だけ計数する迄の間、持続する巾パルスを出力するフ
リップフロップ６１．カウンタ回路３１．ＡＮＤゲート
ＡＧ１と、を備えることとしたので、周波数設定スイッ
チ４の設定値と出力周波数（巾パルス出力Ｐの周波数）
が一致し、周波数設定スイッチの操作性向上や設定ミス
の低減が計れるうえ、必要に応じ出力周波数はＲＯＭデ
ータにより容易に変更可能である。またパルス中がデジ
タル設定されるため設定精度を向上することができる。
第１図は本発明の一実施例としての要部構成を示す回路
図、第２図は第１図の動作説明用のタイムチャート、第
３図は第１図に対応する従来の回路図である。 １：商用電源、２：ゼロクロス検出回路、３（３０〜３
５）：カウンタ回路、４：周波数設定スイッチ、５ ：
ＣＰＵ、６ （６１〜６５）：フリップフロップ、
７ ： （７１〜７５）：パルス巾設定スイッチ、８
、 ９ ： ＲＯＭ５ ＡＣＩ〜ＡＧ５：ＡＮＤゲー
ト、１０：基準クロック発生回路、ＦＯ：商用周波数パ
ルス、Ｆｌ：低周波パルス、Ｐ（Ｐｉ〜Ｐ５）：巾パル
ス出力。
図、第２図は第１図の動作説明用のタイムチャート、第
３図は第１図に対応する従来の回路図である。 １：商用電源、２：ゼロクロス検出回路、３（３０〜３
５）：カウンタ回路、４：周波数設定スイッチ、５ ：
ＣＰＵ、６ （６１〜６５）：フリップフロップ、
７ ： （７１〜７５）：パルス巾設定スイッチ、８
、 ９ ： ＲＯＭ５ ＡＣＩ〜ＡＧ５：ＡＮＤゲー
ト、１０：基準クロック発生回路、ＦＯ：商用周波数パ
ルス、Ｆｌ：低周波パルス、Ｐ（Ｐｉ〜Ｐ５）：巾パル
ス出力。
Claims (1)
- 【特許請求の範囲】 １）商用周波数を第１の設定数だけ計数するごとにパル
ス（以下低周波パルスという）を出力する動作を連続し
て繰返す低周波パルス出力手段を備えた可変低周波巾パ
ルス発生装置において、前記低周波パルスの周波数に比
例した数値を設定する周波数設定手段と、 該数値を入力し、メモリ内のデータを参照して、この数
値に対応する前記第１の設定数を前記低周波パルス出力
手段に与えるＣＰＵと、 所定周波数のクロックパルスを発生するクロックパルス
発生手段と、 パルス巾に対応する第２の設定数を設定するパルス巾設
定手段と、 前記低周波パルスの出力ごとに、該低周波パルスの出力
時点から前記クロックパルスを前記第２の設定数だけ計
数する迄の間、持続する巾パルスを出力する巾パルス出
力手段と、を備えたことを特徴とする可変低周波巾パル
ス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256950A JPH0644703B2 (ja) | 1987-10-12 | 1987-10-12 | 可変低周波巾パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62256950A JPH0644703B2 (ja) | 1987-10-12 | 1987-10-12 | 可変低周波巾パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0199313A true JPH0199313A (ja) | 1989-04-18 |
| JPH0644703B2 JPH0644703B2 (ja) | 1994-06-08 |
Family
ID=17299615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62256950A Expired - Lifetime JPH0644703B2 (ja) | 1987-10-12 | 1987-10-12 | 可変低周波巾パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0644703B2 (ja) |
-
1987
- 1987-10-12 JP JP62256950A patent/JPH0644703B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0644703B2 (ja) | 1994-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4053839A (en) | Method and apparatus for the frequency multiplication of composite waves | |
| US3716794A (en) | Frequency dividing apparatus | |
| US4078375A (en) | Electronic timepiece | |
| JPH0199313A (ja) | 可変低周波巾パルス発生装置 | |
| US4068462A (en) | Frequency adjustment circuit | |
| CN113346873A (zh) | 快速启动晶体振荡器、启动方法、时钟电路、介质及设备 | |
| JP2000341092A (ja) | クロック信号発生回路及びそのクロック周波数調整方法 | |
| JPH0464431B2 (ja) | ||
| JPH0831001B2 (ja) | マイクロコンピュータ | |
| JPH09146761A (ja) | 乱数発生回路 | |
| US4324166A (en) | Tuning device for musical instruments | |
| CN216216814U (zh) | 数字式正弦波信号发生器 | |
| JPS6346005A (ja) | デジタルト−ン発生回路 | |
| SU1742812A1 (ru) | Указатель экстремума | |
| JPS5828608B2 (ja) | 演算処理装置 | |
| Banta et al. | A ROM-based high-accuracy line frequency and line frequency deviation meter | |
| KR0168082B1 (ko) | 디지탈 펄스폭변조신호 발생장치 | |
| SU1127097A1 (ru) | Делитель частоты с переменным коэффициентом делени | |
| SU571891A1 (ru) | Устройство задержки | |
| JPS6012353Y2 (ja) | 時間基準信号発生器における周波数調整装置 | |
| JPS60187123A (ja) | 可変周波数パルス発生装置 | |
| JP2577931B2 (ja) | パルス幅計測方法 | |
| JPS6110231Y2 (ja) | ||
| CN105223872B (zh) | 一种电气终端控制板用方波发生器 | |
| JPS5922587Y2 (ja) | 乱数発生装置 |