JPH0644830B2

JPH0644830B2 - ビデオ信号処理システム

Info

Publication number: JPH0644830B2
Application number: JP61020298A
Authority: JP
Inventors: ヘンリーニコルソンウオレン
Original assignee: RCA Licensing Corp; RCA Corp
Current assignee: RCA Licensing Corp; RCA Corp
Priority date: 1985-02-04
Filing date: 1986-02-03
Publication date: 1994-06-08
Anticipated expiration: 2009-06-08
Also published as: EP0190911A2; ES551369A0; FI79224C; JPS61184082A; EP0190911B1; ZA86734B; SG30603G; CA1240792A; KR940006625B1; AU594321B2; ES8800556A1; DK51786A; ATE76240T1; US4665437A; KR860006781A; FI79224B; FI860397L; HK40297A; AU5288086A; EP0190911A3

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、非標準ビデオ信号の存在下において、フィー
ルドもしくはフレームメモリ信号処理回路を制御するビ
デオ信号処理システムに関する。

〔発明の背景〕

フィールドメモリやフレームメモリは、くし型フィル
タ、順次走査システム、一時的雑音の低減システムのよ
うなビデオ信号処理システムで使われる。これらの各シ
ステムにおいて、フィールドもしくはフレーム時間で分
離されたサンプルは処理済みのサンプルを発生するため
に合成される。一般に、これらのシステムは、フィール
ドからフィールドもしくはフレームからフレームで相関
がよくとれた信号で動作するように設計されている。フ
ィールド間の動きあるいは信号が非標準源から発生され
るために、ビデオ信号の相関がよくとれていない場合、
フィールドもしくはフレームメモリ信号処理回路の機能
が低下する。

相関のないことが検出された場合、再生画像の品質低下
を最小にするために、フィールドもしくはフレーム処理
を少なくとも部分的に無効にすることが望ましい。例え
ば。多くのフレームメモリ信号処理システムにおいて
は、動いている物体を表示する画像の部分で、フレーム
メモリ処理の段階を変更もしくは回避する動き検出器を
含んでいる。

先に述べたように、非標準源からの信号すなわち非標準
信号は、フィールドからフィールドもしくはフレームか
らフレームで相関が余りよくとれていない。本出願で使
われているように、非標準信号という用語は、クロミナ
ンス副搬送波周波数_SCと水平線周波数_Hとの比が定
められた基準から大幅にずれているカラービデオ信号を
意味する。この比は、ディジタルのテレビジョン受像機
のようなサンプル・データのビデオ信号処理システムに
おいて重要である。これらのシステムの場合、サンプリ
ング周波数は、通常、特定のビデオ信号標準により示さ
れる信号の相互関係を利用することができるように、副
搬送波周波数_SCの倍数となるように選定される。例え
ば、NTSC標準方式の場合、周波数_SCは線周波数_Hの1
/2の455番目の高調波である。周波数_SCが線周波数_H
の1/2の高調波であるから、クロミナンス信号にはライ
ンからラインおよびフレームからフレームで180゜の位相
のずれがあり、一方ルミナンス信号成分には位相のずれ
がない。この関係は、複合ビデオ信号のルミナンス成分
とクロミナンス成分とを分離するフレームおよびライン
のくし型フィルタにより利用される。４_SCの周波数で
抽出される複合ビデオのサンプルが、１ライン時間もし
くは１フレーム時間遅延されたサンプルから引き算され
ると、サンプルのルミナンス成分は打消され、クロミナ
ンス成分だけが残る。同様に、１ラインもしくは１フレ
ームで分離されたサンプルが加算されると、クロミナン
ス成分が打消され、ルミナンス成分だけが残る。フレー
ム用くし型フィルタが有効に働くためには、２つのフレ
ームからのサンプルが整合していなければならない。整
合のとれていないサンプルがくし型フィルタに供給され
ると、ルミナンス成分とクロミナンス成分の相関がな
く、従って、くし型フィルタは歪みのあるクロミナンス
信号とルミナンス信号を発生する。

フィールドからフィールドもしくはフレームからフレー
ムでのサンプルの不整合は、他の型式のフィールドもし
くはフレームメモリ信号処理回路においても問題とな
る。例えば、ビデオゲームおよびパーソナル・コンピュ
ータの場合のように、_SCと_Hの平均化が標準比と一
致しないと、画像がフィールドからフィールドでずれ
る。このずれにより、フィールド順次走査システムでは
ぎざぎざのある画像が表示され、巡回型の雑音低減フィ
ルタにより処理された信号の場合は水平方向の画像解像
度が一様に低下する。

しかしながら、_SCと_Hの平均比が標準比に一致して
いても、ラインからラインで瞬時比が著しく変わると不
整合の問題が生じる。例えば、ビデオテープレコーダや
ビデオディスクプレヤーでは、_Hはテープもしくはデ
ィスクの速度で決まり、一方副搬送波周波数_SCは圧電
性結晶により決まる。テープもしくはディスクの不完性
により、_Hはラインからラインで著しく変わり、一方
_SCは比較的一定に保たれる。_SCと_Hの比の変化に
より、フレームもしくはフィールドくし型フィルタによ
り処理された画像の物体のエッジに歪みが生じ、一時的
雑音の低減システムの水平方向の解像度はランダムに低
下させ、順次走査システムではぎざぎざのある画像が表
示される。

標準信号によく一致する放送およびケーブル・テレビジ
ョン信号と非標準のビデオゲーム信号もしくはパーソナ
ル・コンピュータ信号とを判別する非標準信号の検出器
は存在する。しかしながら、これらの検出器の多くのも
のはビデオテープレコーダやビデオディスクプレヤーか
らの非標準信号を検出することができない。

“テレビジョン受像機用水平カウントダウン・システ
ム”という名称の米国特許第4,335,403号明細書には、
非標準信号の検出器の一例が開示されている。この検出
器は、280ナノセカンドのパルス幅を有する、“処理済
み同期パルスと、560ナノセカンドのパルス幅を有す
る、“フライバック中心パルス”とを比較する。一致を
検出するために、７０ナノセカンドの重なりが必要であ
ると仮定すると、このシステムの場合、水平ラインにお
いて７０ナノセカンドの６つのサンプルだけ標準からず
れる信号を標準信号として通過させる。これらの信号は
フィールドもしくはフレーム信号処理回路の機能を著し
く低下させる。

非標準信号の検出器の他の一例が、“２つの信号の所定
周波数比が生じた時２進信号を発生するディジタル回
路”という名称の米国特許第4,454,531号明細書に開示
されている。この検出器は、色副搬送波周波数に対して
周波数が固定されている標本化クロック信号から水平線
周波数パルスを発生するためのカウンタを使用するもの
である。単安定マルチバイブレータすなわちワンショッ
ト・マルチバイブレータが、少なくとも２つのクロック
周期幅となるように水平線周波数パルスを引き伸ばす。
引き伸ばされたパルスは第２のカウンタのアップ／ダウ
ン入力に供給され、入力信号から導かれる水平同期パル
スは第２のカウンタのクロック入力に供給される。第２
のカウンタは、引き伸ばされた水平線周波数パルスによ
り決まるウインドウ内の水平同期パルス（すなわち、標
準信号）を加算し、このウインドウ内にない水平同期パ
ルス（すなわち、非標準信号）を引き算する。フィール
ドの終りに第２のカウンタにより保持される値が予め定
められる閾値以上ならば、そのフィールドを発生した信
号は標準であるものとされ、第３のカウンタに保持され
る値が増加される。しかしながら、フィールドの終りに
第２のカウンタにより保持される値がこの閾値以下なら
ば、第３のカウンタで保持される値は零にセットされ
る。第３のカウンタの値が約1000になると、検出器の出
力信号は標準信号が処理されていることを示すように変
化する。

この1000フィールドの遅延のため、この検出器をフィー
ルドもしくはフレームメモリと一緒に使うのは望ましく
ない。例えば、２つのカメラ間の変化により、標準信号
における一致が一時的にとれなくなると、この検出器で
はフィールドもしくはフレームメモリ処理が出来なくな
り、表示画像の画質が低下する。NTSC方式の場合、この
1000フィールドの遅延により、フィールドもしくはフレ
ームメモリ信号処理が再び実行される前に低品質の画像
が１３秒間表示されることになる。

〔本発明の概要〕

本発明は、動作モードの１つにおいて少なくとも１フィ
ールドのメモリを使う多モードのビデオ信号処理回路を
用いる適応型ビデオ信号処理システムに関する。このシ
ステムは、ビデオ信号の水平線同期信号成分が、適応可
能な信号標準について設定される水平線同期信号と色副
搬送波信号との周波数の比にほぼ一致する周波数を有す
る時、第１の値の出力信号を発生し、さもなければ、第
２の値の出力信号を発生する。このシステムは、制御信
号に応答し、多モードのビデオ信号処理回路の動作モー
ドを決定する手段も含んでいる。

本発明の例示的実施例によると、先に述べたシステムに
おける動作モード決定手段は、非標準信号検出器と複合
ビデオ信号源に結合されてモード決定信号を発生する手
段を含んでおり、該モード決定信号は、非標準信号検出
器から供給される制御信号が第１の状態から第２の状態
に変わる時にはほぼ同時に、第１の動作モードを確立す
る第１の状態から第２の動作モードを確立す第２の状態
に変わるが、前記制御信号が第２の状態から第１の状態
に変わる時には整数のフィールド期間にほぼ等しい時間
だけ遅れて、第２の動作モードを確立する第２の状態か
ら第１の動作モードを確立する第１の状態に変わる。こ
の実施例では、モード決定信号が第１の状態を示す時、
複合ビデオ信号源からの信号とメモリに貯えられた前フ
ィールドからの信号とを合成して処理済みビデオ信号を
発生する第１の動作モードで動作し、モード決定信号が
第２の状態を示す時、メモリに貯えられた前フィールド
の信号を利用することなく、複合ビデオ信号源からの信
号を処理して処理済みビデオ信号を発生する第２の動作
モードで動作する。

本発明のビデオ信号処理システムによると、非標準信号
が処理される時、画像の歪みを最小にすることができ
る。

〔実施例〕

図において、太い矢印は多ビット並列のディジタル信号
用バスを表わし、細い矢印はアナログ信号もしくは単一
ビットのディジタル信号用結線を表わす。各装置の処理
速度が異なるため、信号略のあるものには補償用の遅延
が必要である。ディジタル回路の設計分野の当業者に
は、そのような遅延がどこで必要であるか容易に分る。

第１図において、通常のカラーテレビジョン受像機のチ
ューナ、中間周波増幅器、ビデオ検波器を含んでいる複
合ビデオ信号源１０は、同期分離器１６にアナログの複
合ビデオ信号を供給する。同期分離器１６は、通常の方
法により、アナログの複合ビデオ信号から水平と垂直の
同期パルスおよびバーストゲート・パルスを発生する。
水平同期パルスは水平の位相固定ループ（以下、PLLと
いう。）２０に供給される。PLL２０は同期分離器１６
からの水平同期パルスに位相固定された信号を発生す
る。複合ビデオ信号から抽出される水平同期パルスにお
ける位相のずれに速やかに応答するように、PLL２０が
比較的広いロックイン範囲を有することが望ましい。適
当な水平の位相固定ループは、アールシーエー（RCA）
のCD4046A集積回路のような通常の構成要素で作ること
ができる。

PLL２０の主な機能は比較的雑音のない水平同期信号を
発生することである。雑音に強いことが重要な設計要件
でないようなシステムでは、PLL２０は除去してもよ
い。PLL２０からの位相固定された水平線周波数パルス
は、アンドゲート１９、遅延要素２１、反転器２３を含
んでいるパルス形成回路に供給される。PLL２０の出力
端子は遅延要素２１とアンドゲート１９の第１の入力端
子に接続される。遅延要素２１は、出力端子がアンドゲ
ート１９の第２の入力端子に接続される反転器２３に遅
延されたパルスを供給する。アンドゲート１９により発
生されるパルスは、PLL２０からのパルスとほぼ同じ時
間に開始し、遅延要素２１より与えられる遅延にほぼ等
しいパルス幅を有する。この実施例では、アンドゲート
１９により発生される信号HSが受信された複合ビデオ信
号の水平同期成分に位相固定され、比較的狭いパルス幅
（すなわち、４_SCのクロック信号の２周期以下。）を
有する水平線周波数パルス信号となるように、遅延要素
２１による遅延は140ナノセカンド以下である。

同期分離器１６からの垂直同期パルスは、垂直同期信号
VSを発生する通常の垂直周波数PLL１８に供給される。
信号VSは、同期分離器１６により複合ビデオ信号から導
かれた垂直同期パルスに周波数と位相が固定されてい
る。

同期分離器１６からのバーストゲート信号BGは、色副搬
送波信号の周波数の４倍の周波数を有し、複合ビデオ信
号のカラー同期バースト成分に位相固定されている標本
化クロック信号を発生するPLL１４に供給される。PLL１
４は“位相固定回路”という名称の米国特許第4,291,33
2号明細書に開示されているものと同様なディジタル的
に制御される通常のPLLである。PLL１４により発生され
る４_SCのクロック信号はアナログ・ディジタル変換器
（以下、ADCという。）１２に供給され、ADC１２により
複合ビデオ信号を表わすディジタル・サンプルを発生す
る周波数を制御する。ADC１２により発生されるディジ
タル・サンプルはPLL１４に供給される。PLL１４はバー
ストゲート信号BGを使って、これらの複合ビデオ・サン
プルから、４_SCなるクロック信号を位相固定するため
に使われるカラーバースト・サンプルを抽出する。

水平同期信号HS、垂直同期信号VSおよび４_SCのクロッ
ク信号が非標準信号の検出器２２に供給される。

第２図は、非標準信号の検出器２２を詳細に示すブロッ
ク図である。第２図において、４_SCのクロック信号は
プログラム可能なダウン・カウンタ210の計数入力端子
Ｃに供給される。８ビットのディジタル値が、ディジタ
ル値の源212、再トリガー可能なワンショット216および
反転器218によりカウンタ210のプリセット入力ポートＰ
に供給される。以下に説明するように、カウンタ210は
２つの値の中の一方から減算されるようにプリセットさ
れる。これらの値の中の一方は、ダウン・カウンタ210
により与えられる水平同期信号の位相を変え、受信され
た水平同期パルスの位相に整合させる。もう一方の値
は、２つの信号の整合がとれた時、適用可能な信号標準
によりセットされた_SCと_H間の比に一致する水平同
期信号を発生するために使われる。

カウンタ210が零になると、論理“高”の出力信号を発
生する。この信号はカウンタ210のプリセットを可能に
する入力端子(PE)に供給される。端子(PE)に供給される
論理“高”の信号は、次の４_SCのクロック・パルスの
前縁に同期してプリセット入力ポートに供給される値に
カウンタをセットする。プリセットされるとカウンタの
値が零でなくなるので、カウンタ210は論理“低”の出
力信号を発生する。従って、カウンタ210は、約１水平
線（1H）の時間間隔で約１／（４_SC）幅の出力パルス
を発生する。

カウンタ210からのパルスはアンドゲート214の第１の入
力端子に供給される。アンドゲート19からの水平同期信
号HSはアンドゲート214の第２の入力端子に供給され
る。アンドゲート214は一致検出器である。アンドゲー
ト214はPLL２０からの水平パルスとカウンタ210からの
パルスが時間的に重なり合うと出力パルスを発生する。
この一致を表わす出力パルスは水平の再トリガー可能な
ワンショット216のトリガー入力端子Ｔに供給される。
ワンショット216は、トリガー入力端子に供給される一
致パルスを、所定数の水平線周期幅の出力パルスに変換
する。ワンショット216は再トリガー可能であり、一旦
トリガーされると、順次の各一致パルスは所定数の水平
線周期だけワンショットの出力パルスを引き伸ばす。

本実施例ではワンショット216により発生される出力パ
ルスは２５個の水平線周期幅である。従って、２５個の
水平線区間毎に少なくとも一度一致が検出されると、ワ
ンショット216の出力は論理“高”の状態を保持する。
この信号は標準信号もしくは非標準信号を良く表わすも
のであることが分っている。_SCと_Hとの間の比が標
準比を良く近似する場合およびラインからラインでこの
比からのずれが最小の時、この信号は論理“高”の状態
になる。

ワンショット216からの出力信号は反転器218により反転
され、分周器220とセット・リセット型フリップ・フロ
ップ222のリセット入力端子に供給される。フィールド
周波数垂直同期信号を４で分周する分周器220は２フレ
ーム周期で、５０％のデューティ・サイクルを有する信
号を発生する。分周器220からの出力信号はフリップ・
フロップ222のセット入力端子に供給される。

標準信号が処理されていると、分周器220およびフリッ
プ・フロップ222へのリセット入力信号がいずれも論理
“低”の状態にあり、標準信号の少なくとも２フィール
ドが分周器220により処理された後に、フリップ・フロ
ップ222へのセット入力信号が論理“高”状態になる。
従って、フリップ・フロップ222により発生される信号
は、論理“高”状態となる。

しかしながら、非標準信号が検出されると、反転器218
が分周器220およびフリップ・フロップ222のリセット入
力に論理“高”の信号を供給する。この信号は分周器22
0をリセットし、フリップ・フロップ222のセット入力に
供給される信号およびフリップ・フロップ222により発
生される信号を論理“低”の信号に変える。反転器218
からの出力信号が再び論理“低”の状態になり、標準信
号が処理されていることを示すと、フリップ・フロップ
222からの出力信号は１フレーム時間の間論理“低”の
状態を保持する。この遅延により、フレーム処理が再び
実行される前に、フレームメモリ信号処理回路は標準信
号の１フレームを貯えることができる。

先に述べたように、プログラム可能なダウン・カウンタ
210は、２つの値の中の一方から数え下げするためにプ
リセットされる。各値の最上位６ビットはディジタル値
の源212から供給され、再下位２ビットは反転器218とワ
ンショット216から供給される。本実施例において、デ
ィジタル値の源212により与えられる値はE3₁₆（227₁₀）
（添字１６と１０はそれぞれ１６進法と１０進法である
ことを示す。）である。この６ビットの値に最下位２ビ
ットが結合されると、ワンショットの出力信号が論理
“高”の状態および論理“低”の状態にそれぞれ対応し
て38D₁₆（909₁₀）と38E₁₆（910₁₀）なるプリセット値が
得られる。

カウンタ210が909にプリセットされると、４_SCのクロ
ック信号の910個のパルス毎に１つのパルスがカウンタ
から発生する。カウンタ210は同期したプリセットを有
するから、909個のクロック・パルスではなくて910個の
パルス毎にくり返す。カウンタ210が909個のクロック・
パルスを処理し、909から０まで計数すると、論理
“高”の信号がプリセット・エネーブル入力に供給さ
れ、次のクロック・パルス、910番目のパルスに同期し
てカウンタ210は909にプリセットされる。

カウンタ210が910にプリセットされると、カウンタ210
は911のクロック・パルス毎にくり返し、カウンタ210に
より供給される信号は_Hよりわずかに小さい周波数を
有する。このモードでは、カウンタ210により発生され
るパルスは、カウンタ210により発生されるパルスがア
ンドゲート１９からの水平同期パルスと一致するまで、
水平周期パルスに対してドリフトする。水平同期パルス
およびカウンタ210により発生されるパルス間のドリフ
トの速度は、カウンタ210により発生される信号の周期
が水平線周期の倍数もしくは分数となるように変えるた
めに、２つの計数値間の差を変えたり、計数値の大きさ
を変えることにより変えることも考えられる。

先に述べたように、ワンショット216は、抵抗一容量（R
C）回路網で決まるパルス幅時間定数を有する通常の単
安定マルチバイブレータである。

第３図は、RC回路網を必要としないワンショット216の
別の構成例を示す。PLL２０からの水平同期パルスは第
２図の破線で示すようにワンショット216に供給され
る。これらの水平同期パルスはアンドゲート310の第１
の入力端子に供給される。アンドゲート310の出力信号
はカウンタ312の計数入力端子Ｃに供給される。カウン
タ312の出力端子はワンショットの出力信号を発生する
反転器314の入力端子に接続される。この出力信号はア
ンドゲート310の第２の入力端子に供給される。ディジ
タルのワンショットのトリガー入力端子はカウンタ312
のリセット入力端子Ｒである。

カウンタ312の出力信号が論理“高”の状態にあると
（すなわち、カウンタ312が最大値まで計数した
時。）、反転器314の出力は論理“低”の状態にある。
反転器314からの論理“低”の信号によりアンドゲート3
10の論理積がとれず、水平同期パルスがカウンタ312の
計数入力端子に供給されない。しかしながら、カウンタ
312のリセット端子にパルスが供給されると、カウンタ3
12の出力信号が論理“低”の状態に変わり、反転器314
により論理“高”の信号がアンドゲート310に供給さ
れ、アンドゲート310の論理積がとれ、水平同期パルス
が送られる。カウンタ312は最大値に達するまで水平同
期パルスを計数し、再びアンドゲート310を不作動化す
る。本実施例において、カウンタ312の最大値は２５で
ある。

再び第１図を参照すると、非標準信号の検出器２２の出
力信号はフィールドもしくはフレームメモリ信号処理回
路２４に供給される。処理回路２４は、例えば、くし型
フィルタ、巡回型雑音低減フィルタもしくはインターレ
ース走査から順次走査への変換システムを含んでいる。
処理回路２４はADC１２から供給されるデイジタル化さ
れた複合ビデオ・サンプルを処理する。本実施例におい
て、処理回路２４は、分離されたルミナンス信号Ｙとク
ロミナンス信号Ｃをルミナンス／クロミナンス信号処理
回路２６に供給する。処理回路２６はクロミナンス信号
を色差信号に復調する回路および色差信号とルミナンス
信号とを合成して原色信号Ｒ，Ｇ，Ｂを発生する回路を
含んでいる。これらの原色信号は表示装置（図示せ
ず。）を駆動するために使われる。

第４Ａ図は、第１図の処理回路２４の機能を実行するた
めに一例として使用される適応型フレームくし型フィル
タのブロック図である。複合ビデオ・サンプルが通常の
フレームくし型フィルタ410および通常のラインくし型
フィルタ412に同時に供給される。フレームくし型フィ
ルタ410およびラインくし型フィルタ412からのルミナン
ス信号はマルチプレクサ414の別々のデータ入力ポート
に供給される。同様に、フィルタ410および412からのク
ロミナンス信号はマルチプレクサ416の別々のデータ入
力ポートに供給される。非標準信号の検出器２２から発
生される信号はマルチプレクサ414および416の制御入力
端子に供給される。マルチプレクサ414および416の各々
は、制御信号が論理“高”の状態の時にフレームくし型
フィルタからの信号を通過させ、制御信号が論理“低”
の状態の時にラインくし型フィルタからの信号を通過さ
せるように構成されている。先に、説明したように標準
信号の１フレームが受け取られた後にのみ制御信号は論
理“高”の状態に変わる。このように構成することによ
り、フレームメモリ処理が再び実行される前に、フレー
ムくし型フィルタ410により標準サンプルの１フレーム
が累積される。

第４Ｂ図は、第１図の信号処理回路２４の機能を実行す
るもう一つの例である巡回型雑音低減フィルタのブロッ
ク図である。複合ビデオ・サンプルはADC１２からサン
プル・スケーラー452に供給される。サンプル・スケー
ラー452は各サンプルにスケール因子Ｋを掛け、スケー
ル化されたサンプルを加算器454の第１の入力ポートに
供給する。加算器454は、これらのスケール化されたサ
ンプルを、サンプル・スケーラー460により（1-K）なる
因子でスケール化された、フレームメモリ458からの対
応するサンプルに加える。加算器454から発生されるサ
ンプルはマルチプレクサ450の第１のデータ入力ポート
に供給される。ADC１２からの複合ビデオ・サンプルは
遅延要素448を介してマルチプレクサ450の第２のデータ
入力端子に供給される。

遅延要素448はサンプル・スケーラー452と加算器454の
処理時間にほぼ等しい補償用遅延を与える。マルチプレ
クサ450に供給される制御信号は非標準信号の検出器２
２から発生される出力信号である。検出器２２からの信
号が論理“高”の状態にあると、マルチプレクサ450は
加算器454からのサンプルをY/C分離フィルタ462は通常
の方法で複合ビデオ・サンプルからルミナンス成分とク
ロミナンス成分とを抽出し、ルミナンス信号Ｙとクロミ
ナンス信号Ｃをルミナンス／クロミナンス処理回路２６
に供給する。

マルチプレクサ450からの複合ビデオ・サンプルはクロ
マ反転器456の入力ポートにも供給される。クロマ反転
器456は複合ビデオ・サンプルのクロミナンス成分を反
転させる。クロマ反転器456により発生される複合ビデ
オ・サンプルはフレームメモリ458に供給される。フレ
ームメモリ458は通常のシフトレジスタ型式のフレーム
メモリである。

NTSC信号処理方式の場合、このフレームメモリは477,75
0個のピクセル・メモリ・ロケーションを有する。

ADC１２からのサンプルに対して１フレーム時間遅延さ
れたサンプルがフレームメモリ458によりサンプル・ス
ケーラー460の入力ポートに供給される。サンプル・ス
ケーラー460は、これらのサンプルに（1-k）なる因数を
掛ける。これらのスケール化されたサンプルはサンプル
・スケーラー452から発生されるサンプルに加えられ
る。フレーム遅延されたサンプルをフレームメモリ458
に供給する前に、クロマ反転器456がフレーム遅延され
たサンプルの位相を反転させるから、スケーラー452お
よび460からのサンプルのクロミナンス信号の位相は同
じである。

サンプル・スケーラー452および460、加算器454、クロ
マ反転器456、フレームメモリ458は通常の１フレーム巡
回型雑音低減フィルタを構成する。

このフィルタに関する更に詳細な説明は、1978年３月発
行の“SMPTEジャ-ナル”、vol.87、No.3、PP.129-133に掲載
された、マクマン（McMann）氏外による“符号化NTSC信
号用ディジタル雑音低減回路”という題目の論文を参照
されたい。

第４Ｃ図は、フィールドメモリを使用し、インターレー
ス走査を順次走査に変換する適応型変換システムのブロ
ック図であって、第１図のメモリ信号処理回路２４の機
能を実行するのに適した装置のもう１つの例を示す。イ
ンターレース走査から順次走査への変換システムは、例
えば、インターレース走査信号の垂直方向の解像度の低
下およびフレーム周波数フリッカー・アーティファクト
を減少させるためにテレビジョン受像機において使われ
る。順次走査画像を表示するシステムは各フィールドに
おけるライン数を２倍にし、各フィールド期間の間に全
画像フレームを表示するために、ラインはこの周波数で
処理される。当該技術分野で知られている順次走査シス
テムの２つの型式はフィールド順次走査システムとライ
ン順次走査システムである。

典型的なフィールド順次走査システムは、“ライン走査
周波数を２倍にする回路を含むテレビジョン受像機”と
いう名称の米国特許第4,426,661号明細書中に開示され
ており、ここで簡単に触れておく。このシステムでは、
複合ビデオ信号が１フィールド時間遅延され、遅延され
ない信号と共に高速化回路に供給される。この高速化回
路は各信号の走査周波数を２倍にし、遅延されないライ
ン間にフィールド遅延されたラインを挿入する。この信
号はインターレースされた信号の周波数の２倍の周波数
で表示され順次走査の画像を発生する。

“水平ラインを２倍にしたテレビジョン表示”という名
称の米国特許第4,415,931号明細書には、ライン順次走
査システムが開示されている。このシステムでは、各フ
ィールドの各ラインは１つのフィールド時間中に二回表
示される。このシステムは各フィールドにおけるライン
数を増加させるが、フィールド順次走査システムと同じ
垂直解像度は得られない。しかしながら、ライン順次走
査システムは、非標準信号が処理されている時、フィー
ルド順次走査システムより好ましい画像を発生する。非
標準信号で生じるフィールドからフィールドでの相関誤
差により、フィールド順次走査システムでは、ぎざぎざ
のある画像が表示されるが、ライン順次走査システムで
は歪みがほとんど生じない。

第４Ｃ図において、ADC１２からの複合ビデオ信号は、
フィールド順次走査システム470およびライン順次走査
システム472の両方に供給される。システム470および47
2から供給される２倍速の信号はマルチプレクサ474の２
つのデータ入力ポートに供給される。マルチプレクサ47
4の制御信号入力端子は非標準信号検出器２２に結合さ
れる。マルチプレクサ474は、検出器２２からの制御信
号が論理“高”の状態ならば、フィールド順次走査シス
テム470からの２倍速信号を通過させ、さもなければラ
イン順次走査システム472からの信号を通過させるよう
に構成される。マルチプレクサ474から供給される信号
はY/C分離フィルタ476に供給される。フィルタ476は複
合ビデオ・サンプルからルミナンス成分とクロミナンス
成分を通常の手段により分離し、ルミナンス信号Ｙとク
ロミナンス信号Ｃをルミナンス／クロミナンス信号処理
回路２６に供給する。

本発明に従って例示された実施例は、フィールドもしく
はフレームメモリ処理回路を含んでいるディジタルのカ
ラーテレビジョン信号処理システムにおいて示されてい
るが、本発明は、電荷結合装置(CCD)もしくは遅延線に
よるフィールドもしくはフレームメモリを使用するアナ
ログのシステムにおいて実施することもできる。また本
発明は、複合ビデオ信号を貯えるシステムと同様に、処
理済みビデオ信号のフレームもしくはフィールドを貯え
るシステムで使用することも考えられる。

【図面の簡単な説明】

第１図は、本発明の一実施例が組み込まれるディジタル
のテレビジョン信号処理システムの一部のブロック図で
ある。第２図は、第１図に示す実施例で使うのに適した非標準
信号検出器を示すブロック図である。第３図は、第２図に示す非標準信号検出器で使われるデ
ィジタルの再トリガー可能なワンショットのブロック図
である。第４Ａ図は、第１図に示す実施例中の多モード信号処理
回路として使われるのに適した適応型くし型フィルタを
示すブロック図である。第４Ｂ図は、第１図に示す本発明の実施例中の多モード
信号処理回路として使うのに適した巡回型雑音低減フィ
ルタを示すブロック図である。第４Ｃ図は、第１図に示す本発明の実施例中の多モード
信号処理回路として使うのに適した適応型フィールド順
次走査システムを示すブロック図である。１０…複合ビデオ信号源、１８…垂直位相固定ループ、
２０…水平位相固定ループ、２２…非標準信号検出器、
２４…フィールドもしくはフレームメモリ信号処理回
路、２６…ルミナンス／クロミナンス信号処理回路、47
0…フィールド順次走査システム、472…ライン順次走査
システム、474…マルチプレクサ、476…Y/C分離フィル
タ。

Claims

【特許請求の範囲】

【請求項１】ライン同期成分およびフィールド同期成分
を含む複合ビデオ信号源を含んでいるビデオ信号処理シ
ステムであって、前記複合ビデオ信号源に結合されており、前記ライン同
期成分が、予め定められるビデオ信号標準について設定
されるライン周波数と色副搬送波信号周波数との比で決
まる周波数にほぼ一致する周波数を有する時、第１の状
態の制御信号を発生し、さもなければ、第２の状態の制
御信号を発生する非標準信号検出器と、前記複合ビデオ信号源に結合され、前記複合ビデオ信号
の少なくとも１フィールドを貯えるメモリ手段と、第１および第２の動作モードを有する多モードのビデオ
信号処理回路であって、前記第１の動作モードの間は、
前記複合ビデオ信号源からの信号と前記メモリ手段から
得られる前フィールドの信号とを合成して処理済みビデ
オ信号を発生し、前記第２の動作モードの間は、前記メ
モリ手段から得られる前フィールドの信号を利用するこ
となく、前記複合ビデオ信号源からの信号を処理して処
理済みビデオ信号を発生する、前記多モードのビデオ信
号処理回路と、前記非標準信号検出器から供給される制御信号に応答
し、前記多モードのビデオ信号処理回路の動作モードを
決定する動作モード決定手段とを含んでおり、前記動作モード決定手段は、前記非標準信号検出器と前
記複合ビデオ信号源とに結合されてモード決定信号を発
生する手段を含んでおり、該モード決定信号は、前記制
御信号が前記第１の状態から前記第２の状態に変わる時
にはほぼ同時に、前記第１の動作モードを確立する第１
の状態から前記第２の動作モードを確立する第２の状態
に変わるが、前記制御信号が前記第２の状態から前記第
１の状態に変わる時には整数のフィールド期間にほぼ等
しい時間だけ遅れて、前記第２の動作モードを確立する
第２の状態から前記第１の動作モードを確立する第１の
状態に変わる、前記ビデオ信号処理システム。
【請求項２】前記整数のフィールド期間は前記メモリ手
段を満たすのに必要なフィールド期間の数に相当するも
のである特許請求の範囲第１項記載のビデオ信号処理シ
ステム。