JPH0645527A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【目的】 ｐ型抵抗素子とｎ型抵抗素子を組み合わせる
ことによりパッケージ応力下でも抵抗値変動のない抵抗
素子を形成することができる半導体装置を提供する。 【構成】 ｎ型エピタキシャル層上に形成したｐ型拡散
領域１外にｐ型折れ曲がり抵抗素子２を形成し、上記ｐ
型拡散領域１上にｎ型折れ曲がり抵抗素子３を形成し、
上記ｐ型折れ曲がり抵抗素子２と上記ｎ型折れ曲がり抵
抗素子３をアルミニウム配線４で接続する。この構成に
より、パッケージ応力下での抵抗値変動をゼロとするこ
とにより半導体集積回路全体のパッケージ化後の特性変
動を抑え、高歩留まりの製品を作ることを可能とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ｐ型抵抗素子とｎ型抵
抗素子を組み合わせることにより、応力下での抵抗値の
変化を相殺させ完全にゼロにしたり、低減したりするこ
とができ、パッケージ応力等による抵抗値の変動および
そのような変動に基づく半導体集積回路の特性変動を除
去することのできる半導体装置に関する。

【０００２】

【従来の技術】プレーナ法により半導体基板上に拡散抵
抗素子を形成する場合、パッケージ化すると、パッケー
ジが半導体装置に及ぼす応力のために、抵抗素子の抵抗
値がパッケージ化後に変動するということが知られてい
る。これは、応力が結晶に加わったときにその結晶の比
抵抗が変化するというピエゾ抵抗効果により、パッケー
ジ化前後で抵抗素子の抵抗値が変動することになり、し
たがって半導体集積回路全体の動作特性も変動をうける
ためである。また、ピエゾ抵抗効果による抵抗素子の抵
抗値の変動の大きさは、一般的に半導体基板上の方向に
よって異なることが知られており、半導体集積回路の特
性の、パッケージ等からの応力を原因とする変動を、で
きるかぎり抑えたいような場合、従来は、ピエゾ抵抗効
果による抵抗値の変動が最小となるような半導体基板上
の方向に、抵抗素子を配置するという方法をとってき
た。

【０００３】

【発明が解決しようとする課題】しかしながら、近年の
半導体装置の製造分野においては、ウェハ口径の大口径
化、半導体素子の微細化とともに、半導体集積回路のチ
ップサイズの大口径化が進められているが、このような
チップサイズの大型化が進められていくとともに、その
ようなチップをパッケージ化したときの、パッケージか
ら半導体チップに及ぼされる応力の大きさの差が、チッ
プ端からチップ端でだんだん大きくなっており、したが
ってチップ端からチップ端で、チップ内に設けた抵抗素
子の抵抗値の、ピエゾ抵抗効果による変動分の差もだん
だん大きくなっている。しかしながら、従来は、半導体
基板上でピエゾ抵抗効果による抵抗値の変動が最小とな
るような方向に抵抗素子を配置するといった方法以外に
は特別な方法はなく、これだけでは、半導体集積回路の
特性の変動を十分抑えきれなくなってきており、パッケ
ージ化後の半導体集積回路の動作不良を引き起こす大き
な原因の１つとなっている。

【０００４】本発明は上記従来の課題を解決するもの
で、パッケージ化後の抵抗値変動を抑えることのできる
半導体装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】この目的を達成するため
に本発明の半導体装置は、ｐ型直角折れ曲がり抵抗素子
とｎ型直角折れ曲がり抵抗素子からなる構成と、直角２
方向のｐ型抵抗素子と直角２方向のｎ型抵抗素子からな
る構成と、ｐ型直角折れ曲がり抵抗素子またはｎ型直角
折れ曲がり抵抗素子のいずれかからなる構成とによる。

【０００６】

【作用】この構成によって、応力による抵抗変化が打ち
消されるように働き、プレーナ法により半導体基板上に
拡散抵抗素子を形成する場合に、本発明の半導体装置を
用いることにより、パッケージ化後の抵抗値変動および
半導体集積回路全体の特性変動を抑え、したがって、パ
ッケージ化後に動作不良を引き起こすことのない、高歩
留まりの半導体集積回路を作成することができる。

【０００７】

【実施例】以下本発明の実施例について、図面を参照し
ながら説明する。

【０００８】まず、図１は本発明の第１の実施例におけ
る半導体装置の構成を示すもので、面方位（１００）の
ｐ型シリコン単結晶基板上にｎ型エピタキシャル層を形
成し、上記エピタキシャル層側から見た図である。上記
エピタキシャル層上に、ｐ型拡散領域１を形成し、この
ｐ型拡散領域１の領域外にｐ型直角折れ曲がり抵抗素子
２を形成し、ｐ型拡散領域１上にｎ型直角折れ曲がり抵
抗素子３を形成し、このｎ型直角折れ曲がり抵抗素子３
とｐ型直角折れ曲がり抵抗素子２をアルミニウム配線４
で接続する。ｐ型直角折れ曲がり抵抗素子２の２つの直
線部は、その抵抗値が互いに等しくなるようにし、ｎ型
直角折れ曲がり抵抗素子３の２つの直線部は、その抵抗
値が互いに等しくなるようにし、またｐ型直角折れ曲が
り抵抗素子２とｎ型直角折れ曲がり抵抗素子３の上記ｎ
型エピタキシャル層上の方向は、任意でよい。

【０００９】以上のように構成された本実施例の半導体
装置について、以下、その動作を説明する。面方位（１
００）のウェハ面内には結晶軸の方向として

【００１０】

【外１】

【００１１】が存在していて、この２方向は互いに直交
している。そこで、結晶軸

【００１２】

【外２】

【００１３】を座標軸ｘ，ｙとし、この座標軸ｘ，ｙを
図１に示す。まず、特別な場合としてｐ型直角折れ曲が
り抵抗素子２およびｎ型直角折れ曲がり抵抗素子３の直
線部分の配置方向が座標軸ｘ，ｙと平行な場合を考え
る。ｐ型直角折れ曲がり抵抗素子２を構成する２つの直
線部分のうち、ｘ軸に平行な方の抵抗値をＲ₁、ｙ軸に
平行な方の抵抗値をＲ₂とし、ｎ型直角折れ曲がり抵抗
素子３を構成する２つの直線部分のうち、ｘ軸に平行な
方の抵抗値をＲ₃、ｙ軸に平行な方の抵抗値をＲ₄とす
る。図１の抵抗素子群を形成した半導体チップをパッケ
ージ化したときに、パッケージ等から半導体チップに加
わる応力は、半導体チップのように、素子面の差渡しの
大きさより厚みがかなり小さい場合には、τ₁₁，τ₂₂，
τ₁₂（＝τ₂₁）の３つの成分のみ考えればよく、他の成
分は無視できる。ただし、τ₁₁，τ₂₂，τ₁₂の添字の
１，２はそれぞれ座標軸のｘ，ｙに対応する。ピエゾ抵
抗理論によれば、応力下の抵抗値の変化はＲ₁，Ｒ₂，Ｒ
₃，Ｒ₄に対し、次式のようになる。

【００１４】 δＲ₁＝（ΔＲ₁／Ｒ₁）＝α₁ ^pτ₁₁＋α₂ ^pτ₂₂ ……（１） δＲ₂＝（ΔＲ₂／Ｒ₂）＝α₂ ^pτ₁₁＋α₁ ^pτ₂₂ ……（２） δＲ₃＝（ΔＲ₃／Ｒ₃）＝α₁ ⁿτ₁₁＋α₂ ⁿτ₂₂ ……（３） δＲ₄＝（ΔＲ₄／Ｒ₄）＝α₂ ⁿτ₁₁＋α₁ ⁿτ₂₂ ……（４） ただし、式（１）中のδＲ₁は、応力を原因とする抵抗
値変化ΔＲ₁を、応力が加わる前の抵抗値Ｒ₁で割った値
であり、式（２）〜（４）中のδＲ₂〜δＲ₄も同様であ
る。また、式（１）〜（４）中に現われる係数α₁ ^p，α
₂ ^p，α₁ ⁿ，α₂ ⁿは、ｐ型直角折れ曲がり抵抗素子２を形
成するのに用いたｐ型拡散層のピエゾ係数Π₁₁ ^p，
Π₁₂ ^p，Π₄₄ ^pおよびｎ型直角折れ曲がり抵抗素子３を形
成するのに用いたｎ型拡散層のピエゾ係数Π₁₁ ⁿ，
Π₁₂ ⁿ，Π₄₄ ⁿによって次のように表わされる。

【００１５】 α₁ ^p＝０．５（Π₁₁ ^p＋Π₁₂ ^p−２Π₄₄ ^p） ……（５） α₂ ^p＝０．５（Π₁₁ ^p＋Π₁₂ ^p＋２Π₄₄ ^p） ……（６） α₁ ⁿ＝０．５（Π₁₁ ⁿ＋Π₁₂ ⁿ−２Π₄₄ ⁿ） ……（７） α₂ ⁿ＝０．５（Π₁₁ ⁿ＋Π₁₂ ⁿ＋２Π₄₄ ⁿ） ……（８） また、前述したように、Ｒ₁とＲ₂、Ｒ₃とＲ₄が等しくな
るように抵抗素子群を形成しているので、これらの抵抗
値をそれぞれＲ_A，Ｒ_Bとすると、次式のように書ける。

【００１６】 Ｒ₁＝Ｒ₂＝Ｒ_A ……（９） Ｒ₃＝Ｒ₄＝Ｒ_B ……（１０） また、抵抗値Ｒ_A，Ｒ_Bの値の大きさの関係を次式のよう
に書くことにする。

【００１７】Ｒ_B＝κＲ_A ……（１１） このとき、パッケージ等からの応力下にあるときの、図
１（ａ）の抵抗素子群全体の電極端子ｄ₁，ｄ₂間でみた
場合の全抵抗値Ｒ_t＝Ｒ₁＋Ｒ₂＋Ｒ₃＋Ｒ₄の変化ΔＲ
_tは、式（１）〜（４）、（９）〜（１１）を用いる
と、次式のようになる。

【００１８】 ΔＲ_t＝ΔＲ₁＋ΔＲ₂＋ΔＲ₃＋ΔＲ₄ ＝｛α₁ ^p＋α₂ ^p＋κ（α₁ ⁿ＋α₂ ⁿ）｝（τ₁₁＋τ₂₂）Ｒ_A ……（１２） 式（１２）のα₁ ^p，α₂ ^p，α₁ ⁿ，α₂ ⁿに式（５）〜
（８）を代入すると、次式が得られる。

【００１９】 ΔＲ_t＝｛Π₁₁ ^p＋Π₁₂ ^p＋κ（Π₁₁ ⁿ＋Π₁₂ ⁿ）｝×（τ₁₁＋τ₂₂）Ｒ_A … …（１３） 今の場合、ｐ型直角折れ曲がり抵抗素子２およびｎ型直
角折れ曲がり抵抗素子３の直線部分がｎ型エピタキシャ
ル層上に固定したｘ，ｙ座標軸と平行な特別な場合を考
えているが、ｐ型直角折れ曲がり抵抗素子２とｎ型直角
折れ曲がり抵抗素子３を、座標軸に対して任意の方向に
形成しても、途中の式は式（１）〜（８）と異なるが、
最終式（１３）が一致することが導かれる。また、図１
の抵抗素子群は（１００）ウェハ上に形成したが、（１
００）ウェハの代わりに（１１１）ウェハを用いて、図
１の抵抗素子群を（１１１）ウェハ上の任意の方向に形
成した場合にも、式（１３）と同様の次式が導かれる。

【００２０】 ΔＲ_t＝１．５^-1｛Π₁₁ ^p＋２Π₁₂ ^p＋Π₄₄ ^p＋κ（Π₁₁ ⁿ＋２Π₁₂ ⁿ＋Π₄₄ ⁿ）｝ ×（τ₁₁＋τ₂₂）Ｒ_A ……（１４） ところで、（１００）ウェハ上に形成するｐ型直角折れ
曲がり抵抗素子２のｐ型拡散層の濃度を１０¹⁸cm^-3程
度、ｎ型直角折れ曲がり抵抗素子３のｎ型拡散層の濃度
を１０²⁰cm^-3程度にすると、ピエゾ係数Π₁₁ ^p，Π₁₂ ^p，
Π₁₁ ⁿ，Π₁₂ ⁿの値はそれぞれ室温で４．６×１０^-12，
−０．８×１０^-12，−３５．８×１０^-12，１８．７×
１０^-12cm²／ｄｙｎｅという値をとり、したがって式
（１３）は次式となる。

【００２１】 ΔＲ_t＝（３．８−κ・１７．１）×１０^-12・（τ₁₁＋τ₂₂）Ｒ_A …… （１５） ｐ型直角折れ曲がり抵抗素子２の無応力下の抵抗値２Ｒ
_Aとｎ型直角折れ曲がり抵抗素子３の無応力下の抵抗値
２Ｒ_Bの値を変えることにより、式（１１）中の正の係
数κの値を変えることができるが、ｐ型直角折れ曲がり
抵抗素子２のｐ型拡散層の濃度を１０¹⁸cm^-3程度、ｎ型
直角折れ曲がり抵抗素子３のｎ型拡散層の濃度を１０²⁰
cm^-3程度にした場合には、κの値が３．８／１７．１＝
１／４．５となるように抵抗値Ｒ_AとＲ_Bを設定すること
により式（１５）の値ΔＲ_tをゼロとすることが可能と
なり、したがって応力下での抵抗値の変化は完全に相殺
されることがわかる。

【００２２】以上のように本実施例によれば、プレーナ
法により半導体基板上に拡散抵抗素子を形成する場合
に、パッケージ化後の抵抗値変動を室温で完全に相殺し
てゼロにすることができ、半導体集積回路全体の特性変
動を抑え、したがって、パッケージ化後に動作不良を引
き起こすことのない、高歩留まりの半導体集積回路を作
成することができる。なお、図１ではｐ型直角折れ曲が
り抵抗素子２とｎ型直角折れ曲がり抵抗素子３をそれぞ
れ１回の折れ曲がりにしているが、図２に示すｐ型直角
折れ曲がり抵抗素子５とｎ型直角折れ曲がり抵抗素子６
のように、折れ曲がりの回数を２回以上とし、図１のｐ
型直角折れ曲がり抵抗素子２の代わりに図２のｐ型直角
折れ曲がり抵抗素子５、図１のｎ型直角折れ曲がり抵抗
素子３の代わりに図２のｎ型直角折れ曲がり抵抗素子６
を用いてもよい。

【００２３】次に、図３は本発明の第２の実施例におけ
る半導体装置の構成を示すもので、面方位（１００）の
ｐ型シリコン単結晶基板上にｎ型エピタキシャル層を形
成し、上記エピタキシャル層側から見た図である。上記
エピタキシャル層上に、ｐ型拡散領域１を形成し、この
ｐ型拡散領域１の領域外に、互いに直角で抵抗値の等し
い２方向のｐ型抵抗素子７，８を形成し、ｐ型拡散領域
１上に互いに直角で抵抗値の等しいｎ型抵抗素子９，１
０を形成し、ｐ型抵抗素子７とｐ型抵抗素子８をアルミ
ニウム配線１１で接続し、ｐ型抵抗素子８とｎ型抵抗素
子９をアルミニウム配線４で接続し、ｎ型抵抗素子９と
ｎ型抵抗素子１０をアルミニウム配線１２で接続する。
ｐ型抵抗素子７，８とｎ型抵抗素子９，１０の上記ｎ型
エピタキシャル層上の方向は、任意である。

【００２４】以上のように構成された本実施例の半導体
装置の動作は、図１の場合と同じであるが、アルミニウ
ム配線１１，１２を用いたことにより、さらに、レイア
ウト上の自由度を増すといった新たな効果を加えること
ができる。

【００２５】なお、図３ではｐ型抵抗素子７，８とｎ型
抵抗素子９，１０を用いているが、たとえば、図４に示
すように、図３のｐ型抵抗素子８の代わりに図４のｐ型
抵抗素子１３，１４を用い、アルミニウム配線１１，４
の間で抵抗素子の並列接続を用いてもよい。このとき、
ｐ型抵抗素子１３，１４の上記ｎ型エピタキシャル層上
の方向は、置き換える前の図３のｐ型抵抗素子８と同じ
方向で、ｐ型抵抗素子１３，１４の抵抗値の和は、置き
換える前の図３のｐ型抵抗素子８の抵抗値と等しくす
る。このような構成は他の抵抗素子に対しても同じこと
が言える。

【００２６】次に、図５は本発明の第３の実施例におけ
る半導体装置の構成を示すもので、面方位（１００）の
ｐ型シリコン単結晶基板上にｎ型エピタキシャル層を形
成し、上記エピタキシャル層側から見た図である。上記
エピタキシャル層上に、ｐ型拡散領域１を形成し、この
ｐ型拡散領域１上にｎ型直角折れ曲がり抵抗素子３を形
成する。ｎ型直角折れ曲がり抵抗素子３の２つの直線部
は、その抵抗値が互いに等しくなるようにし、ｎ型直角
折れ曲がり抵抗素子３の上記ｎ型エピタキシャル層上の
方向は、任意でよい。

【００２７】以上のように構成された本実施例の半導体
装置について、以下、その動作を説明する。面方位（１
００）のウェハ面内には結晶軸の方向として

【００２８】

【外３】

【００２９】が存在していて、この２方向は互いに直交
している。そこで、結晶軸

【００３０】

【外４】

【００３１】を座標軸ｘ，ｙとし、この座標軸ｘ，ｙを
図５に示す。まず、特別な場合としてｎ型直角折れ曲が
り抵抗素子３の直線部分が座標軸ｘ，ｙと平行な場合を
考える。ｎ型直角折れ曲がり抵抗素子３を構成する２つ
の直線部分のうち、ｘ軸に平行な方の抵抗値をＲ₃、ｙ
軸に平行な方の抵抗値をＲ₄とする。図５の抵抗素子群
を形成した半導体チップをパッケージ化したときに、パ
ッケージ等から半導体チップに加わる応力は、半導体チ
ップのように、素子面の差渡しの大きさより厚みがかな
り小さい場合には、τ₁₁，τ₂₂，τ₁₂（＝τ₂₁）の３つ
の成分のみ考えればよく、他の成分は無視できる。ただ
し、τ₁₁，τ₂₂，τ₁₂の添字の１，２はそれぞれ座標軸
のｘ，ｙに対応する。ピエゾ抵抗理論によれば、応力下
の抵抗値の変化はＲ₃，Ｒ₄に対し、次式のようになる。

【００３２】 δＲ₃＝（ΔＲ₃／Ｒ₃）＝α₁ ⁿτ₁₁＋α₂ ⁿτ₂₂ ……（１６） δＲ₄＝（ΔＲ₄／Ｒ₄）＝α₂ ⁿτ₁₁＋α₁ ⁿτ₂₂ ……（１７） ただし、式（１６）中のδＲ₃は、応力下の抵抗値変化
ΔＲ₃を、応力が加わる前の抵抗値Ｒ₃で割った値であ
り、式（１７）中のδＲ₄も同様である。また、式（１
６），（１７）中に現われる係数α₁ ⁿ，α₂ ⁿは、ｎ型直
角折れ曲がり抵抗素子３を形成するのに用いたｎ型拡散
層のピエゾ係数Π₁₁ ⁿ，Π₁₂ ⁿ，Π₄₄ ⁿによって次のよう
に表わされる。

【００３３】 α₁ ⁿ＝０．５（Π₁₁ ⁿ＋Π₁₂ ⁿ−２Π₄₄ ⁿ） ……（１８） α₂ ⁿ＝０．５（Π₁₁ ⁿ＋Π₁₂ ⁿ＋２Π₄₄ ⁿ） ……（１９） 上述のように、Ｒ₃とＲ₄の抵抗値は等しくしているの
で、この抵抗値をＲ_Bとすると、パッケージ等からの応
力下にあるときの、図５の抵抗素子群全体の電極端子ｄ
₃，ｄ₂間でみた全抵抗値Ｒ_t＝Ｒ₃＋Ｒ₄の変化ΔＲ_tは、
式（１６），（１７）を用いると、次式のように表わさ
れる。

【００３４】 ΔＲ_t＝ΔＲ₃＋ΔＲ₄ ＝（α₁ ⁿ＋α₂ ⁿ）（τ₁₁＋τ₂₂）Ｒ_B ……（２０） さらに、式（２０）のα₁ ⁿ，α₂ ⁿに式（１８），（１
９）を代入すると、次式が得られる。

【００３５】 ΔＲ_t＝（Π₁₁ ⁿ＋Π₁₂ ⁿ）（τ₁₁＋τ₂₂）Ｒ_B ……（２１） 今の場合、ｎ型直角折れ曲がり抵抗素子３の直線部分が
ｎ型エピタキシャル層上に設けたｘ，ｙ座標軸と平行な
特別な場合を考えているが、ｎ型直角折れ曲がり抵抗素
子３を座標軸に対して、任意の方向に形成しても、途中
の式は式（１６）〜（１９）と異なるが、最終式は（２
１）と一致することが導かれる。また、図３の抵抗素子
群は（１００）ウェハ上に形成したが、（１００）ウェ
ハの代わりに（１１１）ウェハを用いて、図３の抵抗素
子群を（１１１）ウェハ上の任意の方向に形成した場合
にも、式（２１）と同様な次式が導かれる。

【００３６】 ΔＲ_t＝１．５^-1（Π₁₁ ⁿ＋２Π₁₂ ⁿ＋Π₄₄ ⁿ）（τ₁₁＋τ₂₂）Ｒ_B ……（ ２２） ところで、（１００）ウェハ上に形成するｎ型直角折れ
曲がり抵抗素子３のｎ型拡散層の濃度を５×１０¹⁴cm^-3
程度にすると、ピエゾ係数Π₁₁ ⁿ，Π₁₂ ⁿの値はそれぞれ
室温−１０２．２×１０^-12，５３．４×１０^-12cm²／
ｄｙｎｅという値をとり、したがって式（２１）は次式
となる。

【００３７】 ΔＲ_t＝−４８．８×１０^-12・（τ₁₁＋τ₂₂）Ｒ_B ……（２３） ところでｎ型直角折れ曲がり抵抗素子３の無応力下の抵
抗値は２Ｒ_Bであったが、図３において、（１００）ウ
ェハ上で応力下の抵抗値変化がいちばん小さくなる方
向、すなわち図３のｘ軸から反時計まわりに４５°まわ
した方向に抵抗値Ｒ₅＝２Ｒ_Bの値をもつ直線状のｎ型抵
抗素子を形成した場合の、上述のパッケージ応力下での
抵抗値Ｒ₅の変化を式で表わすとピエゾ抵抗効果によれ
ば、次式となる。

【００３８】 ΔＲ₅＝｛０．５（Π₁₁ ⁿ＋Π₁₂ ⁿ）（τ₁₁＋τ₂₂）＋（Π₁₁ ⁿ−Π₁₂ ⁿ）τ₁₂｝ ×２Ｒ_B ……（２４） ここで、また、ｎ型抵抗素子のｎ型拡散層の濃度を５×
１０¹⁴cm^-3程度にすると、室温でのピエゾ係数Π₁₁ ⁿ，
Π₁₂ ⁿの値はそれぞれ上述の−１０２．２×１０ ^-12，５
３．４×１０^-12cm²／ｄｙｎｅという値をとるので、式
（２４）は、次式のようになる。

【００３９】 ΔＲ₅＝−４８．８×１０^-12（τ₁₁＋τ₂₂）Ｒ_B−３１１．２×１０^-12τ₁₂Ｒ _B ×Ｒ_B ……（２５） 式（２３）が、本発明の第３の実施例の抵抗素子群の応
力下での抵抗値変化を与える式であり、式（２５）が、
従来の技術に基づいた、（１００）ウェハ上で応力下の
抵抗値変化がいちばん小さくなる方向に形成された抵抗
素子の、応力下での抵抗値変化を与える式であり、式
（２３），（２５）の両者を比較した場合、式（２３）
の方が式（２５）中の右辺第２項の−３１１．２×１０
^-12τ₁₂Ｒ_Bという値がない分だけ、パッケージ中のいろ
いろな応力下での抵抗値の変化を小さく抑えることがで
きることになる。以上のように本実施例によれば、プレ
ーナ法により半導体基板上に拡散抵抗素子を形成する場
合に、パッケージ化後の抵抗値変動を低減することがで
き、半導体集積回路全体の特性変動を抑え、したがっ
て、パッケージ化後に動作不良を引き起こすことのな
い、高歩留まりの半導体集積回路を作成することができ
る。

【００４０】

【発明の効果】以上のように本発明の半導体装置は、ｐ
型直角折れ曲がり抵抗素子とｎ型直角折れ曲がり抵抗素
子からなる構成と、直角２方向のｐ型抵抗素子と直角２
方向のｎ型抵抗素子からなる構成と、ｐ型直角折れ曲が
り抵抗素子またはｎ型直角折れ曲がり抵抗素子のいずれ
かからなる構成とによるので、プレーナ法により半導体
基板上に拡散抵抗素子を形成する場合に、パッケージ化
後の抵抗値変動を完全にゼロにしたり低減したりするこ
とができ、半導体集積回路全体の特性変動を抑え、した
がって、パッケージ化後に動作不良を引き起こすことの
ない、高歩留まりの半導体集積回路を作成することがで
きる優れた半導体装置を提供できる。

【図面の簡単な説明】

【図１】図１の第１の実施例における半導体装置の平面
図

【図２】本発明の第１の実施例の半導体装置の変形であ
る他の半導体装置の平面図

【図３】本発明の第２の実施例における半導体装置の平
面図

【図４】図３の第２の実施例の半導体装置の変形である
他の半導体装置の平面図

【図５】本発明の第３の実施例における半導体装置の平
面図

【符号の説明】

１ ｐ型拡散領域 ２ ｐ型直角折れ曲がり抵抗素子 ３ ｎ型直角折れ曲がり抵抗素子 ４ アルミニウム配線

Claims (4)

【特許請求の範囲】
1. 【請求項１】半導体基板と、その半導体基板上に直列に
   接続して形成されたｐ型直角折れ曲がり抵抗素子および
   ｎ型直角折れ曲がり抵抗素子とを少なくとも有すること
   を特徴とする半導体装置。
2. 【請求項２】半導体基板と、その半導体基板上に互いに
   直角方向で、その間を直列に接続して形成された第１お
   よび第２のｐ型抵抗素子と、そのｐ型抵抗素子の一つと
   直列に接続して形成された第１のｎ型抵抗素子と、その
   第１のｎ型抵抗素子と直角方向で、その間を直列に接続
   して形成された第２のｎ型抵抗素子とを少なくとも有す
   ることを特徴とする半導体装置。
3. 【請求項３】第１のｐ型抵抗素子、第２のｐ型抵抗素
   子、第１のｎ型抵抗素子および第２のｎ型抵抗素子のう
   ち少なくとも一つが、並列に接続した２個の抵抗素子か
   らなることを特徴とする請求項２記載の半導体装置。
4. 【請求項４】半導体基板と、その半導体基板上に形成さ
   れたｐ型直角折れ曲がり抵抗素子またはｎ型直角折れ曲
   がり抵抗素子のいずれかを少なくとも有することを特徴
   とする半導体装置。