JPS58100449A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58100449A JPS58100449A JP56198544A JP19854481A JPS58100449A JP S58100449 A JPS58100449 A JP S58100449A JP 56198544 A JP56198544 A JP 56198544A JP 19854481 A JP19854481 A JP 19854481A JP S58100449 A JPS58100449 A JP S58100449A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- diffusion
- wiring
- resistors
- resistance element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/201—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits
- H10D84/204—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors
- H10D84/209—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of only components covered by H10D1/00 or H10D8/00, e.g. RLC circuits of combinations of diodes or capacitors or resistors of only resistors
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置における拡散抵抗に関する。
半導体集積回路装置（ｒｅ、ＬＳＩ）においては、トラ
ンジスタやダイオードの如き能動素子と抵抗や容量など
の受動素子を配線により接続して回路を構成するもので
あるが、このうち、抵抗は主として半導体基板表面−領
域上に部分的な不純物拡散によって形成した多数個の拡
散層を使用している。これらの拡散層は例えばトランジ
スタのペース拡散工程を利用した所定の長さの細長形状
の拡散層を一定方向に並列し、第１図に示すようｋその
両端部にコンタクトさせたＡＪ（アルミニウム）等の配
線を介し複数個の拡散抵抗を直列に又は並列に接続する
ことにより所要とする値の抵抗Ｒ，，Ｒ，，Ｒ，等を得
るようにしている。
ンジスタやダイオードの如き能動素子と抵抗や容量など
の受動素子を配線により接続して回路を構成するもので
あるが、このうち、抵抗は主として半導体基板表面−領
域上に部分的な不純物拡散によって形成した多数個の拡
散層を使用している。これらの拡散層は例えばトランジ
スタのペース拡散工程を利用した所定の長さの細長形状
の拡散層を一定方向に並列し、第１図に示すようｋその
両端部にコンタクトさせたＡＪ（アルミニウム）等の配
線を介し複数個の拡散抵抗を直列に又は並列に接続する
ことにより所要とする値の抵抗Ｒ，，Ｒ，，Ｒ，等を得
るようにしている。
ところでこれらの拡散抵抗の抵抗値は拡散処理の深さ、
不純物濃度のばらつきやホトレジストマスク処理の寸法
のばらつき、あるいは半導体基体への機械的歪等の影ｉ
を受は易く、基板における拡散抵抗の位置が離隔してい
るほど抵抗値のばらつきが大きく出る傾向にある。した
がって第１図に示すように一つの抵抗（例えば−Ｒｔ）
における拡散抵抗ｒｌ ｅｒａ ＊’ｍを一個所に
近接させるように設けた場合、これと離れた位置にある
他の抵抗（例えばＲ，）との拡散抵抗ｒ＠ｗｒｌの値が
異なってくるおそれがあり、 ４１１に相対槽ＩＩ（抵
抗比Ｒｓ ／ Ｒｓ ）の必要な本数の多い抵抗を有す
るリニア回路ではトリミング等による修正が要求され１
問題となる。
不純物濃度のばらつきやホトレジストマスク処理の寸法
のばらつき、あるいは半導体基体への機械的歪等の影ｉ
を受は易く、基板における拡散抵抗の位置が離隔してい
るほど抵抗値のばらつきが大きく出る傾向にある。した
がって第１図に示すように一つの抵抗（例えば−Ｒｔ）
における拡散抵抗ｒｌ ｅｒａ ＊’ｍを一個所に
近接させるように設けた場合、これと離れた位置にある
他の抵抗（例えばＲ，）との拡散抵抗ｒ＠ｗｒｌの値が
異なってくるおそれがあり、 ４１１に相対槽ＩＩ（抵
抗比Ｒｓ ／ Ｒｓ ）の必要な本数の多い抵抗を有す
るリニア回路ではトリミング等による修正が要求され１
問題となる。
本発明は上記した問題点を解消するべくなされたもので
あり、その目的は半導体基板の部位による抵抗のばらつ
きをなくし半導体製品の歩留りな向上することにある。
あり、その目的は半導体基板の部位による抵抗のばらつ
きをなくし半導体製品の歩留りな向上することにある。
第２図は前記第２図の抵抗回路に対して本発明を適用し
た場合の例を示すものであり、例えば一つの抵抗素子Ｒ
１を構成する拡散抵抗ｒ、、ｒ、。
た場合の例を示すものであり、例えば一つの抵抗素子Ｒ
１を構成する拡散抵抗ｒ、、ｒ、。
ｒ、を−個所に並べるのでなく、他の抵抗素子Ｒ２゜Ｒ
，を構成する拡散抵抗ｒ４ 、ｒ＠ ＋ ｒ、＋”
ａ等と交互に配置してそれぞれを配線により直列に又は
並列Ｖｃ＠絖したものである。
，を構成する拡散抵抗ｒ４ 、ｒ＠ ＋ ｒ、＋”
ａ等と交互に配置してそれぞれを配線により直列に又は
並列Ｖｃ＠絖したものである。
第３図は拡散抵抗と配線を具体化した例であって、その
断面図３Ａ図を参照し、１はＮ１ＩＳｉ半導体層（エピ
タキシャル層）、２はＰ型拡散抵抗層、３は表面酸化膜
（Ｓ轟０．膜）、４．５は人１配線、６はコンタクト部
である。この場合、Ａ１配線をコンタクト部の外側と内
側とに分けて配線することにより単層に配線し得る例で
あるが、拡散抵抗の本数や素子が増える場合、層間絶縁
膜を介して複数に配線する必要がでてくる。
断面図３Ａ図を参照し、１はＮ１ＩＳｉ半導体層（エピ
タキシャル層）、２はＰ型拡散抵抗層、３は表面酸化膜
（Ｓ轟０．膜）、４．５は人１配線、６はコンタクト部
である。この場合、Ａ１配線をコンタクト部の外側と内
側とに分けて配線することにより単層に配線し得る例で
あるが、拡散抵抗の本数や素子が増える場合、層間絶縁
膜を介して複数に配線する必要がでてくる。
以上実施例で述べ嬉本発明によれば、一つの抵抗素子の
拡散抵抗の配置を変えて広い領域に分散し、他の素子の
拡散抵抗と交互に配置すると１で多数の拡散抵抗からな
る場合でも相対精度を高め、少数の拡散抵抗からなる抵
抗素子の場合と同じ１度とすることができる。したがっ
て従来抵抗比の修正を必要とする不良品が数％あったの
に対し、本発明によればこのような不良品を少なくし、
半導体製品の歩留りを向上し、コストの低減を実現する
ものである。
拡散抵抗の配置を変えて広い領域に分散し、他の素子の
拡散抵抗と交互に配置すると１で多数の拡散抵抗からな
る場合でも相対精度を高め、少数の拡散抵抗からなる抵
抗素子の場合と同じ１度とすることができる。したがっ
て従来抵抗比の修正を必要とする不良品が数％あったの
に対し、本発明によればこのような不良品を少なくし、
半導体製品の歩留りを向上し、コストの低減を実現する
ものである。
本発明はＩｆ／＃にリニア回路例えばＤ／Ａ変換回路に
適用してきわめて有効である。
適用してきわめて有効である。
第１図はこれまでの抵抗回路のレイアウト図、第２図は
本発明による抵抗回路のレイアウト図、第３図は本発明
による抵抗回路の一例を示す平面る。 １・・・Ｎ型Ｓｉ基板、２・・・Ｐ＠拡散抵抗層、３・
・・表面酸化膜、４．５・・・ＡＪ配線、６・・・コン
タクト部。 第 １ 図 第 ２ 図 第 ３ 図 第３４図
本発明による抵抗回路のレイアウト図、第３図は本発明
による抵抗回路の一例を示す平面る。 １・・・Ｎ型Ｓｉ基板、２・・・Ｐ＠拡散抵抗層、３・
・・表面酸化膜、４．５・・・ＡＪ配線、６・・・コン
タクト部。 第 １ 図 第 ２ 図 第 ３ 図 第３４図
Claims (1)
- １、半導体基板の一生表面の一領域上に細長膨拡散層を
直列に又は並列に接続して成る抵抗素子を複数個有する
半導体装置において、一つの抵抗素子に属する拡散層を
他の抵抗素子に属する拡散層と交互に配列させることを
特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198544A JPS58100449A (ja) | 1981-12-11 | 1981-12-11 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56198544A JPS58100449A (ja) | 1981-12-11 | 1981-12-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58100449A true JPS58100449A (ja) | 1983-06-15 |
Family
ID=16392923
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56198544A Pending JPS58100449A (ja) | 1981-12-11 | 1981-12-11 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58100449A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613544A (ja) * | 1992-06-25 | 1994-01-21 | Fujitsu Ltd | 半導体集積装置 |
| US7764109B2 (en) | 2008-02-26 | 2010-07-27 | Ricoh Company, Ltd. | Semiconductor device and voltage divider circuit |
| JP2010185551A (ja) * | 2009-02-13 | 2010-08-26 | Daihatsu Diesel Mfg Co Ltd | 舶用発電設備におけるプリセット方式の防振支持装置、舶用発電設備および舶用発電設備の据え付け方法 |
-
1981
- 1981-12-11 JP JP56198544A patent/JPS58100449A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0613544A (ja) * | 1992-06-25 | 1994-01-21 | Fujitsu Ltd | 半導体集積装置 |
| US7764109B2 (en) | 2008-02-26 | 2010-07-27 | Ricoh Company, Ltd. | Semiconductor device and voltage divider circuit |
| JP2010185551A (ja) * | 2009-02-13 | 2010-08-26 | Daihatsu Diesel Mfg Co Ltd | 舶用発電設備におけるプリセット方式の防振支持装置、舶用発電設備および舶用発電設備の据え付け方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3387193A (en) | Diffused resistor for an integrated circuit | |
| JPS58100449A (ja) | 半導体装置 | |
| JPS62238645A (ja) | 集積回路装置の設計方法 | |
| US3544860A (en) | Integrated power output circuit | |
| US3885994A (en) | Bipolar transistor construction method | |
| JPH0311107B2 (ja) | ||
| JP3113202B2 (ja) | 半導体装置 | |
| JP3179424B2 (ja) | 回路素子レイアウト方法及び半導体装置 | |
| JP2687469B2 (ja) | 半導体装置 | |
| JPH0645527A (ja) | 半導体装置 | |
| KR0183014B1 (ko) | 마스터슬라이스 방식의 반도체 직접회로 장치 및 그 제조방법 | |
| JPH0226789B2 (ja) | ||
| JPH036858A (ja) | マスタスライス方式半導体集積回路装置 | |
| JPH0310234B2 (ja) | ||
| JP2780553B2 (ja) | 半導体集積回路装置 | |
| JPS62134961A (ja) | 半導体集積回路装置 | |
| JPH0513685A (ja) | 下地固定式セミカスタムｌｓｉの抵抗構成 | |
| JPH0538912U (ja) | 半導体装置 | |
| JPS6352783B2 (ja) | ||
| JPS60140844A (ja) | 半導体装置 | |
| JPH05129434A (ja) | 半導体集積回路装置とそのレイアウト法 | |
| JPS63273354A (ja) | 半導体集積回路の製造方法 | |
| JPH03225950A (ja) | 半導体装置の製造方法 | |
| JPS6325504B2 (ja) | ||
| JPS6370552A (ja) | 半導体集積回路装置 |