JPH0645537A - 集積回路の製造方法 - Google Patents

集積回路の製造方法

Info

Publication number
JPH0645537A
JPH0645537A JP4251456A JP25145692A JPH0645537A JP H0645537 A JPH0645537 A JP H0645537A JP 4251456 A JP4251456 A JP 4251456A JP 25145692 A JP25145692 A JP 25145692A JP H0645537 A JPH0645537 A JP H0645537A
Authority
JP
Japan
Prior art keywords
conductivity type
layer
polysilicon
material layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4251456A
Other languages
English (en)
Inventor
Madhukar B Vora
ビー． ボラ マジュカール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPH0645537A publication Critical patent/JPH0645537A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals

Landscapes

  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

(57)【要約】 （修正有） 【目的】著しく小型でありポリシリコン相互接続体を有
する集積回路の製造方法。 【構成】集積回路の製造方法において、基板内に反対導
電型の領域４２′／４５を形成する場合に、基板上に第
１部分２５′がＮ型で第２部分２５がＰ型からなる半導
体物質層２５−２５′を付着形成し、その上に金属シリ
サイド層２９′を付着形成し、前記半導体物質層からＮ
及びＰ型不純物を基板内に拡散させて金属シリサイド層
を介して接続された反対導電型の領域４２′／４５を形
成する、各ステップを有している。この場合、極めて小
型の領域を同時的に且つ電気的に接続した状態で形成す
ることが可能となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路の製造方法に関
するものであって、更に詳細には、著しく小型でありポ
リシリコン相互接続体を有する集積回路の製造方法に関
するものである。
【０００２】
【従来の技術】従来、集積化したバイポーラトランジス
タで構成した幾つかのタイプのフリップフロップは公知
である。従来技術に於いては、フリップフロップを構成
するトランジスタは、金属及び／又はポリシリコン（多
結晶シリコン）で構成される電極によって電気的に相互
接続されている。この様なものの典型的な構成は、Ｒｏ
ｎａｌｄ Ｒａｔｈｂｏｎｅ等の“１５ナノ秒のアクセ
ス時間を有する１０２４ビットのＥＣＬＲＡＭ（１０２
４ Ｂｉｔ ＥＣＬ ＲＡＭ ｗｉｔｈ １５ｎｓ Ａ
ｃｃｅｓｓ Ｔｉｍｅ）”と言う名称の国際ソリッドス
テート回路会議，１９７６年，１８８−１８９頁の文献
に記載されている。しかしながら、これら全ての従来技
術に於いては、トランジスタを所望の方法でコンパクト
に相互接続させる事が困難であり、従って半導体物質の
極めて大きな面積を必要とするものであった。
【０００３】
【課題を解決するための手段】本発明は、以上の点に鑑
み成されたものであって、従来技術の欠点を解消し、従
来のものよりも極めて小型の集積回路の製造方法を提供
する事を目的とする。本発明の１特徴によれば、集積回
路の製造方法が提供され、本方法によれば、基板内に電
気的に接続された互いに反対の導電型の複数個の領域を
製造する場合に、前記基板上に第１部分が第１導電型で
あり且つ第２部分が反対導電型である半導体物質からな
る半導体物質層を付着形成し、前記半導体物質層の上に
導電性物質からなる導電性物質層を付着形成し、前記半
導体物質層から第１導電型不純物及び反対導電型不純物
を部分的に前記基板内に拡散させて前記基板内に前記導
電物質層を介して電気的に接続された互いに反対の導電
型の複数個の領域を形成する、上記各ステップを有して
いる。
【０００４】尚、本明細書に於いて使用する基板と言う
用語には二つの意味がある事に注意すべきである。即
ち、最広義の意味に於いて、基板と言う用語は任意の複
雑性を有する下側に存在する構成物である基板の事を意
味する。この意味で使用される場合には、基板は多数の
能動及び／又は受動電子コンポーネントを包含する事が
可能である。例えば、この意味で使用された場合に、図
２に於いて、層２１は“基板”上に設けられている。一
方、本発明に於いて使用される基板と言う用語が別の意
味に於いて使用される場合には、集積回路を製造する出
発物質として用いられるドープされていない単結晶シリ
コンウエハの事のみを意味する。この意味に於いて使用
される場合には、“基板”とは図２に於いて領域１０の
事を意味する。従って、本明細書に於いて基板と言う語
が現れる場合には、それが使用されている分脈に於いて
どの部分の事を意味しているかに注意すべきである。
【０００５】
【実施例】以下、添付の図面を参考に、本発明の具体的
実施の態様に付いて詳細に説明する。図１は、Ｐ導電型
シリコン基板１０と、Ｎ導電型埋設層１２と、真性エピ
タキシャルシリコン層１５と、二酸化シリコン絶縁層１
６とを有する半導体構成を示した断面図である。本発明
の好適実施例に於いては、基板１０は２Ω／ｃｍの固有
抵抗を有しており、一方埋設層１２はＮ導電型不純物で
１０19原子数／ｃｃの濃度にドープされている。図１に
示した構造は公知の半導体製造技術を使用する事によっ
て形成する事が可能であり、例えば、Ｄｏｕｇｌａｓ
Ｐｅｌｔｚｅｒの米国特許第３，６４８，１２５号で
“酸化分離膜を有する集積回路の製造方法及びその結果
得られる構造（Ｍｅｔｈｏｄ ｏｆ Ｆａｂｒｉｃａｔ
ｉｎｇＩｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔｓ Ｗｉ
ｔｈ Ｏｘｉｄｉｚｅｄ Ｉｓｏｌａｔｉｏｎ ａｎｄ
ｔｈｅ Ｒｅｓｕｌｔｉｎｇ Ｓｔｒｕｃｔｕｒ
ｅ）”と言う題名の特許に記載されている。
【０００６】次いで、図２に示した如く、エピタキシャ
ル層１５を適宜のＰ導電型不純物でドープする。例え
ば、ボロンを使用して５×１０16原子数／ｃｃの濃度と
させるべくドープする。後述する如く、軽度にドープし
たＰ型領域１５は爾後に形成されるＮＰＮトランジスタ
の真性ベースとして機能する。エピタキシャル層１５を
ドープする場合には、１０13原子数／ｃｍ2 のドーズ量
で１５０ｋｅＶの注入エネルギーを使用する事によって
エピタキシャル層１５内へボロンイオンを注入させる事
によって容易に実施可能である。
【０００７】図２に示した如く、エピタキシャル層１５
を適切にドープした後に、例えばＣＶＤ技術を使用して
本構造の上表面上に約５，０００Åの厚さのポリシリコ
ン層２１を付着形成させる。次いで、ポリシリコン層２
１を公知の技術を使用してマスクし、且つ、図２に示し
た如く、Ｎ導電型不純物及びＰ導電型不純物を導入させ
る。ポリシリコン層２１のＮ導電型部分２３は砒素によ
って約１０20原子数／ｃｃの濃度にドープされ、一方ポ
リシリコン層２１のＰ導電型部分２５はボロンによって
約１０19原子数／ｃｃの濃度にドープされる。領域２３
と領域２５との間の接合２６の正確な位置は余り重要で
は無い。何故ならば、この接合は後に除去されるからで
ある（図３参照）。更に、ポリシリコン層２１の内で後
に除去されない部分のみがドープされている事を必要と
するものである。図３に示した如く、ポリシリコン層２
１の二つの部分３２及び３４のみが残存され、これらの
部分がポリシリコン層２１の内でドープされる事を必要
とする部分である。
【０００８】領域２３及び２５がドープされるのと同時
に、図２に示した断面の前に存在するポリシリコン層２
１のその他の部分にもドーピングが行なわれる。これら
の領域３２′及び３４′は図６に更に明確に示されてい
る。図６に示した如く領域３２′は領域３２に対し反対
の導電型にドープされ、且つ領域３４′は領域３４に対
し反対の導電型にドープされる。これら反対導電型の領
域３２′及び３４′の機能に付いては後に図５を参照し
て説明する。
【０００９】ポリシリコン層２１の上表面上に金属シリ
サイド層２９を形成する。好適実施例に於いては、シリ
サイド層２９は耐火性金属、例えばタンタルシリサイド
又はタングステンシリサイドから構成されるものであっ
て、ＣＶＤ技術を使用して約１，０００Åの厚さに形成
する。シリサイド２９を蒸気中に於いて３時間８００℃
の温度に加熱する事によって、金属シリサイド層２９の
上表面上に約３，０００Åの厚さの二酸化シリコン層３
０を形成する。後に図５に関し説明する如く、シリサイ
ド層２９はポリシリコン２５内に形成されるＰＮ接合を
ショートする為に用いられる。酸化膜３０は、図３及び
図４に関し以下に説明する処理工程に於いて金属シリサ
イド２９を保護する。
【００１０】次いで、図３に示した如く、図２に示した
構造をマスクし、公知のホトリソグラフィ技術及び化学
的又はプラズマエッチング技術を使用してエッチング
し、ポリシリコンから成る細長部即ちストリップ（図面
に対し垂直方向に延在している）２３，２５及び積層す
るシリサイド２９，２９′及び二酸化シリコン膜３０を
画定する。ストリップ３２，３４をエッチング形成する
場合に所望の任意の技術を使用する事が可能なものであ
って、例えばＣＦ4 を含有するプラズマで酸化膜３０を
エッチングし、且つＣＣｌ4 を使用してシリサイド２９
及びポリシリコン２３，２５をエッチングする事が可能
である。
【００１１】ストリップ３２，３４を画定形成した後
に、その結果得られる集積回路構造を蒸気中に於いて６
０分間１，０００℃の温度に加熱する。この様にして、
エピタキシャル層１５の表面上及びストリップ３２，３
４の側部上に二酸化シリコン層３６が形成される。又、
ストリップ３２，３４の上表面上の二酸化シリコン膜３
０の厚さが増大する。何故ならば、強度にドープされた
ポリシリコン領域２３及び２５は軽度にドープされてい
る領域１５よりも一層早く酸化するからであり、従って
エピタキシャル層１５の表面上に形成される二酸化膜３
６ａよりもストリップ３２，３４の側部上に形成される
二酸化膜３６ｂの方が一層厚さが厚い。好適実施例に於
いては、二酸化膜３６ｂは約１，５００Åの厚さであ
り、一方二酸化膜３６ａは約５００Åの厚さである。次
いで、図３に示した構造を公知の方法でエッチングす
る。例えば、ＣＦ4 及び水素を含有するプラズマでエッ
チングし、エピタキシャル層１５の表面上に形成されて
いる二酸化膜３６ａを除去する。二酸化膜３６ａと３６
ｂとの間に厚さの違いが存在するので、全ての二酸化膜
３６ａを除去した後の状態に於いてポリシリコン領域２
３，２５の側部上には二酸化膜３６ｂが残存する。ポリ
シリコン領域２３，２５の側部上に残存する酸化膜３６
ｂと上部シリサイド２９，２９′の上に存在する酸化膜
３０とがこれらの領域２３，２５を爾後にストリップ３
２，３４に積層して形成する層から電気的に分離した状
態とさせる。
【００１２】次いで、図４に示した如く、本構造の上表
面上に比較的厚いポリシリコン層３９を形成する。この
場合に、例えば６，０００Åの厚さに形成する。好適実
施例に於いては、ポリシリコン層３９をＰ導電型不純
物、例えばボロンで１０19原子数／ｃｃの不純物濃度に
ドープさせる。ポリシリコン層３９を形成する場合にＣ
ＶＤ技術を使用して実施する事が可能であり、ポリシリ
コン層３９を付着形成させると同時にドープさせる事も
可能である。公知のホトリソグラフィ技術を使用して、
ポリシリコン層３９をマスクし、且つ、例えばプラズマ
エッチング技術を使用して所要のパターンに画定させ
る。好適実施例に於いては、ポリシリコン領域２３，２
５及び二酸化シリコン膜３６がエピタキシャル層１５に
積層される箇所を除いてエピタキシャルシリコン層１５
の全面に完全にポリシリコン層３９を被着させる。
【００１３】次いで、その結果得られる構造を１，００
０℃の温度へ１時間加熱する事によって酸化させ、二酸
化シリコン層４０を形成する。この比較的長時間の工程
の最中に、ポリシリコン領域２３からＮ導電型不純物が
エピタキシャル層１５内へ拡散しＮ導電型領域４２を形
成する。同時に、ポリシリコン領域２５，３９の両方か
らＰ導電型不純物がエピタキシャル層１５内へ拡散し、
Ｐ導電型領域４４，４５を形成する。Ｎ導電型領域４２
は、エミッタ１２及びベース１５を有する反転ＮＰＮト
ランジスタのコレクタを形成する。コレクタ４２の外側
に於けるエピタキシャル層１５の上部部分内に拡散され
るＰ導電型ドーパントは、Ｐ導電型ベース１５の抵抗を
低下させる。
【００１４】以上の如くして完成される集積回路の構造
を図４乃至図６に示してあり、更にその斜視図を図７に
示してある。図５は、図４に関し直交する方向に取った
断面図である。図６は完成された構造の平面を示してお
り、図４と図５との関係も示してある。図７は、所望の
パッシベーション層及び電気的接続を形成する前の状態
を示している。
【００１５】図６に於いて、点線６０は、二酸化シリコ
ン膜１６によって囲繞されている第１エピタキシャルシ
リコンポケットの外側境界を表している。一方、点線６
２は同様の第２ポケットの境界を表している。第１トラ
ンジスタが領域６０内に形成されており（図４参照）、
一方同様の第２トランジスタが領域６２内に形成されて
いる。図５及び図６に於いて、ストリップの一端側を３
２，３４で示してあり、且つその構成を図４に断面で示
し且つ他端側を３２′，３４′で示してある。各ストリ
ップの端部３２′及び３４′の端部側に於いてシリサイ
ド２９又は２９′の下側に存在するポリシリコン領域２
３又は２５は、該ストリップの他端側３２又は３４に於
けるポリシリコン領域２３又は２５と反対の導電型とな
っている。この反対導電型を有するポリシリコン領域２
５′を更に明確に図５に示してある。各ストリップ３２
及び３４内に於けるＮ導電型及びＰ導電型の領域は、ス
トリップ３２及び３４の長さに沿って約その中間部にＰ
Ｎ接合６３及び６４を形成している。金属シリサイド２
９が、Ｎ導電型領域２３をＰ導電型領域２３′へ電気的
に接続させる事によってＰＮ接合６３をショートさせて
おり、且つシリサイド２９′が、Ｐ導電型領域２５をＮ
導電型領域２５′へ電気的に接続させる事によってＰＮ
接合６４をショートさせている。
【００１６】ポリシリコン領域２５′は、エピタキシャ
ル層１５内の領域６２に形成されるトランジスタのコレ
クタ４２′に対するドーパント源を構成しており、該コ
レクタ４２′へ電気的に接続されている。一方、埋設層
１２及びエピタキシャル層１５′は、夫々、エミッタ及
びベースとして機能する。ポリシリコン領域２５は、エ
ピタキシャル層１５の領域６０内に形成される第１トラ
ンジスタのベース１５へＰ導電型領域４５を介して電気
的に接続されている。同様に、ポリシリコン領域２３
は、第１トランジスタのＮ導電型コレクタ４２へ接続し
ており、一方Ｐ導電型ポリシリコン領域２３′（不図
示）は第２トランジスタのベースへ接続している。ポリ
シリコン層３９及び５０は、夫々の二つのトランジスタ
のベース抵抗を減少させている。
【００１７】図８は、図４乃至図７に示した本集積回路
構造によって形成される等価なディスクリート回路を示
した説明図である。図８には、図４乃至図７に示した種
々のコンポーネント間の導電路を示してある。例えば、
第１トランジスタＱ１のＮ導電型コレクタ４２は、Ｎ導
電型ポリシリコン領域２３へ接続されており、ポリシリ
コン領域２３は金属シリサイド層２９によってＰ導電型
ポリシリコン領域２３′へ接続され、更にポリシリコン
領域２３′は第２トランジスタＱ２のベース１５′へ接
続されている。同様に、第２トランジスタＱ２のコレク
タ４２′は、Ｎ導電型ポリシリコン領域２５′と、金属
シリサイド層２９′とＰ導電型ポリシリコン領域２５
と、ベースコンタクト４５を介して最終的に第１トラン
ジスタＱ１のベース１５へ接続されている。一方、埋設
層１２は、第１トランジスタＱ１と第２トランジスタＱ
２の両方のエミッタを共通接続させている。
【００１８】図７から明らかな如く、本発明のバイポー
ラトランジスタで構成されるフリップフロップの構造及
びその製造方法によって極めて小型のフリップフロップ
を構成する事が可能である。公知の集積回路製造技術を
使用して、本フリップフロップを約１００μｍ2 の面積
内に製造する事が可能であり、従って２００ｍｉｌ2の
面積を有するチップ上に２５万個以上の本発明フリップ
フロップを形成する事が可能である。
【００１９】以上、本発明の具体的構成について詳細に
説明したが、本発明はこれら具体例に限定されるべきも
のではなく、本発明の技術的範囲を逸脱する事無しに種
々の変形が可能である事は勿論である。
【図面の簡単な説明】
【図１】 公知の技術を使用して製造する事が可能な集
積回路装置の構造を示した断面図。
【図２】 図１に示した構造に於いてポリシリコン層を
付着形成し且つそれをドープしてＮＰＮトランジスタの
ベース領域を形成し且つ金属シリサイド層を付着形成し
た後の状態を示した断面図。
【図３】 ポリシリコン層内に選択領域を画定しこれら
の領域を酸化した後の状態を示した断面図。
【図４】 図３に示した構造に於いて選択的にエッチン
グを行ない更に付加的ポリシリコン層を付着形成した後
の状態を示した断面図。
【図５】 図４と直交する方向に於ける断面図。
【図６】 図４及び図５に示した構造の上面を示した平
面図。
【図７】 図４乃至図６に示した構造の斜視図。
【図８】 図４乃至図７に示した集積回路構造の等価電
気回路を示した説明図。
【符号の説明】
１０ シリコン基板 １２ 埋設層 １５ エピタキシャルシリコン層 １６ 二酸化シリコン分離膜 ２１ ポリシリコン層 ２３，２５ ポリシリコン領域 ２９ 金属シリサイド層 ３０ 二酸化シリコン層 ３２，３４ ストリップ（細長部） ３６ 二酸化シリコン膜 ３９ ポリシリコン層 ４０ 二酸化シリコン層 ６３，６４ ＰＮ接合

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】 集積回路の製造方法において、基板内に
    電気的に接続された互いに反対の導電型の複数個の領域
    を製造する場合に、 前記基板上に第１部分が第１導電型であり且つ第２部分
    が反対導電型である半導体物質からなる半導体物質層を
    付着形成し、 前記半導体物質層の上に導電性物質からなる導電性物質
    層を付着形成し、 前記半導体物質層から第１導電型不純物及び反対導電型
    不純物を部分的に前記基板内に拡散させて前記基板内に
    前記導電物質層を介して電気的に接続された互いに反対
    の導電型の複数個の領域を形成する、 上記各ステップを有することを特徴とする方法。
  2. 【請求項２】 請求項１において、前記半導体物質層が
    ポリシリコンを有することを特徴とする方法。
  3. 【請求項３】 請求項２において、前記ポリシリコンが
    Ｐ導電型不純物及びＮ導電型不純物の両方でドープされ
    ていることを特徴とする方法。
  4. 【請求項４】 請求項１乃至３の内のいずれか１項にお
    いて、前記導電性物質層を付着形成するステップにおい
    て、金属シリサイド層を付着形成させることを特徴とす
    る方法。
  5. 【請求項５】 請求項４において、前記金属シリサイド
    が耐火性金属シリサイドを有することを特徴とする方
    法。
  6. 【請求項６】 請求項１乃至５の内のいずれか１項にお
    いて、前記拡散ステップにおいて、前記半導体物質層及
    び前記基板を加熱することを特徴とする方法。
  7. 【請求項７】 請求項１乃至６の内のいずれか１項にお
    いて、前記導電物質層及び前記半導体物質層を選択的に
    エッチングして少なくとも２個の細条片を形成し、各細
    条片が前記半導体物質層の一部及び前記導電性物質層の
    積層部分とを有することを特徴とする方法。
  8. 【請求項８】 請求項７において、前記少なくとも２個
    の細条片の各々の上に前記半導体物質層の酸化物を形成
    することを特徴とする方法。
  9. 【請求項９】 請求項８において、前記酸化物を形成す
    るステップの後に、前記酸化物の上にポリシリコン層を
    形成することを特徴とする方法。
  10. 【請求項１０】 請求項９において、前記ポリシリコン
    層を前記基板の選択部分の上及び前記少なくとも２個の
    細条片の上に付着形成させることを特徴とする方法。
  11. 【請求項１１】 請求項３乃至１０の内のいずれか１項
    において、各細条片が前記導電性物質層により短絡され
    ていることを特徴とする方法。
JP4251456A 1981-10-27 1992-09-21 集積回路の製造方法 Pending JPH0645537A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US315553 1981-10-27
US06/315,553 US4617071A (en) 1981-10-27 1981-10-27 Method of fabricating electrically connected regions of opposite conductivity type in a semiconductor structure

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP57187638A Division JPS5886761A (ja) 1981-10-27 1982-10-27 バイポ−ラトランジスタ・フリツプフロツプ用のポリシリコン相互接続

Publications (1)

Publication Number Publication Date
JPH0645537A true JPH0645537A (ja) 1994-02-18

Family

ID=23224958

Family Applications (2)

Application Number Title Priority Date Filing Date
JP57187638A Pending JPS5886761A (ja) 1981-10-27 1982-10-27 バイポ−ラトランジスタ・フリツプフロツプ用のポリシリコン相互接続
JP4251456A Pending JPH0645537A (ja) 1981-10-27 1992-09-21 集積回路の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP57187638A Pending JPS5886761A (ja) 1981-10-27 1982-10-27 バイポ−ラトランジスタ・フリツプフロツプ用のポリシリコン相互接続

Country Status (5)

Country Link
US (1) US4617071A (ja)
EP (1) EP0078220B1 (ja)
JP (2) JPS5886761A (ja)
CA (1) CA1203920A (ja)
DE (1) DE3277266D1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
NL8303179A (nl) * 1983-09-15 1985-04-01 Philips Nv Halfgeleiderinrichting.
JPS60137061A (ja) * 1983-12-26 1985-07-20 Matsushita Electric Ind Co Ltd 半導体集積回路装置及びその製造方法
IT1213120B (it) * 1984-01-10 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari a basse tensioni di soglia in circuiti integrati ad alta densita' e struttura da esso risultante.
US5151387A (en) * 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
US5289024A (en) * 1990-08-07 1994-02-22 National Semiconductor Corporation Bipolar transistor with diffusion compensation
US5539233A (en) * 1993-07-22 1996-07-23 Texas Instruments Incorporated Controlled low collector breakdown voltage vertical transistor for ESD protection circuits
US6087214A (en) * 1998-04-29 2000-07-11 Vlsi Technology, Inc. Arrangement and method for DRAM cell using shallow trench isolation
DE19825612C2 (de) 1998-06-08 2002-10-31 Infineon Technologies Ag Halbleiterbauelement mit einer Polysiliziumverdrahtung und Verfahren zu dessen Herstellung
US7060442B2 (en) 2000-10-30 2006-06-13 Regents Of The University Of Michigan Modulators on Nod2 signaling
US7745301B2 (en) 2005-08-22 2010-06-29 Terapede, Llc Methods and apparatus for high-density chip connectivity
US8957511B2 (en) 2005-08-22 2015-02-17 Madhukar B. Vora Apparatus and methods for high-density chip connectivity

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554965A (en) * 1978-06-27 1980-01-14 Toshiba Corp Semiconductor

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3648125A (en) * 1971-02-02 1972-03-07 Fairchild Camera Instr Co Method of fabricating integrated circuits with oxidized isolation and the resulting structure
JPS5147592B2 (ja) * 1972-12-19 1976-12-15
CA1142261A (en) * 1979-06-29 1983-03-01 Siegfried K. Wiedmann Interconnection of opposite conductivity type semiconductor regions
JPS5662339A (en) * 1979-10-26 1981-05-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Production of semiconductor device
US4322882A (en) * 1980-02-04 1982-04-06 Fairchild Camera & Instrument Corp. Method for making an integrated injection logic structure including a self-aligned base contact
US4512075A (en) * 1980-08-04 1985-04-23 Fairchild Camera & Instrument Corporation Method of making an integrated injection logic cell having self-aligned collector and base reduced resistance utilizing selective diffusion from polycrystalline regions
US4398338A (en) * 1980-12-24 1983-08-16 Fairchild Camera & Instrument Corp. Fabrication of high speed, nonvolatile, electrically erasable memory cell and system utilizing selective masking, deposition and etching techniques
US4418468A (en) * 1981-05-08 1983-12-06 Fairchild Camera & Instrument Corporation Process for fabricating a logic structure utilizing polycrystalline silicon Schottky diodes
US4488350A (en) * 1981-10-27 1984-12-18 Fairchild Camera & Instrument Corp. Method of making an integrated circuit bipolar memory cell

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS554965A (en) * 1978-06-27 1980-01-14 Toshiba Corp Semiconductor

Also Published As

Publication number Publication date
JPS5886761A (ja) 1983-05-24
EP0078220A3 (en) 1984-12-27
EP0078220B1 (en) 1987-09-09
DE3277266D1 (en) 1987-10-15
EP0078220A2 (en) 1983-05-04
CA1203920A (en) 1986-04-29
US4617071A (en) 1986-10-14

Similar Documents

Publication Publication Date Title
EP0095411B1 (en) Bipolar memory cell
EP0021403B1 (en) Self-aligned semiconductor circuits
JPS62588B2 (ja)
JP2755597B2 (ja) ポリサイド半導体素子を製造する方法および半導体素子
US4418468A (en) Process for fabricating a logic structure utilizing polycrystalline silicon Schottky diodes
KR0150195B1 (ko) 공통 기판상에 바이폴라 및 cmos 트랜지스터를 제조하는 방법
US4625391A (en) Semiconductor device and method for manufacturing the same
JP2807677B2 (ja) 集積回路の製造方法
US4322882A (en) Method for making an integrated injection logic structure including a self-aligned base contact
JP2673943B2 (ja) Ｐ型領域に低抵抗オーム接点を形成する方法
US4735912A (en) Process of fabricating a semiconductor IC device
US4617071A (en) Method of fabricating electrically connected regions of opposite conductivity type in a semiconductor structure
EP0030147B1 (en) Method for manufacturing a semiconductor integrated circuit
JPH0654795B2 (ja) 半導体集積回路装置及びその製造方法
EP0193934B1 (en) Semiconductor integreated circuit device and method of manufacturing the same
US6596600B1 (en) Integrated injection logic semiconductor device and method of fabricating the same
JPH0241170B2 (ja)
US4624863A (en) Method of fabricating Schottky diodes and electrical interconnections in semiconductor structures
KR960006109B1 (ko) 폴리실리콘 스트링어 베이스 접촉부를 지니는 쌍극 트랜지스터
JP2936615B2 (ja) 半導体装置の製造方法
KR930004299B1 (ko) I²l소자 및 그 제조방법
JP3168614B2 (ja) 半導体装置
JPH0128508B2 (ja)
JPH0157506B2 (ja)
JPS6158981B2 (ja)